CN105659274B - 用于在可重构平台中解码数据流的方法和设备 - Google Patents

Abstract

本发明的实施方案提供了一种解码设备(10)，其实施在集成电路上，其用于解码以给定的数据表示格式所接收的市场数据输入流。该解码设备包括建立在有限状态机(41)周围的引擎(4)，引擎(4)从至少一个描述文件(5)生成并且被配置为在有限状态机的当前状态下执行下列步骤：i)将市场数据输入流分割为多个令牌并且读取令牌集，ii)在内部寄存器中累积所读取的令牌集，iii)跟据涉及在内部寄存器中累积的令牌的条件，从在内部寄存器中累积的令牌生成输出指令，以及iv)基于触发条件选择有限状态机的下一个状态。

Description

用于在可重构平台中解码数据流的方法和设备

技术领域

本发明大致上涉及一种用于处理市场数据的数据处理***，更具体而言，本发明涉及一种用于在可重构平台中解码数据流的方法和设备。

背景技术

随着在金融业中的对于更快地处理大量数据的需求的增长，基于依赖通用CPU的集群的数据处理***显示出了很多限制。实际上，即使集群方法涉及廉价的硬件并且提供简化的研发工具，其也具有很多随着对于高性能计算的需求增加而更加显著的限制：高电力消耗、昂贵的维护成本、数据中心所需的大量空间。此外，集群所获得的整体性能并不随集群数量成比例地增加。不同于集群方法，使用有限数量的配备有FPGA的机器的、基于FPGA的数据处理***能够以大吞吐量来并行执行复杂的任务。因此，该硬件方案对于金融和投资业领域中的应用的研发尤其适用，在这些领域中，快速计算是保持竞争力的关键。

FPGA(acronym for Field-programmable gate array，现场可编程门阵列的缩写)指的是可以在制造之后进行配置的集成电路。该配置一般指定为使用“硬件描述语言”(Hardware description language，HDL)。FPGA包含大量的可编程逻辑部件(“逻辑块”)，以及使得这些块能够“连线在一起”的可重构的互联的体系。逻辑块可以被配置为执行复杂组合逻辑，或仅执行简单的基本逻辑运算(布尔AND、OR、NAND、XOR等)。因为FPGA可以执行并行计算，所以仅仅在几个时钟周期内，对于多个独立的输入，可以同时执行相同的算法。因此，FPGA尤其适于非常块地执行复杂计算。

基于这些原因，越来越多的市场数据处理***使用FPGA来设计。

现有的市场数据处理***从外部源(例如交易所)接收数据，向其订阅者(例如，在工作站的交易商)发布感兴趣的金融数据，并且将交易数据发送到各个交易所或其他场所。

这些市场数据处理***一般包括至少一个解码器，其与用于处理以给定格式(FAST、FIX、二进制)的实时数据流的供给源进行交互，并且对其进行解码，将数据流从特定源的格式转换为内部格式(数据标准化过程)。根据每个数据供给中的消息结构，解码器以特定的操作处理每个域值(field value)，将缺失数据填充以其在缓存中记录的值和状态，并且将其映射到***所使用的格式。

当前，输入数据流的解码由软件或硬件执行，其执行方式是纯粹顺序的，而不进行任何并行化。现有的以软件执行解码的解码器经常受制于带宽限制，这是因为解码器的处理器不能足够快地解码数据包。这是由于，软件解码器需要解码每个消息以确定其是否涉及有关应用的证券(instrument)。此外，当以硬件进行剩下的处理时，需要两种从硬件到软件以及从软件到硬件的转移。相比于典型的处理时间，这些转移非常耗时，而且增加了大量的延迟。

在最近过去的几年，市场数据速率大大增长，峰值接近一百万个消息每秒。随着市场数据速率持续增长，高速、极低延迟且可靠的市场数据处理***对于金融机构的成功变得愈发重要。具体而言，当前存在着对于提供下述高性能解码器的需求：其使用不依赖于所处理的市场的标准化指令，能够处理上至10Gb/s的供给至订单管理核心的市场数据，同时仍具有最低的可能延迟。

此外，市场数据格式，尤其是FAST中的市场数据格式，演化得十分频繁。这对于传统的软件解码器并不产生任何重大的问题，通常可以容易地修改软件解码器。对于FAST格式，交易所提供了更新的模板文件，并且软件动态地加载该文件，或者软件的代码(或代码的一部分)自动地从这些模板再生成。

然而，对于使用可重构平台(FPGA)的解码器，有效率地适应这样的格式改变是困难的。实际上，虽然通用CPU可以容易地更新以执行任何任务，但是为了特定的任务而一旦编程了FPGA，更新FPGA使其可以执行另一个任务是非常复杂的。这需要再次对FPGA进行编程，而这是昂贵且复杂的。

发明内容

为了解决这些问题和其他问题，提供如所附独立权利要求1所限定的用于解码输入市场数据流的设备，以及如所附权利要求15所限定的用于解码输入市场数据流的方法。从属权利要求中限定了优选的实施方案。

本发明因此提供了高性能解码器，其能够处理上至10GB/s的市场数据供给，以便以不依赖所处理的市场的标准化指令供给至订单管理核心，同时仍具有可能的最低的延迟，以及使用和更新软件解码器的便利性。

根据本发明的实施方案的解码器可以显然地适应于数据格式的演化。这样的适应可以通过更新描述文件、重新编译描述文件并且提供固件的新版本以便下载到可重新配置平台而容易地执行，该描述文件是以诸如XML(可扩展标记语言)的格式写成的。

通过验证说明书附图和具体实施方式，本发明的其他益处对于本领域技术人员将变得明显。应当注意，任何额外的益处也包含于本文。

附图说明

参考所附附图，现在将通过示例的方式来描述本发明的实施方案，在附图中，相似的附图标记表示相似的元素，而且在附图中：

-图1展示出了包括有根据本发明的实施方案的解码设备的示例性数据处理架构；

-图2显示了根据本发明的特定实施方案的解码器架构；

-图3是示出了根据本发明的实施方案的生成解码器引擎的框图；

-图4显示了根据本发明的特定实施方案的令牌解析器(tokenizer)的架构；

-图5是根据本发明的特定实施方案的对输入流进行解码所执行的步骤的流程图；

-图6显示了根据本发明的特定实施方案的示例性的有限状态机；

以及

-图7是示出了根据本发明的特定实施方案的示例性的FPGA实施方式的框图。

具体实施方式

参考图1，所显示的是，设置为获取并处理市场数据的示例性数据处理***100。

如同本文使用的，术语“市场数据”指从多个外部源接收的数据流形式的数据，包括报价以及与资产净值、固定收入、金融衍生产品、货币等相关联的与交易相关的数据。

数据处理***100包括至少一个市场数据包解码器10(也称为“解码器”或“解码设备”)，其与供给源交互以便处理市场数据供给从而将其解码，该市场数据供给是根据来自交易网络1的任何特定源的协议而接收的。

更具体而言，解码设备10被配置为，接收诸如UDP有效载荷(用户数据报协议的缩写)或TCP有效载荷(传输控制协议的缩写)的输入消息，将其解码为消息，并且基于所解码的消息来输出标准化的指令8。

由解码设备10提供的输出指令8可以供给到订单管理***12。订单管理***12包括至少一个存储器，其用于存储关于每个订单的细节，以便在需要时对其进行检索。

***100可以进一步包括额度聚合类(Limits Aggregation)和账簿建立单元(Book Building unit)13，其用于将等待进入订单账簿的订单聚类，对于每个展示证券订单的列表，该列表可能是聚类为额度的并且可能是按价格排序的。一般而言，客户端应用15实质上需要访问账簿的第一额度。可替选地，客户端应用可以直接地访问订单。

如同本文所使用的，术语“订单”或“额度订单”或“市场订单”指的是，以特定的限定价格或更好的价格、或以市场订单的市场价格来买入或卖出给定数目的金融证券的订单。

此外，订单账簿指的是金融证券(例如，股票)的未付款额度订单的电子集合。如同本文所使用的，术语“额度”指的是对应于一个或几个订单的订单账簿中的“排列”或“入口”。当其对应于几个订单时，其还可以称为“聚合额度”。额度是根据价格聚类的，即，具有相同价格的全部订单的数目相加形成了额度的数目。聚类额度还可以具有“订单计数”属性，该属性反映聚类在该额度中的订单的数量。额度在账簿中的位置被称为“排数”或“水平”。

如图所示，数据处理***100还可以包括消息分发和传输单元14，其用于将经处理的数据格式化为消息，并且将其分发到所选择的客户端应用15以供进一步的处理和决策。客户端应用15可以位于不同的服务器，使得消息传输可以在网络上完成。

在许多数据处理域中，需要提高数据处理速度。然而，现代数据处理***面对的数据量正在增长。数据处理链的第一步骤包括数据获取阶段以及数据包解码阶段，数据获取阶段在网络应用中包括网络(一般为UDP或TCP)获取2，并且一般由NIC(网络接口卡，网卡)和操作***的网络堆栈执行。

由解码设备10执行的数据包解码阶段取决于所引入数据的格式，而引入的数据自身又取决于特定的应用。例如，在用于处理由金融机构交换的市场数据的数据处理***中，数据包解码阶段取决于市场，因为每个市场有其自己的数据格式。

一般而言，市场数据供给使用三种格式：

-二进制格式，

-基于FIX的格式，以及

-基于FAST的格式。

在二进制格式中(其一般用于资产净值市场)，所有的域是以二进制发送的，而且消息结构是固定的。这使得解码设备10能够使用这些结构来解析消息。消息一般封装在包中，其二进制的头部指示包中所包括的消息的数量。消息一般开始于指示其大小的域，使得解码设备可以基于大小信息而跳过其不进行处理的消息，并且可能进行某种完整性的检查。

在一些市场应用中，在某些域中可以放置ASCII字符串(或较为少见的UNICODE字符串)。然而，当这些字符串具有固定长度时，由于在必要时对字符串的末端进行填充，可以按常规二进制域对其进行处理。

FIX表示金融信息交换(Financial Information eXchange)。在这种类型的格式中，各个域按ASCII编码，每个域前面是其域ID，并且每个域由SOH(Start Of Header，头部开始)字符分开。下面的示例表示FIX编码的消息，其中符号“|”表示SOH字符：

“8＝FIX.4.2|9＝178|35＝8|49＝PHLX|56＝PERS|52＝20071123-05:30:00.000|

11＝ATOMNOCCC9990900|20＝3|150＝E|39＝E|55＝MSFT|167＝CS|54＝1|38＝15|

40＝2|44＝15|58＝PHLX EQUITY TESTING|59＝0|47＝C|32＝0|31＝0|151＝15|

14＝0|6＝0|10＝128|”

例如，上述消息的第一部分“8＝FIX.4.2”限定了域8的值，其是所使用的FIX协议的版本，而部分“35＝8”限定了域35的值，其表示消息类型。

在FIX中，域不具有固定的大小，而且可以以几乎任何顺序呈现，除了某些具有强制顺序的域，例如消息头中的域，或重复的数据组中的域。

基于FIX的格式对于多数交易都是可用的，通常作为补充其专有格式的遗留格式。

FAST表示适应于STreaming的FIX(FIX Adapted for STreaming)。这是FIX协议的压缩变种，其被设计为，通过移除冗余信息来使用更少的带宽。域是按二进制编码的，但是具有“停止比特”：每个字节包含7个载荷比特以及一个称为“停止比特”的比特，该停止比特标记了域的结束。类似FIX，FAST的域从而具有可变的大小。

此外，在FAST中，域一直具有相同的顺序，但是对其应用了操作符，而且在某些情况下，可以从输入流完全移除域。

在期货和衍生品市场应用中，供给按FAST编码，交易可以提供一个或多个模板文件。这些模板描述消息的结构以及应用到每个域的操作符。例如，可以从流中完全移除具有保持不变的“增量”操作符的域。如果该相同的域增长了1，流中传送的值是1，该值被编码在使用停止比特的1个字节中，而不会发送域的整个值(这可能需要几个字节)。某些域表示“存在映射(presence map)”，并且可以用于编码其他域的存在。从而，当该域中的比特被设定为0时，其指示对应的可选的域不存在。一般而言，不会传送冗余信息，而且解码设备仍可以复原全部信息。

FAST协议主要用于期货和衍生品交易。

常规的FIX、FAST甚至二进制解码器一般根据串行处理来对输入流进行解码。每一个域一般是顺序地读取。在需要时可以应用操作符，在每个域之后可以采取关于解码之后的步骤的决策。

在FIX协议中，消息中的域可以具有任何顺序，消息的结束是通过下一个消息的开始来进行检测的。类似地，对于重复的数据组，一个组的结束是通过另一个组的开始来进行检测的。因此，不能提前知道将要读取的域的数量，而且域必须一个接一个地读取。

在FAST协议中，每个字节被附加到当前域缓冲器，直到找到停止比特。然后向该域应用适当的操作符。然而，如果域不存在(即，对应的存在映射比特被设定为0)，没有数据可以读取而且该域必须被跳过。对于某些操作符也是如此，例如：

-“增量(delta)”操作符：当旧的和新的值相同时，增量操作符可以将存在映射比特设定为0，并且不在流中装入任何东西，

-数据类型：“可选的十进制小数(decimals)”仅可以使用1个域；则指数在流中而且是空的，而且尾数不存在；将要读取的域的数量不能提前知道。

对于二进制协议，每个消息的大小是提前知道的。然而，仍有一些构造是顺序的，例如对适当的消息类型的选择。

当前，基于FIX或FAST协议或者使用二进制的消息的解码由软件或硬件执行，其执行方式纯粹是顺序的，而不进行任何并行化。

多数现有的解码设备是针对为特定市场而优化手写的，因此对于每个市场是不同的。某些现有的软件解码设备是从描述文件编译的，但是，主要的已知的用于FAST协议的软件解码器是使用模板(模板可能是预编译的)的通用解码器。然而，即使是在模板被预编译为某种形式的二进制代码的情况下，这些方法也不会达到相同的数据速率。

根据本发明的各个实施方案的解码设备10依赖提供特定地生成且优化的代码的代码生成方法，所述特定地生成且优化的代码使得能够达到比常规的通用解码器所获得的数据速率更高的数据速率。这样的根据本发明的实施方案的代码生成在硬件解码器的领域是不同寻常的。

现在参考图2，其显示了根据本发明的特定实施方案的解码设备10(也称为解码器)的内部结构。

解码设备10被配置为，接收输入流2并且在其输出总线上生成输出指令8。输入流2是按给定的数据格式(其可以是基于FIX的、基于FAST的、二进制的)接收的，并且由市场(例如，提供二进制数据流的NASDAQ市场)提供。具体而言，输入流2可以以任何扩展了FAST模板规范的数据表示格式提供。

解码设备10包括引擎4，该引擎由编译器基于至少一个描述文件5生成。描述文件5描述了将由引擎4生成的指令。引擎4提供解码设备的代码中的大部分，所述解码设备适应于处理输入流2并且提供标准化的输出指令8。

从而，解码器被进一步配置为，将来自市场的各种消息转换为输出指令8。对于订单驱动市场(例如，NASDAQ、BATS)，消息可以包括例如：

-增加消息，其用于请求向订单账簿增加订单；

-取消或删除消息，其用于请求从订单账簿删除(完全删除或部分删除)订单，

-执行消息，其请求执行(完全执行或部分执行)来自订单账簿的订单，

-替换或修改消息，其用于请求修改订单账簿中包括的额度订单的一个或多个属性(例如，修改数目和/或价格)。

对于“额度驱动”市场(例如，CME、EUREX)，消息可以进一步包括：

-额度创建消息，其用以创建(根据其水平而索引的)额度，并且将该额度之下的全部额度向下移动，

-额度删除消息，其用以删除账簿中的(根据其水平而索引的)额度，并且将该额度之下的全部额度向上移动，以及

-额度修改消息，其用以修改(根据其水平而索引的)额度。

对于“价格驱动”市场(例如，LIFFE、TSE)，消息还可以包括：价格更新消息，其用于更新根据其价格而索引的额度；如果还不存在已有该额度，这样的消息创建额度；如果其数目达到0，则将其删除。

这些消息由解码设备10变换为指令。输出指令8由总线承载，其可以包括多个信号，例如：

-操作代码或操作码，其用于识别指令类型(例如，对于《订单驱动》流的增加、删除、替换等，或者对于“额度驱动”流的额度创建、额度删除等)；

-证券标识符，其用于识别指令所涉及的证券；

-订单标识符，其用于识别指令所涉及的订单；

-价格和数目信息，其表示指令的价格和数目的参数；

-其他依据指令的数据信号。

上述信号中的一些可以不使用。例如，订单标识符可以仅用于涉及订单的指令，证券标识符可以仅用于涉及特殊证券的指令，而且当证券是已知的时：用于删除特定订单的删除指令例如涉及在给定证券上的订单。市场一般不传送该证券，从而证券不会出现在输出指令总线8上。订单管理***12则负责使用订单ID来找到证券ID。

解码设备10可以进一步包括一组转换单元6。转换单元6被配置为，进一步标准化由引擎4输出的、已经尽可能地接近所需的标准化输出指令8的指令。实际上，描述文件5可能难以有效地描述某些操作，或者某些操作需要不能自动生成的特定地优化的代码。转换单元6可以包括例如下列单元：

-ASCII至二进制转换器60：将二进制流中的某些域按ASCII编码，如同FIX流中的所有域一样。例如，当这样的域对应于数目时，将其转换为二进制格式可能是有利的，因为这使得能够向其应用算数操作。例如，当在其上发送输出指令8的总线需要某些域必须以整数发送时(例如，数目就是这样的情况)，可以应用上述转换。

-价格格式转换器61：依据市场，市场数据流可以包含各种格式的价格，例如浮点、具有各种系数(x100、x10000…)的定点、与“刻点(ticks)大小”相关联的“刻点”(在该情况下，实际价格是通过将刻点的数量乘以刻点大小而获得的)。为了能够处理多个市场并且容易地比较其价格，可以将价格标准化为具有系数10^8的定点值。这使得能够在不损失任何信息的情况下对来自全部已知的市场的价格进行编码。

-哈希表62，其用于将字符串变换为整数：整数以便更易于处理。因此，输出总线可以优选使用证券和组ID(标识符)，而不是如同某些市场所做的那样使用名称。为了将名称变换为ID，可以使用包含名称与ID之间的关系的哈希表62。即使当市场发送ID时，也可以增加哈希表以便将市场的ID变换为内部ID。

如图3所示，编译器3被配置为，按照诸如Verilog或VHDL的硬件描述语言，处理描述文件5并生成包括有限状态机41(Finite State Machine，也称为“FSM”)的引擎4。下面的描述将参考下列各项做出：包括至少一个XML描述文件的描述文件5，以及由诸如VHDL的硬件描述语言写出并且包括有限状态机41的引擎4。

描述文件5可以例如为XML(可扩展标记语言的缩写)格式的。根据本发明的实施方案的用于生成解码设备的描述文件5的语法与常规的FAST描述文件的语法相似。更具体而言，描述文件5可以包括对由引擎生成的指令的描述，以及对输入流的格式的描述。

如果输入流源自FAST格式，则描述文件5可以结合从交易所获得的模板的内容。这样的模板可以是XML格式的。则，例如通过使用特定的标记<xi:include>，描述文件5可以参考从市场接收的模板的内容，然后可以补充模板文件以描述解码器设备输出指令。该标记用于在标记的位置结合市场描述文件的内容(模板描述文件内容)。原始的模板描述文件保持不变，使得其可以与可能在流格式演化的情况下创建的未来版本进行比较。

当输入流是二进制格式时，描述文件不是基于交易所提供的模板的。其可以基于由交易所发布的规范而写成。则该描述文件可以包括对于输入市场数据供给的描述，以及要生成的输出指令的描述。

XML描述文件5的结构相应地取决于特定的市场应用。

例如，对于使用FAST格式的EUREX流，EUREX市场提供了相应的模板文件。其描述了流的格式、每个消息所使用的“模板”、以及用于每个域的操作符。则，通过使用《xi:include》XML标记，描述文件5将包括模板文件的内容。

在输入流是二进制格式的NASDAQ流的另一个示例中，不存在NASDAQ提供的、XML或任何其他计算机可读格式的用以描述其流的模板。从而，NASDAQ流的描述和指令完全是在相同的XML文件5中写成的，使得其可读性更强。

根据本发明写成的描述文件5向现有的FAST模板格式增加了两个特征集：

-第一集被配置为，描述未按FAST编码且可能具有FAST不支持的特征的供给；对于FIX格式的供给，编译器与FIX规格(由QuickFix工程生成)的XML描述兼容。

-第二集被配置为，描述解码设备的输出指令；具体而言，当引擎4不能直接地输出完全标准化了的指令时，使得描述文件5适应尽可能接近标准化指令的描述指令。

如此写成的描述文件5能够对扩展了FAST格式的任何数据表示格式的输入流进行解码。通过以额外的标记段补充市场所提供的输入描述文件，能够支持额外的格式并且支持传统FAST格式的演化。

XML描述文件5具有比从其生成的VHDL文件41更高水平的抽象性，并且包含更少的代码，这使得修改更容易，而且更不易出现错误。

根据本发明的一个方面，每个引擎4实例化至少一个令牌解析器40，其被配置为，依据输入流的格式，将输入流打断为有意义的、称为令牌的元素。

为了动态生成引擎4，基于令牌解析器40和有限状态机41(其可以适应于全部的格式)，本发明提供了通用代码结构。

图4示出了根据本发明的特定实施方案的令牌解析器40的架构。

令牌解析器40被配置为，接收输入流，对其进行处理，并且输出彼此分开的并且有限状态机41可以使用的令牌。根据本发明的一个方面，令牌可以包括依据市场数据输入流的格式的字节：例如，在二进制格式下，每个令牌对应于单独的字节；在FIX格式下，每个令牌对应于包括字节的FIX域；而在FAST格式下，每个令牌对应于包括字节的FAST域。

令牌解析器40可以包括：

-对于FAST流，第一类型的令牌解析器，其用于输出在每个停止比特将输入流切断的FAST域。

-对于FIX流，第二类型的令牌解析器，其用于输出作为分开的令牌的FIX域和域ID，以便能够在读取当前域值的同时读取下一个域ID。第二类型的令牌解析器被布置为，在SOH字符(|)以及＝字符处都切断流。

-对于二进制流，第三类型的令牌解析器，其用于输出单独的字节。

在编译最大集合时，根据本发明的实施方案的令牌解析器40不仅具有输出单个令牌的串并转换器(deserializer)功能，还可以输出引擎逻辑的剩余部分所需要的多个令牌。这使得能够在每个时钟周期读取多个令牌。令牌解析器40被配置为，输出有限状态机41可以使用的令牌的阵列(在图4的示例中，3个令牌)。作为返回，有限状态机41被配置为发送其使用的令牌的数量。在下一个时钟周期中，令牌解析器40将读取并在其输出接口表示未使用的令牌以及从输入流获得的新的令牌。

如图4所示，令牌解析器40可以包括解析器400，其形成令牌解析器的核心。解析器400被设置为实际将流切断(或分割)为令牌集。

另外，令牌解析器40可以被配置为，采用输入流的带宽而没有反压(back-pressuring)效果。反压效果一般在核心将其“就绪”信号降低以形成核心连接到其输入等待的时候出现。其副作用为，其降低了核心支持的最大带宽，因为其浪费了时钟周期来等待。在此方面，解析器400可以相应地被配置为，输出可以在来自输入流2的数据的一个字中提供的令牌的最大数量。可以不使用在解析器400的输出处的一些令牌。如果令牌分布在多个字节上，则可以不使用令牌的最大量，而且一些令牌可以从而被标记为无效。例如，对于FAST解析器，如果解析器400的输入处的总线具有8字节的宽度，在编译时限定的令牌的最大量将是8，因为一个令牌至少是一个字节。然而，一些令牌可以是几个字节长。例如，如果2个令牌是两字节长，1个令牌是四字节长，则在解析器的输出可以呈现仅仅3个有效令牌，而其他五个令牌可以被标记为无效。根据另一个示例，如果遇到20字节长的令牌，其可以分布在输入数据的3个字上，而且可能在至少2个时钟周期内没有有效的令牌输出。

令牌解析器40可以进一步包括缓冲器401，其用于缓冲令牌，使得以令牌的阵列作为其输出的令牌在每次转移是有效的。则不同于在阵列的一些令牌没有被使用的情况下，在解析器400的输出出现时，阵列的令牌可以被记为有效。这使得设置在缓冲器401下游的读取管理核心402(下文也称为“读取排列核心”)所执行的处理更容易，并且可能实现更高的工作频率。

令牌解析器40的读取排列核心402被设置为使得能够进行部分读取。FSM41可以读取在“读取排列”核心402的输出接口上呈现的全部可用令牌。或者，其可以被配置为，仅读取一部分可用令牌。在这样的实施方案中，在可用令牌中被读取的令牌集可以取决于条件，尤其是设定了将要读取的令牌的数量的条件。例如，将要读取的令牌的数量可以取决于特定令牌的值。在有限状态机41未就绪时，读取排列核心402的操作具有特定的益处。例如，如果将要读取的令牌的数量取决于正被读取的特定令牌的值，则读取该特定令牌，然后，依据其值，在接下来的一个或多个周期中将会读取更多或更少的令牌。将要读取的令牌的数量也可以取决于关于有限状态机41的结构的某些参数。

读取的令牌数量被发送回“读取排列”核心402，使得未被读取的剩余令牌可以附加到新的令牌并且在接下来的一个或多个时钟周期中再次呈现在其输出接口。

对于二进制流，令牌解析器40可以不包括解析器400。此外，可以使用特殊版本的读取排列核心402，以使得在流中能够读取随机字节长度，输入流的每个字已经包含了令牌的最大数量，因为令牌实际是流中的单独的字节。实际上，对于二进制流，令牌对应于字节，从而不需要解析器来将流分割为字节然后在缓冲器中对所获得的字节进行组装。

对于FIX流，解析器400可以创建上至输入字节的数量的一半，因为每个令牌消耗一个界定字符(“|”或“＝”)。

对于FAST流，解析器400可以创建与输入字节一样多的FAST令牌，因为其中的每一个可以包含停止字符。

由原始提取的域，如此获得的令牌可以包括：关于域的类似其长度的信息，以及其转换为各种格式的值(例如，对于FIX，ASCII字符串的二进制表示，或者对于FAST，域的右侧填充(right-padded)版本)。

根据本发明的实施方案，令牌解析器40的操作受到有限状态机41的控制。

具体而言，有限状态机41被配置为，执行下列动作中的至少一些：

-从令牌解析器40读取所选择的令牌/域的数量，

-将读取的域复制到存储元件，

-对于FAST流应用所选择的操作符，和/或

-在确定的时刻发起输出指令。

从XML描述文件5动态地生成的有限状态机41形成引擎4的核心。状态机41的结构对应于所解码的供给的结构，具有在每个消息或消息选择部分的分支，以及用于重复消息内部的元素的循环。

有限状态机41使得能够在每个状态读取尽可能多的令牌。然而，某些域的存在以及要读取的令牌的数量可能取决于其前面的域的值或存在。

状态机41还可以被配置为，处理在对包进行解码时可能出现的任何错误，例如残缺的消息、意外的包的结束、或者未知的消息。

由于状态机从XML描述文件生成，每个状态机41取决于市场数据输入流，并且可以在每次输入流格式更新时更新。每个状态机41可以具有大量的状态。例如，在期权和资产净值市场应用中，由交易所提供的FAST消息模板可能非常大，则有限状态机41可以包括多于600个状态。

根据本发明的另一个方面，引擎4可以包括存储元件7的集合，其用于存储在输入流中读取的数据，并且随后根据包括在描述文件5中的信息而输出包含该数据的指令。具体而言，存储元件7可以包括内部寄存器。仅出于示意的目的，下面的描述将参考实施为内部寄存器的存储元件7而做出。

包括在输入流2中的信息取决于市场。对于二进制市场，输入流一般仅具有关键信息，从而来自输入流的多数域被存储并且在输出指令中被发送。在FAST或FIX市场中，输入流一般地包括许多信息。可以仅存储和在输出指令中发送关键信息(即，被确定为目标客户感兴趣的信息)。

为了从发起输出指令的状态机41取得信号，设置了分开的且计时的过程。该过程则通过选择内部寄存器而执行这些指令，并且将这些指令复制到输出指令端口。具体而言，有限状态机41可以生成称为《指令发送》的信号以及称为《指令数量》的进一步的信号。在指令中复制的寄存器可以依据指令数量来选择。待发送的指令的描述由描述文件提供。利用分开，计时的过程在状态机41与输出总线之间、在选择寄存器以复制到输出总线的多路调制器之后增加寄存器级，这使得时序的截止更容易。

根据本发明的解码设备10可以进一步包括由引擎编译器生成的静态计数器(也称为静态寄存器)。静态计数器可以基于状态机41所提供的信号而更新。静态计数器可以基于从状态机41取得的信号而增长或设定。其可以从诸如Avalon MM接口的标准接口读取。保存在静态计数器中的信息可以用于调试和检测错误配置。一些寄存器由编译器自动添加(对错误进行解码的计数器、意外包的结束的计数器)。其他寄存器可以在描述文件5中得到描述。为了能够监控用于不同的消息类型的消息计数，计数器可以对于每种消息类型而添加。其可以尤其用于检查测试向量是否包含足够数量的每种类型的消息。

图5是示出根据本发明的特定实施方案的解码方法的流程图。

在步骤500，在有限状态机的当前状态下，接收给定格式的、已分割为令牌的输入流2，以及累积在内部寄存器中。如果输入流是按FAST格式或源自FAST的格式编码的，则令牌可以包括FAST域；如果输入流是按FIX编码的，则令牌可以包括FIX域；或者令牌可以包括字节(二进制格式)。

在步骤502，确定是否已经接收到了足够的令牌。在该步骤，对在上一步接收到的令牌(对于二进制输入流，字节；对于基于FIX的输入流，FIX域；对于基于FAST的输入流，FAST域)的数量与对应于有限状态机41的当前状态下所期望接收到的令牌(字节/域)的数量的阈值数量进行比较。依据描述文件5的内容，阈值数量可以是由编译器在编译时固定的。

如果令牌的数量足够，则引擎前进至其他步骤503至505。否则，该过程保持在相同的FSM状态(506)并且等待下一个时钟周期。在下一个时钟周期，将重复步骤500和502以确定是否可以读取更多的令牌。

在步骤503，生成输出指令。

依据XML描述文件，有限状态机41的一些状态在引擎4的输出接口生成指令。这些指令可以包括第一步骤500期间或者之前的周期期间(其他FSM状态下的之前的步骤500的迭代)读取的数据。

在步骤504，可以进一步检查某些由于输入流的格式导致的错误。这些错误可能由于被截断的包所导致的意外的包的结束而出现，或者在超过了记录时出现。记录指的是长度在输入流中给出的域集。当超过记录时，例如，或者是输入流提供的记录长度是错的，或者是由于例如用于生成引擎的描述文件5中的错误而读取了太多数据。

在步骤505，选择有限状态机41的下一个状态，该过程跳转到该状态。有限状态机41的下一个状态可以选自：

-在第一步骤500中或者之前的周期中(其他FSM状态下的之前的步骤500的迭代)读取的数据；

-在步骤504获得的错误检查结果(如果检测到了错误，则有限状态机跳转到错误指定状态，在该状态下，有限状态机在正常处理下一个包之前等待包的结束)；或者

-反压信号，其来自表示链中的下一个核心的信号，尤其是来自可以请求引擎降速以便引擎移动到其不活动的特殊休息状态的订单管理核心12的信号。

应当注意，全部步骤500至506在单独的时钟周期中执行，而且在每个新的时钟周期，所有这些步骤重复。

本领域技术人员易于理解，图5中的一些步骤可以根据其他顺序执行。例如，可以在生成指令输出(步骤503)之前检查错误(步骤504)。

图6是示出根据本发明的简化了的示例的有限状态机的操作的流程图。在图6的示例中，从市场接收的数据流是二进制格式的，每个接收到的包包括头部，其之后是唯一的消息(在三个可能的消息A、B和C之中)。可以使用的不同的消息和头部具有下列特征：

-头部包括：

4字节的第一域；

2字节的第二域；

1字节的消息类型；

消息A包括：

4字节的第一域A1；

2字节的第二域A2。

-消息B包括：

3字节的第一域B1；

1字节的第二域B2。

-消息C包括：

4字节的第一域C1；以及

对于若干子消息(对应于1字节)：

1字节的第二域C2；

2字节的第三域C3。

域C2和C3重复的次数为子消息的数量。

在图6的示例中，连同每个消息A和B，在消息A或B(其包括包含在消息中的信息以及头部)的末端发送指令。对于消息C，发送相似的指令。然而，指令是随着子消息发送的，以便传送包括在子消息中的全部信息。

有限状态机41被配置为，存储从通过解码设备10在内部寄存器中获得的输入流信息的至少一部分，并且在输出指令中发送该信息的至少一部分。

图6示出了为4字节输入总线生成的有限状态机41。如图所示，在特定状态(2、A2、C2、C3)下，没有读取最大数量的字节(在示例中，4字节)：

-在状态A2，这因为达到了包的结束而发生；

-在状态2，这因为需要在状态3做出的决策而发生；可以考虑在状态4读取第四字节。在这样的情况下，应当决定使用哪个内部寄存器(A1、B1、C1等)。如果第四字节没有存储在任何寄存器中，其不能再被使用。

-在状态C2和C3，这是由于循环的存在以及由于子消息的数量可以等于零；

-在状态3和4，没有数据被读取。

如同本领域技术人员易于理解的，图6仅是为了方便理解本发明的特定实施方案的简化的示例。本发明不限于参考图6描述的包、消息、头部、域的示例性结构。具体而言，由市场提供的输入数据流可以包括多个消息类型、每个包的多个消息、具有包的大小和消息的大小并且在接收到包/消息时进行检查的头部等。此外，尽管在图6的示意性表示中，没有表示有限状态机41的错误和反压处理状态，但是，本领域技术人员易于理解，可以包括这些状态。

对于FAST格式的市场数据输入流，对每个域应用操作符。此外，FAST输入流的某些域可以是“存在映射”域，特定状态下读取的令牌的数量取决于该“存在映射”域。在图6的示例中，在给定状态下读取的令牌的数量是预定的：例如在状态A2，读取两个令牌(＝2字节)。在FAST，读取的令牌的数量可以进一步取决于存在映射。

另外，对于FAST格式的市场数据输入流，可以对不同的读取的域中的每一个并行的应用操作符。

应当注意，特定的编码可以用于FAST中的十进制小数：当流中待传递的值是可选的时，可以使用唯一且为空的令牌来指示该值不存在，非空令牌则被解释为十进制小数的指数，而有限状态机41则读取进一步的令牌以用于十进制小数的尾数(该值被认为存在)。这是另一个示例，其中，读取的令牌的数量可以取决于其他令牌的值。

根据本发明的解码设备尤其适应于在可重构平台上实施，例如FPGA。

图7显示了市场数据处理***100的示例性实施方式，其位于标准服务器(主机***)71内部的PCIe主板70上的FPGA中。图1表示的链(网络/UDP获取2、解码设备10、额度聚类和账簿建立单元13、消息分发和传输单元14)可以通过下列各项补充：

-UDP和以太网堆栈700，其被配置为在标准以太网上发送输出消息。为了优化性能，该核心可以通过以太网连接(该以太网连接与所述网络上的客户端一样多)连接至客户端网络。在相同网络上的其他计算机***72中的客户端应用可以以软件实施、由硬件加速或者可替选地完全由硬件实施。或者，客户端应用可以直接地连接至***的输出端口，以便节省网络装置所增加的延迟。

-PCIe互联端点701，其被配置为连接至主机***。

-DMA(“Direct Memory Access，直接存储器访问”)702，其被配置为经由主板的PCIe连接而向主机***RAM 73发送输出消息；客户端应用从而可以在主机***的CPU 707上运行，并且接受由DMA发送的消息。

-第二“NIC”DMA 704(“NIC”是网络接口卡的缩写)，其被配置为，通过通常由市场数据处理***的硬件使用的以太网端口，从主机***的软件接收/向主机***的软件发送以太网包。PCIe主板70从而可以***作***视作普通的网络接口卡。这对于各种实际的目的(例如，发送多路群组订阅、登陆到市场交易的***、能够检查连接性)可能是需要的。在特定的实施方案中，重要的并且对于延迟敏感的数据可以由硬件直接地处理，而其他数据可以由软件处理。这样的配置还使得能够直接连接至交易网络1，而无需通过网络交换机或路由器的额外跃点。

-配置和监控逻辑706，其用于配置其他核心，包括例如订阅至金融证券更新，以及通过PCIe连接来监控***的状态和性能。为利用该配置和监控逻辑，可以通过软件API提供以在主机CPU 707上执行的软件。

在FPGA，PCIe主板70提供可以被市场数据处理***100用作“外部存储器”的存储器芯片，以及各种支持功能，例如电源调节，以便以主板上部件所需的各种电压向这些部件供电。其还可以包括物理连接器，其用于多重以太网连接。

这样的主板中的几个可以***主机***的PCIe插槽。这使得能够度量处理能力，以便例如支持更多的市场交易。主板可以经由主机的PCIe互联而彼此通信。

主机***71可以是标准的计算机服务器。CPU 707可以被选择为具有指向承载市场数据处理***的PCIe主板的直接PCIe连接，以便最大化其上运行的客户端应用的性能。主机***还可以装备有网络接口708，其用于连接至配置和管控网络709。这使得能够具有用于配置和管控服务器的专用网络。该服务器还可以装备有任何的标准部件，例如大容量存储设备(硬盘)。

将市场交易网络、客户端网络以及配置和管控网络在物理上分开具有安全性以及性能上的益处。

即使本发明不限于使用PCIe作为FPGA到主机***的接口，PCIe由于特定的益处而是当前使用最广泛的用于在服务器与外插卡之间的高速传送的总线。然而，本领域技术人员易于理解，市场数据处理***100可以以任何其他的总线作为接口。

本发明基于代码生成方式，还允许对以任何数据表示格式提供的输入流的并行解码(引擎4建立在有限状态机41周围，由编译器3从描述文件5建立，并且由解码设备10实例化)。

这使得能够符合金融市场的性能需求，同时易于适应于新的输入流格式。对于被供给以解码的每个市场数据，根据本发明的实施方案的解码器维持10Gb/s的数据解码，而没有反压施加到网络上。

解码设备10易于与标准化的到用户逻辑的输出总线使用，所述用户逻辑包括依据供给的特性的特定于市场的部分。用于交易的共用的市场数据域中的多数符合输出总线的标准化部分，使得用户逻辑能够支持不同的市场数据供给而无需改变设计。

根据本发明，可以并行处理令牌，同时解码设备的整体过程是顺序的。通过使几个令牌能够平行处理，本发明提高了解码设备10的性能。

在本发明的特定实施方案中，解码设备10可以实施为由各自的FPGA逻辑执行的多个解码器的形式，尤其是两个解码器，以便并行处理市场接收的输入流。在这样的实施方案中，每个解码器可以包括其自己的输出格式化单元以及各自的令牌解析器40。这种实施方案可以在特定情况下应用，例如，在解码器连接至不同的10G端口时，以及在其每个仅处理10G和/或当同时解码来自不同市场的不同格式的几个市场数据流时。此外，在种实施方案中，可以在解码器与订单管理核心之间使用判定器(arbiter)设备，使得订单管理核心不会接收到两次指令。

Claims (15)

1.一种解码设备(10)，其实施在集成电路上，用于解码以给定的数据表示格式所接收的市场数据输入流，所述解码设备包括：

建立在有限状态机(41)周围的引擎(4)，引擎(4)从至少一个描述文件(5)生成，并且利用至少一个令牌解析器配置为在每个时钟周期期间并行地将输入市场数据流分割为多个令牌并且读取令牌集，

所述引擎包括用于累积读取的所述令牌集的存储元件集，

所述引擎配置为根据从所述描述文件获取的涉及在存储元件中累积的令牌的条件，从在所述存储元件中累积的令牌生成输出指令，以及

所述引擎配置为基于从所述描述文件获取的触发条件选择有限状态机的下一个状态，其中，所述引擎在有限状态机的当前状态下操作。

2.根据权利要求1所述的解码设备，其中，如果满足涉及在存储元件中累积的令牌的条件，则引擎在相同的时钟周期中执行分割、累积、输出指令生成和下一个状态选择操作。

3.根据权利要求1所述的解码设备，其中，引擎配置为在连续的时钟周期期间保持在存储元件中累积令牌，直到满足涉及在存储元件中累积的令牌的条件。

4.根据权利要求1所述的解码设备，其中，所述条件涉及在存储元件中累积的令牌的数量。

5.根据权利要求1所述的解码设备，其中，所述至少一个令牌解析器(40)受控于有限状态机(41)，有限状态机控制在每个时钟周期期间读取的令牌的数量。

6.根据权利要求5所述的解码设备，其中，所述至少一个令牌解析器(40)包括解析器(400)和缓冲器(401)，所述解析器(400)用于依据输入流的数据表示格式而将输入流(1)分割为令牌，所述缓冲器(401)用于缓冲由解析器(400)提供的令牌。

7.根据权利要求5和6中的任一项所述的解码设备，其中，所述至少一个令牌解析器(40)包括读取管理核心(402)，其用以读取从所述输入流的分割获得的令牌集，并且在其输出接口呈现读取的令牌。

8.根据权利要求7所述的解码设备，其中，在特定状态下将要读取的令牌集是基于在每个时钟周期中将要读取的令牌的数量的条件所确定的。

9.根据权利要求8所述的解码设备，其中，所述将要读取的令牌的数量的条件取决于特定令牌的值，有限状态机(41)被配置为：

-在当前时钟周期读取所述特定令牌的值，并且

-在下一个时钟周期，依据所述特定令牌的读取值，读取可用令牌中的令牌的数量。

10.根据权利要求7所述的解码设备，其中，将尚未被有限状态机从读取管理核心读取的令牌附加到新的令牌，并且在接下来的一个或多个时钟周期内将令牌再次呈现在所述读取管理核心(402)的输出接口。

11.根据权利要求10所述的解码设备，其中，输入流具有二进制格式，并且读取管理核心(402)被配置为，允许输入流中的随机字节长度的读取。

12.根据权利要求1所述的解码设备，其中，所述触发条件包括下列条件中的至少一个：涉及在所述有限状态机的当前状态下执行的用于确定输入数据流是否包括格式化错误的错误检测结果的条件、依据存储在存储元件中的数据的条件、以及依据从处理线程中的下一个核心接收的反压信号的条件。

13.根据权利要求1所述的解码设备，其中，所述输入流的格式是基于FIX的、基于FAST的或者二进制格式的。

14.根据权利要求1所述的解码设备，其中，该解码设备包括转换单元(6)集，其用以进一步标准化由引擎(4)输出的指令。

15.一种用于解码输入市场数据流的方法，其以给定的数据表示格式接收，所述方法实施在集成电路上，其中，对于每个接收到的市场数据流，所述方法包括提供从至少一个描述文件(5)生成的有限状态机，所述方法进一步包括下列步骤：

i)在每个时钟周期期间并行地将市场数据输入流分割为多个令牌并且读取令牌集，

ii)在存储元件中累积所读取的所述令牌集，

iii)根据从所述描述文件获取的涉及在存储元件中累积的令牌的条件，从在所述存储元件中累积的令牌生成输出指令，以及

iv)基于从所述描述文件获取的触发条件选择有限状态机的下一个状态，

其中，在有限状态机的当前状态下执行步骤i)至iv)。

Images