CN105654892B - 像素结构及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素结构及其驱动方法、显示面板，涉及显示领域，可以解决现有低频驱动画面闪烁现象严重的问题，可扩大低频驱动的频率范围。本发明的像素结构，包括:像素电极，向所述像素电极加载信号的第一数据线，所述第一数据线与所述像素电极之间还设置有至少两个充电支路，所述充电支路包括：第一薄膜晶体管，其第一端连接至所述第一数据线，其控制端连接至第一控制线，存储电容，其第一端连接至所述第一薄膜晶体管的第二端，其第二端连接至公共电极线，第二薄膜晶体管，其第一端连接至所述存储电容的第一端，其第二端连接至所述像素电极，其控制端与一条第二控制线对应连接。

Description

像素结构及其驱动方法、显示面板

技术领域

本发明涉及显示领域，尤其涉及一种像素结构及其驱动方法、显示面板。

背景技术

显示装置采用低频驱动，一般是指采用30Hz以下的帧率，一般为10Hz、5Hz。按当前技术低频驱动可实现至30Hz，但30Hz以下，尤其10Hz以下实现起来较为困难。究其原因在于，低频驱动的频率越低，一帧(FRAME)的时间越长，画面闪烁越严重。具体如图1所示，栅极开启电压Vgh打开薄膜晶体管，像素电压Vp加载至像素电极，随后栅极关闭电压Vgl关闭薄膜晶体管，但像素电极上的像素电压Vp会随时间的持续而逐渐降低，直至下一帧加载上反向的下一帧像素电压。整个过程会对应地发生亮度变化，而这一变化人眼会感知为闪烁(FLICKER)。

发明内容

本发明提供一种像素结构及其驱动方法、显示面板，可以解决现有低频驱动画面闪烁现象严重的问题，可扩大低频驱动的频率范围。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例提供一种像素结构，包括:像素电极，向所述像素电极加载信号的第一数据线，所述第一数据线与所述像素电极之间还设置有至少两个充电支路，所述充电支路包括：

第一薄膜晶体管，其第一端连接至所述第一数据线，其控制端连接至第一控制线，

存储电容，其第一端连接至所述第一薄膜晶体管的第二端，其第二端连接至公共电极线，

第二薄膜晶体管，其第一端连接至所述存储电容的第一端，其第二端连接至所述像素电极，其控制端与一条第二控制线对应连接。

优选地，所述充电支路与所述第一控制线一一对应。

可选地，所述充电支路与所述第二控制线一一对应。

优选地，所述第一控制线包括正极性控制线和负极性控制线；所述正极性控制线输出开启电压时，所述第一数据线输出正极性的数据信号；所述负极性控制线输出开启电压时，所述第一数据线输出负极性的数据信号。

可选地，连接到所述正极性控制线的所述充电支路的数目，与连接到所述负极性控制线的所述充电支路的数目相等或者相差一个。

可选地，所述正极性控制线和所述负极性控制线各一条。

优选地，所述第一控制线和所述第二控制线均为栅线。

本发明实施例还提供一种显示面板，具有任一项所述的像素结构。

本发明实施例还提供一种驱动方法，用于驱动上述任一项所述的像素结构，包括：

步骤S1、第一控制线输出开启电压，与所述第一控制线相连的各第一薄膜晶体管打开，充电支路的存储电容接收来自第一数据线的数据信号；

步骤S2、所述第一控制线输出关闭电压，各第二控制线逐一输出开启电压，使各第二薄膜晶体管逐次打开，各存储电容通过所述第二薄膜晶体管逐一向像素电极加载数据信号。

优选地，如果步骤S1中各充电支路的存储电容完成充电的时刻不同，存在先后顺序，步骤S2中各第二薄膜晶体管逐次打开的顺序为：按照各充电支路的存储电容完成充电的先后顺序进行。

优选地，如果所述充电支路与所述第一控制线一一对应，步骤S1包括：

第一时段，各第一控制线均输出开启电压，各充电支路的第一薄膜晶体管均开启，各存储电容均接收来自第一数据线的第一数据信号；

第二时段，各第一控制线中的第一条输出关闭电压，其余第一控制线继续输出开启电压，对应的存储电容继续接收来自第一数据线的第二数据信号，所述第二数据信号的电平比所述第一数据信号的电平高出第一预设值；

第三时段，所述各第一控制线中的第一条和第二条均输出关闭电压，其余第一控制线继续输出开启电压，对应的存储电容继续接收来自第一数据线的第三数据信号，所述第三数据信号的电平比所述第二数据信号的电平高出第二预设值；

以此类推，直至各第一控制线均关闭。

优选地，所述第一控制线包括正极性控制线和负极性控制线时，充电支路中第一薄膜晶体管与所述正极性控制线相连的定义为正极性充电支路，充电支路中第一薄膜晶体管与所述负极性控制线相连的定义为负极性充电支路；步骤S1包括：

所述正极性控制线输出开启电压，所述负极性控制线输出关闭电压，所述正极性充电支路的第一薄膜晶体管打开，所述第一数据线向所述正极性充电支路的各存储电容输出正极性的数据信号，

所述正极性控制线输出关闭电压，所述负极性控制线输出开启电压，所述负极性充电支路的第一薄膜晶体管打开，所述第一数据线向所述负极性充电支路的各存储电容输出负极性的数据信号；步骤S2包括：

第一个正极性充电支路的第二控制线输出开启电压，其余第二控制线输出关闭电压，第一个正极性充电支路对应的存储电容向像素电压加载正极性的数据信号，

第一个负极性充电支路的第二控制线输出开启电压，其余第二控制线输出关闭电压，第一个负极性充电支路对应的存储电容向像素电压加载负极性的数据信号，

第二个正极性充电支路的第二控制线输出开启电压，其余第二控制线输出关闭电压，第二个正极性充电支路对应的存储电容向像素电压加载正极性的数据信号，

第二个负极性充电支路的第二控制线输出开启电压，其余第二控制线输出关闭电压，第二个负极性充电支路对应的存储电容向像素电压加载负极性的数据信号，

以此类推，交替并逐一扫描完各正极性充电支路与各负极性充电支路的第二控制线。

优选地，所述第一控制线和所述第二控制线均为栅线。

本发明提供的像素结构及其驱动方法、显示面板，在像素电极与向该像素电极加载信号的第一数据线之间还设置有至少两个充电支路，每个充电支路均包括：存储电容，连接在存储电容与第一数据线之间的第一薄膜晶体管(由第一控制线控制)，连接在存储电容与该像素电极之间的第二薄膜晶体管(由第二控制线控制)；工作时，第一控制线先控制第一薄膜晶体管开启，第一数据线上的信号存储至各充电支路中的存储电容上；然后，逐一扫描第二控制线，使各充电支路中的第二薄膜晶体管逐一打开，各存储电容通过第二薄膜晶体管逐一向像素电极加载数据信号，即像素电极每间隔一定时间，就由充电支路中的存储电容进行补充电一次，可以避免像素电极上的像素电压随时间的持续而逐渐降低，从而解决了现有低频驱动画面FLICKER(闪烁)现象严重的问题，从另一角度来说，也可以扩大低频驱动的频率范围。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有低频驱动的示意图；

图2为本发明实施例提供的像素结构示意图一；

图3为本发明实施例提供的像素结构示意图二；

图4为图3所示像素结构中第一控制线A1、A2、A3的驱动时序以及第一数据线上数据电压的变化示意图；

图5为本发明实施例提供的像素结构示意图三；

图6为图3所示像素结构的驱动示意图；

图7为本发明实施例提供的像素结构示意图四；

图8为本发明实施例提供的像素结构示意图五；

图9为本发明实施例提供的显示面板示意图；

图10为本发明实施例提供的显示面板的驱动过程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

实施例

本发明实施例提供一种像素结构，参照图2所示，包括:像素电极10，向像素电极10加载信号的第一数据线D1，第一数据线D1与像素电极10之间还设置有至少两个充电支路，所述充电支路包括：第一薄膜晶体管S1，其第一端连接至第一数据线D1，其控制端连接至第一控制线A1；存储电容C，其第一端连接至第一薄膜晶体管S1的第二端，其第二端连接至公共电极线COM；第二薄膜晶体管S2，其第一端连接至存储电容C的第一端，其第二端连接至像素电极10，其控制端与一条第二控制线(图中的G1、G2、G3)对应连接。

本发明实施例提供的像素结构，在像素电极10与向该像素电极10加载信号的第一数据线D1之间设置有至少两个充电支路，每个充电支路均包括：存储电容C，设于存储电容C与第一数据线D1之间的第一薄膜晶体管S1，设于存储电容C与像素电极10之间的第二薄膜晶体管S2，第一薄膜晶体管S1由第一控制线A1控制，第二薄膜晶体管S2的控制端与第二控制线(图中的G1、G2、G3)一一对应连接，第二薄膜晶体管S2由对应的第二控制线控制，即充电支路与第二控制线一一对应，每一充电支路由一条第二控制线控制。工作时，对应驱动方法包括：

步骤101、第一控制线A1输出开启电压，与第一控制线A1相连的各第一薄膜晶体管S1打开，充电支路的存储电容C接收来自第一数据线D1的数据信号；本步骤中第一数据线D1向各充电支路的存储电容C充电，以加载显示信号。

步骤102、然后，第一控制线输出关闭电压，各第二控制线(图中的G1、G2、G3)逐一输出开启电压，使各第二薄膜晶体管S2逐次打开，各存储电容C通过第二薄膜晶体管S2逐一向像素电极加载数据信号。

本步骤中，逐一扫描第二控制线(图中的G1、G2、G3)，各充电支路中的存储电容C逐一向像素电极10加载数据信号。具体到图2所示像素结构：第二控制线G1先输出开启电压，第二控制线G2、G3输出关闭电压，第一个充电支路11中的第二薄膜晶体管S2开启，其余第二薄膜晶体管S2关闭，第一个充电支路11中的存储电容C向像素电极10加载数据信号；然后，第二控制线G2先输出开启电压，第二控制线G1、G3输出关闭电压，第二个充电支路12中的存储电容C向像素电极10加载数据信号；然后，第二控制线G3先输出开启电压，第二控制线G2、G3输出关闭电压，第三个充电支路13中的存储电容C向像素电极10加载数据信号。

本发明实施例提供的像素结构，每间隔一定时间，就由充电支路中的存储电容C向像素电极10进行补充电一次，可以避免像素电极10上的像素电压随时间的持续而降低，从而解决了现有低频驱动画面闪烁现象严重的问题，或者，从另一角度来说，可以扩大低频驱动的频率范围。

本实施例各充电支路中的第一薄膜晶体管可由同一条第一控制线控制(如图2所示)，也可以存在多条第一控制线，各充电支路中的第一薄膜晶体管由不同的第一控制线独立控制。优选地，充电支路与第一控制线一一对应，充电支路与第一控制线的数目相同，每一充电支路的第一薄膜晶体管都由一条第一控制线控制，即每一第一薄膜晶体管S1的控制端都对应连接到一条第一控制线。如图3所示像素结构中，像素电极10与向像素电极10加载信号的第一数据线D1之间设置有三条充电支路11、12、13，第一条充电支路11由第一薄膜晶体管T1、存储电容C1、第二薄膜晶体管T1’构成，第二条充电支路12由第一薄膜晶体管T2、存储电容C2、第二薄膜晶体管T2’构成，第三条充电支路13由第一薄膜晶体管T3、存储电容C3、第二薄膜晶体管T3’构成；同时存在三条第一控制线A1、A2、A3，第一薄膜晶体管T1、T2、T3的控制端分别与第一控制线A1、A2、A3一一对应连接。

随时间的推移，像素电极上的电压和充电支路的存储电容上存储的电压越有可能减小，如果按图2所示像素结构及其驱动方法，结果会是在等待充电的时间内像素电极上的电压和充电支路中存储电容C上存储的电压会减小，像素的亮度会变暗，最终投射到人眼中会看成是FLICKER(闪烁)。为了解决这一问题，避免在等待时间内后续加载信号的存储电容的电压变低，本实施例可使用图3所示像素结构并采用补偿驱动方法，即只需将后加载信号的充电支路在步骤101中对应采用较高的数据电压，具体而言，上述的步骤101包括：

1011、第一时段，各第一控制线均输出开启电压，各充电支路的第一薄膜晶体管均开启，各存储电容均接收来自第一数据线的第一数据信号；

1012、第二时段，各第一控制线中的第一条输出关闭电压，其余第一控制线继续输出开启电压，对应的存储电容继续接收来自第一数据线的第二数据信号，所述第二数据信号的电平比所述第一数据信号的电平高出第一预设值；

1013、第三时段，所述各第一控制线中的第一条和第二条均输出关闭电压，其余第一控制线继续输出开启电压，对应的存储电容继续接收来自第一数据线的第三数据信号，所述第三数据信号的电平比所述第二数据信号的电平高出第二预设值；

1014、以此类推，直至各第一控制线均关闭。

具体到图3所示像素结构，第一控制线A1、A2、A3的驱动时序以及第一数据线上的数据电压见图4所示：第一时段中(步骤1011)，第一控制线A1、A2、A3均输出开启电压，第一薄膜晶体管T1、T2、T3均开启，第一数据线D1此时输出第一数据信号(设对应电平为V1，例如4.5V)；第二时段中(步骤1012)，第一控制线A1输出关闭电压，第一控制线A2、A3继续输出开启电压，T1关闭，T2和T3继续保持开启状态，此时第一数据线D1向第二个充电支路12和第三个充电支路13中的存储电容继续充电，使其加载上第二数据信号(设对应电平为V2，例如4.6V)；第三时段中(步骤1013)，第一控制线A1、A2输出关闭电压，第一控制线A3继续输出开启电压，T1和T2关闭，T3继续保持开启状态，第一数据线D1此时继续向第三个充电支路13中的存储电容充电，使其加载上第三数据信号(设对应电平为V3，例如4.7V)，记载完毕，第一控制线A3跳变为关闭电压，此时第一控制线A1、A2、A3均输出关闭电压，T1、T2和T3均关闭，本帧信号针对该像素的信号预加载过程完成，此时C1上的电压为V1，C2上的电压为V2，C3上的电压为V3，且V3＞V2＞V1。V1、V2、V3之间的具体差值以能够补偿像素电极上因时间累积导致的电压减少量为准。

步骤102与上一实施例相同，仍然是第一控制线输出关闭电压，各第二控制线(图中的G1、G2、G3)逐一输出开启电压，使各第二薄膜晶体管逐次打开，各存储电容通过第二薄膜晶体管逐一向像素电极10加载数据信号，区别仅在于各存储电容中存储的数据电压按加载次序升高。示例性地，V1＝4.5V，V2＝4.6V，V3＝4.7V。

优选地，各充电支路的存储电容完成充电的时刻不同，存在先后顺序，则步骤S2中各第二薄膜晶体管按照各充电支路的存储电容完成充电的先后顺序进行打开。存储电容后完成充电的，其上电压后加载至像素电极上，可以使因时间累积导致的电压逐渐减少对各存储电容的影响一致。

本发明还提供另一实施例，与上述实施例的区别在于，第一控制线包括正极性控制线和负极性控制线；正极性控制线输出开启电压时，所述第一数据线输出正极性的数据信号；负极性控制线输出开启电压时，所述第一数据线输出负极性的数据信号。

示例性地，参照图5所示：像素电极10与向像素电极10加载信号的第一数据线D1之间设置有六条充电支路21、22、23、24、25和26；同时第一控制线包括正极性控制线A和负极性控制线A’各一条，充电支路21、22、23的第一薄膜晶体管T1、T2、T3的控制端连接至正极性控制线A相连，定义为正极性充电支路；充电支路24、25、26的第一薄膜晶体管T4、T5、T6的控制端连接至负极性控制线A’相连，定义为负极性充电支路。

具体工作时，步骤101(驱动准备过程)包括：正极性控制线A输出开启电压，负极性控制线A’输出关闭电压，正极性充电支路的第一薄膜晶体管(图5中的T1、T2、T3)打开，第一数据线D1向正极性充电支路的各存储电容(图5中的C1、C2、C3)输出正极性的数据信号；然后，正极性控制线A输出关闭电压，负极性控制线A’输出开启电压，负极性充电支路的第一薄膜晶体管(图5中的T4、T5、T6)打开，第一数据线D1向负极性充电支路的各存储电容(图5中的C4、C5、C6)输出负极性的数据信号。步骤102(驱动像素电极10的过程)包括：第一个正极性充电支路21的第二控制线G1输出开启电压，其余第二控制线(即G2～G6)输出关闭电压，第一个正极性充电支路21对应的存储电容C1向像素电极10加载正极性的数据信号；第一个负极性充电支路24的第二控制线输出G4开启电压，其余第二控制线(即G1、G2、G3、G5和G6)输出关闭电压，第一个负极性充电支路24对应的存储电容C4向像素电压10加载负极性的数据信号；第二个正极性充电支路22的第二控制线G2输出开启电压，其余第二控制线(G1、G3、G4、G5和G6)输出关闭电压，第二个正极性充电支路22对应的存储电容C2向像素电压10加载正极性的数据信号；第二个负极性充电支路25的第二控制线G5输出开启电压，其余第二控制线(G1、G2、G3、G4和G6)输出关闭电压，第二个负极性充电支路2对应的存储电容C5向像素电压加载负极性的数据信号；以此类推，交替并逐一扫描完各正极性充电支路与各负极性充电支路的第二控制线。具体到图5，扫描顺序依次为：G1、G4、G2、G5、G3、G6，具体如图6所示。实际上，还可采用下述扫描顺序：G3、G6、G2、G5、G1、G6，或者，G1、G6、G2、G5、G3、G4，只要交替进行即可，但在满***替扫描正极性充电支路的第二控制线和负极性充电支路的第二控制线的基础上，为便于设计驱动电路，优选选择按排列顺序自上而下逐一扫描第二控制线，即优选扫描顺序为：G1、G4、G2、G5、G3、G6。

示例性地，参照图7所示：本实施例还提供另一种像素结构，区别之处在于，像素电极10与向像素电极10加载信号的第一数据线D1之间设置有八条充电支路1～8；同时第一控制线包括正极性控制线A和负极性控制线A’，充电支路1～4为正极性充电支路；充电支路5～8为负极性充电支路。一种优选的扫描顺序为G1、G5、G2、G6、G3、G7、G4、G8。

采用正极性控制线和负极性控制线两种第一控制线，可以在一帧的时间内对像素电极10上的电压实现正、负极性反转，以避免在低频驱动(一帧时间较长)时液晶材料产生极化而造成永久性的破坏。

可选地，连接到正极性控制线A的充电支路的数目，与连接到负极性控制线A’的充电支路的数目相等或者相差一个，可以在一帧之内每次存储电容对像素电极10充电时均实现一次正负极性反转。

示例性地，参照图8所示：像素电极10与向像素电极10加载信号的第一数据线D1之间设置有六条充电支路31～36；同时第一控制线包括3条正极性控制线A1、A2和A3，3条负极性控制线A1’、A2’和A3’，充电支路31、32、33的第一薄膜晶体管T1、T2、T3的控制端分别与正极性控制线A1、A2和A3相连，为正极性充电支路；充电支路34、35、36的第一薄膜晶体管T4、T5、T6的控制端分别与负极性控制线A1’、A2’和A3’连接，为负极性充电支路。

工作时，图8所示像素结构的驱动方法如下：驱动准备阶段(对应上述的步骤101)，参照图4所示，C1、C2、C3分别加载数据电压为V1、V2、V3(例如可以分别是+4.0V、+4.1V、+4.2V)，C4、C5、C6分别加载数据电压为V4、V5、V6(例如可以分别是-4.0V、-4.1V、-4.2V)；驱动像素电极阶段(对应上述的步骤102)，扫描第二控制线，扫描顺序为G1、G4、G2、G5、G3、G6。

优选地，上述第一控制线和第二控制线均为栅线，即制备时，第一控制线与第二控制线采用与栅线相同方式设置在面板上，只是在驱动时存在不同：上述第二控制线可以采用逐行扫描方式，第一控制线采用图4所示同时开启，不同时关闭的方式。

本发明提供的像素结构及其驱动方法，每间隔一定时间，就由充电支路中的存储电容对像素电极进行补充电一次，可以避免像素电极上的像素电压随时间的持续而逐渐降低，从而解决了现有低频驱动画面FLICKER(闪烁)现象严重的问题，也可以扩大低频驱动的频率范围。本明提供的像素结构尤其适用于反射型面板。

上面叙述中仅针对显示面板的像素结构设计，实际上本发明实施例还提供一种显示面板，该显示面板具有上述任一项所述的像素结构，具体可参照图9所示，每个像素设置6条第二控制线G1～G6、两条第一控制线(正极性控制线和负极性控制线)，6条第二控制线G1～G6和两条第一控制线可以采用现有面板上栅线的设置方式，与薄膜晶体管的栅极同层设置(可以看成一种单像素的多栅线驱动结构)。

图10为本实施例所述显示面板的驱动示意图，工作时，可以大体上仍然采用逐行扫描，但具体每一行像素扫描，其数据信号加载的细化情况满足上文叙述的单个像素结构的驱动情况(时序)。可选地，各行像素的正极性控制线采用一级联的栅极驱动电路驱动，进行逐一扫描，各行像素的负极性控制线也采用另一级联的栅极驱动电路驱动，进行逐一扫描；各行像素的第二控制线线G1、各行像素的第二控制线线G2、各行像素的第二控制线线G3等也采用类似的级联栅极驱动电路驱动，相关时序具体见图10所示。

基于前面的叙述，可知本实施例所述显示面板，可以避免像素电极上的像素电压随时间的持续而逐渐降低，解决了现有低频驱动画面FLICKER(闪烁)现象严重的问题，扩大了低频驱动的频率范围，更是适合低频驱动。所述显示面板可以为：电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

为了便于清楚说明，在本发明中采用了第一、第二等字样对相似项进行类别区分，该第一、第二字样并不在数量上对本发明进行限制，只是对一种优选的方式的举例说明，本领域技术人员根据本发明公开的内容，想到的显而易见的相似变形或相关扩展均属于本发明的保护范围内。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (11)

1.一种像素结构，包括:像素电极，向所述像素电极加载信号的第一数据线，其特征在于，所述第一数据线与所述像素电极之间还设置有至少两个充电支路，所述充电支路包括：

第一薄膜晶体管，其第一端连接至所述第一数据线，其控制端连接至第一控制线，

存储电容，其第一端连接至所述第一薄膜晶体管的第二端，其第二端连接至公共电极线，

第二薄膜晶体管，其第一端连接至所述存储电容的第一端，其第二端连接至所述像素电极，其控制端与一条第二控制线对应连接；

所述充电支路与所述第一控制线一一对应；

所述充电支路与所述第二控制线一一对应；

所述第一控制线和所述第二控制线均为栅线。

2.一种像素结构，包括:像素电极，向所述像素电极加载信号的第一数据线，其特征在于，所述第一数据线与所述像素电极之间还设置有至少两个充电支路，所述充电支路包括：

第一薄膜晶体管，其第一端连接至所述第一数据线，其控制端连接至第一控制线，

存储电容，其第一端连接至所述第一薄膜晶体管的第二端，其第二端连接至公共电极线，

第二薄膜晶体管，其第一端连接至所述存储电容的第一端，其第二端连接至所述像素电极，其控制端与一条第二控制线对应连接；

所述第一控制线包括正极性控制线和负极性控制线；

所述正极性控制线输出开启电压时，所述第一数据线输出正极性的数据信号；所述负极性控制线输出开启电压时，所述第一数据线输出负极性的数据信号；

所述第一控制线和所述第二控制线均为栅线。

3.根据权利要求1所述的像素结构，其特征在于，所述第一控制线包括正极性控制线和负极性控制线；

所述正极性控制线输出开启电压时，所述第一数据线输出正极性的数据信号；所述负极性控制线输出开启电压时，所述第一数据线输出负极性的数据信号。

4.根据权利要求2-3任一项所述的像素结构，其特征在于，连接到所述正极性控制线的所述充电支路的数目，与连接到所述负极性控制线的所述充电支路的数目相等或者相差一个。

5.根据权利要求2所述的像素结构，其特征在于，所述正极性控制线和所述负极性控制线各一条。

6.一种显示面板，其特征在于，具有权利要求1-5任一项所述的像素结构。

7.一种驱动方法，用于驱动权利要求1、3、4中任一项所述的像素结构，其特征在于，包括：

步骤S1、第一控制线输出开启电压，与所述第一控制线相连的各第一薄膜晶体管打开，充电支路的存储电容接收来自第一数据线的数据信号；

步骤S2、所述第一控制线输出关闭电压，各第二控制线逐一输出开启电压，使各第二薄膜晶体管逐次打开，各存储电容通过所述第二薄膜晶体管逐一向像素电极加载数据信号；

如果所述充电支路与所述第一控制线一一对应，步骤S1包括：

第一时段，各第一控制线均输出开启电压，各充电支路的第一薄膜晶体管均开启，各存储电容均接收来自第一数据线的第一数据信号；

第二时段，各第一控制线中的第一条输出关闭电压，其余第一控制线继续输出开启电压，对应的存储电容继续接收来自第一数据线的第二数据信号，所述第二数据信号的电平比所述第一数据信号的电平高出第一预设值；

第三时段，所述各第一控制线中的第一条和第二条均输出关闭电压，其余第一控制线继续输出开启电压，对应的存储电容继续接收来自第一数据线的第三数据信号，所述第三数据信号的电平比所述第二数据信号的电平高出第二预设值；

以此类推，直至各第一控制线均关闭。

8.一种驱动方法，用于驱动权利要求2-5任一项所述的像素结构，其特征在于，包括：

步骤S1、第一控制线输出开启电压，与所述第一控制线相连的各第一薄膜晶体管打开，充电支路的存储电容接收来自第一数据线的数据信号；

步骤S2、所述第一控制线输出关闭电压，各第二控制线逐一输出开启电压，使各第二薄膜晶体管逐次打开，各存储电容通过所述第二薄膜晶体管逐一向像素电极加载数据信号；

所述第一控制线包括正极性控制线和负极性控制线时，充电支路中第一薄膜晶体管与所述正极性控制线相连的定义为正极性充电支路，充电支路中第一薄膜晶体管与所述负极性控制线相连的定义为负极性充电支路；步骤S1包括：

所述正极性控制线输出开启电压，所述负极性控制线输出关闭电压，所述正极性充电支路的第一薄膜晶体管打开，所述第一数据线向所述正极性充电支路的各存储电容输出正极性的数据信号，

所述正极性控制线输出关闭电压，所述负极性控制线输出开启电压，所述负极性充电支路的第一薄膜晶体管打开，所述第一数据线向所述负极性充电支路的各存储电容输出负极性的数据信号；步骤S2包括：

第一个正极性充电支路的第二控制线输出开启电压，其余第二控制线输出关闭电压，第一个正极性充电支路对应的存储电容向像素电压加载正极性的数据信号，

第一个负极性充电支路的第二控制线输出开启电压，其余第二控制线输出关闭电压，第一个负极性充电支路对应的存储电容向像素电压加载负极性的数据信号，

第二个正极性充电支路的第二控制线输出开启电压，其余第二控制线输出关闭电压，第二个正极性充电支路对应的存储电容向像素电压加载正极性的数据信号，

第二个负极性充电支路的第二控制线输出开启电压，其余第二控制线输出关闭电压，第二个负极性充电支路对应的存储电容向像素电压加载负极性的数据信号，

以此类推，交替并逐一扫描完各正极性充电支路与各负极性充电支路的第二控制线。

9.根据权利要求7所述的驱动方法，其特征在于，如果步骤S1中各充电支路的存储电容完成充电的时刻不同，存在先后顺序，步骤S2中各第二薄膜晶体管逐次打开的顺序为：按照各充电支路的存储电容完成充电的先后顺序进行。

10.根据权利要求7所述的驱动方法，其特征在于，所述第一控制线和所述第二控制线均为栅线。

11.根据权利要求8所述的驱动方法，其特征在于，所述第一控制线和所述第二控制线均为栅线。