CN105633086B - 非挥发性存储器 - Google Patents
非挥发性存储器 Download PDFInfo
- Publication number
- CN105633086B CN105633086B CN201410612033.1A CN201410612033A CN105633086B CN 105633086 B CN105633086 B CN 105633086B CN 201410612033 A CN201410612033 A CN 201410612033A CN 105633086 B CN105633086 B CN 105633086B
- Authority
- CN
- China
- Prior art keywords
- layer
- floating grid
- transistor
- etch stop
- volatility memorizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种非挥发性存储器，其设置于包括周边电路区与存储单元区的基底上。非挥发性存储器包括浮置栅极晶体管、晶体管、自对准阻障层、拉伸层以及接触蚀刻终止层。浮置栅极晶体管设置于存储单元区。晶体管设置于周边电路区。自对准阻障层设置于浮置栅极晶体管的浮置栅极上。拉伸层只设置于浮置栅极上。接触蚀刻终止层覆盖住整个晶体管。
Description
技术领域
本发明涉及一种半导体元件，且特别是涉及一种非挥发性存储器。
背景技术
当半导体进入深次微米(Deep Sub-Micron)的制作工艺时，元件的尺寸逐渐缩小，对于存储器元件而言，也就是代表存储单元尺寸愈来愈小。另一方面，随着资讯电子产品(如电脑、移动电话、数字相机或个人数字助理(Personal Digital Assistant，PDA))需要处理、存储的数据日益增加，在这些资讯电子产品中所需的存储器容量也就愈来愈大。对于这种尺寸变小而存储器容量却需要增加的情形，如何制造尺寸缩小、高集成度，又能兼顾其品质的存储器元件是产业的一致目标。
非挥发性存储器元件由于具有使存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种存储器元件。
一种现有的非挥发性存储器，由设置于N阱上的两串接的两P型金属氧化物半导体晶体管分别作为选择晶体管与浮置栅极晶体管所构成。由于只需要形成一层多晶硅，因此此种非挥发性存储器的制作工艺可以与互补式金属氧化物半导体晶体管的制作工艺整合在一起，而能够减少制造成本。
然而，在制作出晶体管之后，并在后续制作接触窗时，需要形成一层接触蚀刻终止层，此接触蚀刻终止层会覆盖存储单元区的浮置栅极晶体管以及周边电路区的晶体管。此接触蚀刻终止层的材质为以等离子体增强化学气相沉积法形成的氮化硅，其会造成浮置栅极晶体管有低开启电流(Low On Current)以及较差的维持效能(retentionperformance)。然而，若是变更接触蚀刻终止层的材质，则会影响到周边电路区的晶体管的效能。
发明内容
有鉴于此，本发明提供一种非挥发性存储器，可以在不影响周边电路区的晶体管以及存储单元区的选择晶体管的效能的情况下，提高浮置栅极晶体管的维持效能。
本发明的非挥发性存储器，设置于包括周边电路区与存储单元区的基底上。非挥发性存储器包括浮置栅极晶体管、晶体管、自对准阻障层(Self Alignment Barrier,SAB)、拉伸层以及接触蚀刻终止层。浮置栅极晶体管设置于存储单元区。晶体管设置于周边电路区。自对准阻障层设置于浮置栅极晶体管的浮置栅极上。拉伸层只设置于浮置栅极上。接触蚀刻终止层覆盖住整个晶体管。
在本发明的一实施例中，上述接触蚀刻终止层还覆盖住浮置栅极晶体管；拉伸层设置于接触蚀刻终止层与自对准阻障层之间，且完全地环绕浮置栅极。
在本发明的一实施例中，上述拉伸层设置于自对准阻障层上，且部分地环绕浮置栅极。
在本发明的一实施例中，上述接触蚀刻终止层还覆盖浮置栅极晶体管；拉伸层设置于浮置栅极与自对准阻障层之间，且完全地环绕浮置栅极；以及衬层设置于拉伸层与浮置栅极之间。
在本发明的一实施例中，上述非挥发性存储器还包括：选择栅极晶体管设置于存储单元区，串接浮置栅极晶体管；以及接触蚀刻终止层(contact etching stop layer)，覆盖住整个选择栅极晶体管。
在本发明的一实施例中，上述接触蚀刻终止层还覆盖浮置栅极晶体管；拉伸层设置于接触蚀刻终止层与自对准阻障层之间，且完全地环绕浮置栅极。
在本发明的一实施例中，上述拉伸层设置于自对准阻障层上，且部分地环绕浮置栅极。
在本发明的一实施例中，上述接触蚀刻终止层还覆盖浮置栅极晶体管；拉伸层设置于浮置栅极与自对准阻障层之间，且完全地环绕浮置栅极；以及衬层设置于拉伸层与浮置栅极之间。
在本发明的一实施例中，上述晶体管为核心金属氧化物半导体(core MOS)晶体管或输入输出金属氧化物半导体(I/O MOS)晶体管。
在本发明的一实施例中，上述拉伸层的材质为富氮氮化硅(nitrogen richsilicon nitride)。
在本发明的一实施例中，上述自对准阻障层的材质为氧化硅。
本发明的非挥发性存储器，设置于包括周边电路区与存储单元区的基底上。非挥发性存储器包括浮置栅极晶体管、晶体管、自对准阻障层、接触蚀刻终止层。浮置栅极晶体管设置于存储单元区。晶体管设置于周边电路区。自对准阻障层设置于浮置栅极晶体管的浮置栅极上；以及接触蚀刻终止层覆盖住整个晶体管，并暴露出浮置栅极上的自对准阻障层。
在本发明的一实施例中，上述非挥发性存储器还包括：选择栅极晶体管设置于存储单元区，串接浮置栅极晶体管；以及接触蚀刻终止层，覆盖住整个选择栅极晶体管。
在本发明的一实施例中，上述该自对准阻障层的材质为氧化硅。
在本发明的一实施例中，上述该晶体管为核心金属氧化物半导体(core MOS)晶体管或输入输出金属氧化物半导体(I/O MOS)晶体管。
在本发明的非挥发性存储器中，对应自对准阻障层与接触蚀刻终止层，而在浮置栅极上设置拉伸层或者移除浮置栅极上的接触蚀刻终止层，由此可以在不影响周边电路区的晶体管以及存储单元区的选择晶体管的效能的情况下，提高浮置栅极晶体管的维持效能。其中此拉伸层(较少电子陷入于其中的膜层)可以发挥阻障层的功效，隔离浮置栅极以避免因接触蚀刻终止层所造成的低开启电流的影响。移除浮置栅极上的接触蚀刻终止层，可以减少电荷损失。并且可以维持周边电路区的晶体管以及存储单元区的选择晶体管的效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明的一优选实施例的非挥发性存储器的剖视图；
图2为本发明的一优选实施例的非挥发性存储器的剖视图；
图3为本发明的一优选实施例的非挥发性存储器的剖视图；
图4为本发明的一优选实施例的非挥发性存储器的剖视图。
符号说明
100：基底
102：存储单元区
104：周边电路区
106：浮置栅极晶体管
108：选择栅极晶体管
110：晶体管
112：自对准阻障层
114、114a、114b：拉伸层
116、116a、116b：接触蚀刻终止层
118：浮置栅极
120：穿隧介电层
122、124、132、140、142：掺杂区
126、134、144：间隙壁
128：选择栅极
130：选择栅极介电层
136：栅极
138：栅极介电层
具体实施方式
图1为本发明的一优选实施例的非挥发性存储器的剖视图。请参照图1，本发明的非挥发性存储器设置于基底100上。基底100例如为硅基底。基底100具有存储单元区102与周边电路区104。
非挥发性存储器包括浮置栅极晶体管106、选择栅极晶体管108、晶体管110、自对准阻障层112、拉伸层114、接触蚀刻终止层116。
浮置栅极晶体管106设置于存储单元区102。浮置栅极晶体管106包括：浮置栅极118、穿隧介电层120、掺杂区122与掺杂区124。浮置栅极118例如设置于基底100上。浮置栅极118的材质例如是多晶硅。穿隧介电层120例如设置于浮置栅极118与基底100之间。穿隧介电层120的材质例如是氧化硅。掺杂区122与掺杂区124，分别设置于浮置栅极118两侧的基底100中。在浮置栅极118的侧壁上也可以设置有间隙壁126，间隙壁126的材质例如是氧化硅或氮化硅。
选择晶体管108设置于存储单元区102，并串接浮置栅极晶体管106。选择晶体管108包括：选择栅极128、选择栅极介电层130、掺杂区124与掺杂区132。选择栅极128例如设置于基底100上。选择栅极介电层130例如设置于选择栅极128与基底100之间。选择栅极介电层130的材质例如是氧化硅或其它可以形成栅极氧化层的绝缘层(如高介电值的氧化层如HfO2、Al2O3等)。穿隧介电层120与选择栅极介电层130的厚度例如是相同或不同。掺杂区124与掺杂区132分别设置于选择栅极128两侧的基底100中，其中浮置栅极晶体管106、选择晶体管108共用掺杂区124。在选择栅极128的侧壁上也可以设置有间隙壁134，间隙壁134的材质例如是氧化硅或氮化硅。
晶体管110设置于周边电路区104。晶体管110包括：栅极136、栅极介电层138、掺杂区140与掺杂区142。栅极136例如设置于基底100上。栅极介电层138例如设置于栅极136与基底100之间。栅极介电层138的材质例如是氧化硅或其它可以形成栅极氧化层的绝缘层(如高介电值的氧化层如HfO2、Al2O3等)。掺杂区140与掺杂区142分别设置于栅极136两侧的基底100中。在栅极136的侧壁上也可以设置有间隙壁144，间隙壁144的材质例如是氧化硅或氮化硅。
晶体管110例如是输入输出金属氧化物半导体(I/O MOS)晶体管或核心金属氧化物半导体(core MOS)晶体管。以40纳米制作工艺为例，当晶体管110为核心金属氧化物半导体(core MOS)晶体管时，则栅极介电层138的厚度例如是当晶体管110为输入输出金属氧化物半导体(I/O MOS)晶体管时，则栅极介电层138的厚度例如是
浮置栅极晶体管106、选择栅极晶体管108以及晶体管110可为N型晶体管或P型晶体管的其中之一。
自对准阻障层112设置于浮置栅极晶体管106的浮置栅极118上。自对准阻障层112的材质例如是氧化硅。自对准阻障层112包覆浮置栅极118。
接触蚀刻终止层116覆盖住整个晶体管110与整个选择晶体管108，接触蚀刻终止层116还覆盖住浮置栅极晶体管106。接触蚀刻终止层116的材质例如是氮化硅。
拉伸层(tensile layer)114只设置于浮置栅极118上。在本发明中，拉伸层114是指使较少电子陷入于其中的膜层。亦即，拉伸层114的材质为较不易使电子陷入于其中的材质，例如富氮氮化硅(nitrogen rich silicon nitride)，其中拉伸层其材质的折射率小于2(Refractive index<2)。
拉伸层114设置于接触蚀刻终止层116与自对准阻障层112之间，且完全地环绕浮置栅极118。此拉伸层114可以发挥阻障层的功效，隔离浮置栅极118以避免因接触蚀刻终止层116所造成的低开启电流(Low On Current)的影响。
本发明的非挥发性存储器中，由于在接触蚀刻终止层116与浮置栅极118之间设置了拉伸层114。而晶体管110与选择晶体管108上则不设置拉伸层114，因此可以在不影响周边电路区104的晶体管110以及存储单元区102的选择晶体管108的效能的情况下，提高浮置栅极晶体管106的维持效能(retention performance)。而且，通过设置了拉伸层114，也可以减少自对准阻障层112的厚度。
图1所示的非挥发性存储器的制作流程如下：在浮置栅极晶体管106、选择晶体管108以及晶体管110完成后，在基底100上形成一层介电材料层。接着，图案化介电材料层，只留下浮置栅极晶体管106上的介电材料层，而形成自对准阻障层112。再于基底100上形成一层拉伸材料层，以用于形成自对准阻障层112的光掩模来图案化拉伸材料层，而形成拉伸层114。之后，在基底100上形成接触蚀刻终止层116。由于不需要额外的光掩模来形成拉伸层114，因此可以与现有制作工艺整合在一起，而不会影响到周边元件的效能。
在上述实施例中，以在存储单元区102具有浮置栅极晶体管106、选择栅极晶体管108为例做说明。当然本发明也可以适用于存储单元区102只设置有浮置栅极晶体管106的例子。
图2为本发明的一优选实施例的非挥发性存储器的剖视图。在本实施例中，构件与图1所示的非挥发性存储器相同者，给予相同的符号，并省略其说明。
图2所示的非挥发性存储器与图1所示的非挥发性存储器不同点在于拉伸层、接触蚀刻终止层的设置位置不同。
如图2所示，接触蚀刻终止层116a只覆盖住整个晶体管110与整个选择晶体管108。但是接触蚀刻终止层116a未覆盖住浮置栅极118，而将自对准阻障层112暴露出来。接触蚀刻终止层116a的材质例如是氮化硅。
拉伸层114a设置于自对准阻障层112上，且部分地环绕浮置栅极118。拉伸层114a是指使较少电子陷入于其中的膜层。亦即，拉伸层114a的材质为较不易使电子陷入于其中的材质，例如富氮氮化硅(nitrogen rich silicon nitride)，其中拉伸层其材质的折射率小于2(Refractive index<2)。
本发明的非挥发性存储器中，浮置栅极118上没有覆盖接触蚀刻终止层116a且覆盖有拉伸层114a，而可以避免因接触蚀刻终止层116a所造成的低开启电流(Low OnCurrent)的影响。晶体管110与选择晶体管108上则不设置拉伸层114a，因此可以在不影响周边电路区104的晶体管110以及存储单元区102的选择晶体管108的效能的情况下，提高浮置栅极晶体管106的维持效能(retention performance)。而且，若设置了拉伸层114a，也可以减少自对准阻障层112的厚度。
图2所示的非挥发性存储器的制作流程如下：在浮置栅极晶体管106、选择晶体管108以及晶体管110完成后，在基底100上形成一层介电材料层。接着，图案化介电材料层，只留下浮置栅极晶体管106上的介电材料层，而形成自对准阻障层112。在基底100上形成一层接触蚀刻终止材料层。以用于形成自对准阻障层112的光掩模来图案化接触蚀刻终止材料层(只移除自对准阻障层112上的接触蚀刻终止材料层)，而形成接触蚀刻终止层116a。再于基底100上形成一层拉伸材料层，以用于形成自对准阻障层112的光掩模来图案化拉伸材料层(使用不同的光阻特性，只留下自对准阻障层112上的拉伸材料层)，而形成拉伸层114a。由于不需要额外的光掩模来形成接触蚀刻终止层116a、拉伸层114a，因此可以与现有制作工艺整合在一起，而不会影响到周边元件的效能。
图3为本发明的一优选实施例的非挥发性存储器的剖视图。在本实施例中，构件与图1所示的非挥发性存储器相同者，给予相同的符号，并省略其说明。
图3所示的非挥发性存储器与图1所示的非挥发性存储器不同点在于自对准阻障层、拉伸层、接触蚀刻终止层的设置位置不同。
如图3所示，浮置栅极118的侧壁上未设置有间隙壁。
自对准阻障层(Self Alignment Barrier,SAB)112设置于浮置栅极晶体管106的浮置栅极118上。自对准阻障层112的材质例如是氧化硅。自对准阻障层112包覆浮置栅极118。
接触蚀刻终止层116覆盖住整个晶体管110与整个选择晶体管108，且接触蚀刻终止层116还覆盖住浮置栅极晶体管106。接触蚀刻终止层116的材质例如是氮化硅。
拉伸层(tensile layer)114b只设置于浮置栅极118上。在本发明中，拉伸层114b是指使较少电子陷入于其中的膜层。亦即，拉伸层114b的材质为较不易使电子陷入于其中的材质，例如富氮氮化硅(nitrogen rich silicon nitride)，其中拉伸层其材质的折射率小于2(Refractive index<2)。
拉伸层114b设置于浮置栅极118与自对准阻障层112之间，且完全地环绕浮置栅极118。在拉伸层114b与浮置栅极118之间更设置有衬层146。此拉伸层114b可以发挥阻障层的功效，隔离浮置栅极118以避免因接触蚀刻终止层116所造成的低开启电流(Low OnCurrent)的影响。
本发明的非挥发性存储器中，由于在浮置栅极118与自对准阻障层112之间设置了拉伸层114b。而晶体管110与选择晶体管108上则不设置拉伸层114b，因此可以在不影响周边电路区104的晶体管110以及存储单元区102的选择晶体管108的效能的情况下，提高浮置栅极晶体管106的维持效能(retention performance)。而且，通过设置了拉伸层114b，也可以减少自对准阻障层112的厚度。
图3所示的非挥发性存储器的制作流程如下：在浮置栅极118、选择栅极128以及栅极136完成后，在基底100上依序形成一层衬垫材料层与一层拉伸材料层。接着，以用于形成浮置栅极的光掩模来图案化衬垫材料层与拉伸材料层，只留下位于浮置栅极118上的衬层146与拉伸层114b。在基底100上形成一层介电材料层。接着，图案化介电材料层，只留下浮置栅极晶体管106上的介电材料层，而形成自对准阻障层112。再于基底100上形成接触蚀刻终止层116。同样的可以与现有制作工艺整合在一起，而不会影响到周边元件的效能。
图4为本发明的一优选实施例的非挥发性存储器的剖视图。在本实施例中，构件与图1所示的非挥发性存储器相同者，给予相同的符号，并省略其说明。
图4所示的非挥发性存储器与图1所示的非挥发性存储器不同点在于没有设置拉伸层、且触蚀刻终止层的设置位置不同。
如图4所示，接触蚀刻终止层116覆盖住整个晶体管110与整个选择晶体管108。但是接触蚀刻终止层116b未覆盖于浮置栅极118上方，并暴露出浮置栅极118上的自对准阻障层112。
本发明的非挥发性存储器中，浮置栅极118上没有覆盖接触蚀刻终止层116b，可以减少电荷损失，并避免因接触蚀刻终止层116b所造成的低开启电流(Low On Current)的影响，提高浮置栅极晶体管106的维持效能(retention performance)。
图4所示的非挥发性存储器的制作流程如下：在浮置栅极晶体管106、选择晶体管108以及晶体管110完成后，在基底100上形成一层介电材料层。接着，图案化介电材料层，只留下浮置栅极晶体管106上的介电材料层，而形成自对准阻障层112。在基底100上形成一层接触蚀刻终止材料层。以用于形成自对准阻障层112的光掩模来图案化的接触蚀刻终止材料层(使用不同的光阻特性，只移除自对准阻障层112上的接触蚀刻终止材料层)，而形成接触蚀刻终止层116b。由于不需要额外的光掩模来形成接触蚀刻终止层116b，因此可以与现有制作工艺整合在一起，而不会影响到周边元件的效能。
综上所述，在本发明的非挥发性存储器中，对应自对准阻障层与接触蚀刻终止层，而在浮置栅极上设置拉伸层或者移除浮置栅极上的接触蚀刻终止层，由此可以在不影响周边电路区的晶体管以及存储单元区的选择晶体管的效能的情况下，提高浮置栅极晶体管的维持效能。其中此拉伸层(较少电子陷入于其中的膜层)可以发挥阻障层的功效，隔离浮置栅极以避免因接触蚀刻终止层所造成的低开启电流的影响。移除浮置栅极上的接触蚀刻终止层，可以减少电荷损失。并且可以维持周边电路区的晶体管以及存储单元区的选择晶体管的效能。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (7)
1.一种非挥发性存储器，设置于包括一周边电路区与一存储单元区的一基底上，包括：
浮置栅极晶体管，设置于该存储单元区；
晶体管，设置于该周边电路区；
自对准阻障层，设置于该浮置栅极晶体管的一浮置栅极上；
拉伸层，只设置于该浮置栅极上，并位于该浮置栅极与该自对准阻障层之间，且完全地环绕该浮置栅极，其中该拉伸层的材质为富氮氮化硅；
接触蚀刻终止层，覆盖住整个该晶体管，其中该接触蚀刻终止层还覆盖该浮置栅极晶体管；以及
衬层，设置于该拉伸层与该浮置栅极之间。
2.如权利要求1所述的非挥发性存储器，还包括：
选择晶体管，设置于该存储单元区，串接该浮置栅极晶体管；以及
该接触蚀刻终止层，覆盖住整个该选择晶体管。
3.如权利要求2所述的非挥发性存储器，其中该接触蚀刻终止层还覆盖该浮置栅极晶体管；
该拉伸层，设置于该接触蚀刻终止层与该自对准阻障层之间，且完全地环绕该浮置栅极。
4.如权利要求2所述的非挥发性存储器，其中该拉伸层设置于该自对准阻障层上，且部分地环绕该浮置栅极。
5.如权利要求2所述的非挥发性存储器，其中该接触蚀刻终止层还覆盖该浮置栅极晶体管；
该拉伸层，设置于该浮置栅极与该自对准阻障层之间，且完全地环绕该浮置栅极；以及
衬层，设置于该拉伸层与该浮置栅极之间。
6.如权利要求1所述的非挥发性存储器，其中该晶体管为核心金属氧化物半导体晶体管或输入输出金属氧化物半导体晶体管。
7.如权利要求1所述的非挥发性存储器，其中该自对准阻障层的材质为氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410612033.1A CN105633086B (zh) | 2014-11-03 | 2014-11-03 | 非挥发性存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410612033.1A CN105633086B (zh) | 2014-11-03 | 2014-11-03 | 非挥发性存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633086A CN105633086A (zh) | 2016-06-01 |
| CN105633086B true CN105633086B (zh) | 2019-05-24 |
Family
ID=56047841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410612033.1A Active CN105633086B (zh) | 2014-11-03 | 2014-11-03 | 非挥发性存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633086B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257026A (zh) * | 2007-03-02 | 2008-09-03 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4901325B2 (ja) * | 2006-06-22 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US20120086068A1 (en) * | 2010-10-06 | 2012-04-12 | Synopsys Inc. | Method for depositing a dielectric onto a floating gate for strained semiconductor devices |
-
2014
- 2014-11-03 CN CN201410612033.1A patent/CN105633086B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257026A (zh) * | 2007-03-02 | 2008-09-03 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105633086A (zh) | 2016-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE49375E1 (en) | Field effect transistor having fin base and at least one fin protruding from fin base | |
| US9780297B2 (en) | Electronic device having a variable resistance element with a protection layer and method for fabricating the same | |
| CN105826242B (zh) | 半导体结构及其形成方法 | |
| US9508921B2 (en) | Electronic device and method for fabricating the same | |
| US9747964B2 (en) | Electronic devices having semiconductor memory units and method of fabricating the same | |
| CN102473596B (zh) | 高击穿电压嵌入式mim电容器结构 | |
| US10120799B2 (en) | Electronic device and method for fabricating the same | |
| TWI666732B (zh) | 半導體結構及系統晶片（ＳｏＣ）積體電路及其製造方法 | |
| KR20150130270A (ko) | 하드마스크 층들을 이용한 나노 와이어 트랜지스터 제조 | |
| US20160247856A1 (en) | Electronic device having buried gate and method for fabricating the same | |
| CN106206271B (zh) | 半导体结构的形成方法 | |
| JP2017509149A (ja) | ３次元ｎａｎｄメモリ構造体におけるトンネル酸化物層形成の方法および関連するデバイス | |
| CN106972021A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US20170194554A1 (en) | Electronic device | |
| TW201519485A (zh) | 電阻式記憶體及其製造方法 | |
| US10333060B2 (en) | Electronic device and method for fabricating the same | |
| US20160181316A1 (en) | Electronic device and method for fabricating the same | |
| US9142454B1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN105633086B (zh) | 非挥发性存储器 | |
| CN109216273A (zh) | 半导体结构及其制造方法 | |
| CN109461739A (zh) | 一种改善sonos存储器之多晶硅薄膜沉积特性的方法 | |
| KR101525498B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| CN112670287A (zh) | 存储器结构及其形成方法 | |
| US9786674B2 (en) | Discrete storage element formation for thin-film storage device | |
| CN106158826B (zh) | 半导体器件制作方法、半导体器件及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |