CN105632921A - 自对准接触制造方法 - Google Patents

自对准接触制造方法 Download PDF

Info

Publication number
CN105632921A
CN105632921A CN201410584842.6A CN201410584842A CN105632921A CN 105632921 A CN105632921 A CN 105632921A CN 201410584842 A CN201410584842 A CN 201410584842A CN 105632921 A CN105632921 A CN 105632921A
Authority
CN
China
Prior art keywords
dielectric layer
interlayer dielectric
grid
etching
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410584842.6A
Other languages
English (en)
Other versions
CN105632921B (zh
Inventor
秦长亮
殷华湘
李俊峰
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Micro Investment Management Co ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410584842.6A priority Critical patent/CN105632921B/zh
Publication of CN105632921A publication Critical patent/CN105632921A/zh
Application granted granted Critical
Publication of CN105632921B publication Critical patent/CN105632921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种自对准接触制造方法,包括:在衬底上的第一层间介质层中形成栅极开口;在栅极开口中形成金属栅极;在金属栅极以及第一层间介质层上形成第二层间介质层;在第二层间介质层上形成位于金属栅极上方的掩模图形;以掩模图形为掩模,依次刻蚀第二层间介质层和第一层间介质层,直至暴露衬底,形成自对准的源漏接触孔。依照本发明的自对准接触制造方法,不对金属栅极凹陷而是直接在其顶部形成保护层,能有效适当放宽关键尺寸和重叠大小的限制,提高了对工艺波动的稳定性和器件可靠性,降低了制造成本和工艺难度。

Description

自对准接触制造方法
技术领域
本发明涉及一种半导体器件制造方法,特别是涉及一种自对准接触制造方法。
背景技术
MOSFET器件等比例缩减至45nm之后,器件需要高介电常数(高k)作为栅极绝缘层以及金属作为栅极导电层的堆叠结构以抑制由于多晶硅栅极耗尽问题带来的高栅极泄漏以及栅极电容减小。为了更有效控制栅极堆叠的形貌(profile),业界目前普遍采用后栅工艺,也即通常先在衬底上沉积多晶硅等材质的假栅极,沉积层间介质层(ILD)之后去除假栅极,随后在留下的栅极沟槽中填充高k/金属栅(HK/MG)膜层的堆叠。之后,刻蚀ILD形成暴露源漏区的接触孔,在接触孔中沉积金属材质形成接触插塞(plug),完成源漏互连。
然而,随着器件集成度提高,器件特征尺寸持续缩减,栅极长度与源漏区的尺寸都在等比例缩减。当源漏区的尺寸较小例如亚20nm时,将会给接触(contact)工艺带来巨大挑战。这主要体现在对光刻的关键尺寸(CD)以及重叠(overlay)有较高的要求。例如,为了降低接触本身的串联电阻,要求接触孔尺寸大体与源漏区尺寸接近。如果接触孔尺寸明显小于源漏区(特别是重掺杂源漏区SD)的尺寸,这对于光刻的关键尺寸要求较高,同时较小尺寸的接触孔本身串联电阻将较大。此外,由于接触孔与栅极之间距离减小,对接触孔光刻的重叠性要求较高。如果重叠较大会造成接触与栅极之间的短路。
为了解决这种问题,需要一种对光刻CD和overlay要求相对较低的工艺。目前业界已经提出了自对准接触(SAC)工艺以及其他类似SAC工艺意图解决上述问题。
通常,SAC工艺包括后栅工艺中的假栅极堆叠图形化、形成源漏区、沉积ILD并移除假栅极堆叠形成栅极开口、在栅极开口中沉积栅极介质层以及双层金属栅极导电层。随后为了使得源漏接触能自对准的形成,采用回刻(etch--back)或者CMP工艺对金属栅极顶部进行凹陷处理,因为金属栅极两侧为栅极侧墙(通常为氮化硅材质)以及ILD,因此可以控制刻蚀工艺参数或者CMP研磨料的组分使其对于金属刻蚀、抛光速率较大,自对准的形成凹陷。在形成的凹陷中填充氮化硅等硬质材料作为顶部绝缘层和刻蚀停止层,并且随后CMP直至暴露ILD。随后,调整工艺参数进行刻蚀,由于金属栅极顶部有氮化硅硬质材质覆盖保护,垂直刻蚀仅针对低k材料、氧化硅等软质材料,去除了金属栅极、侧墙两侧的ILD直至暴露源漏极区域,形成了与栅极两侧源漏区尺寸大致相同的自对准的接触孔。这种工艺对于光刻的CD误差控制以及overlay大小要求均较常规工艺小。
然而如上所述,为了避免光刻偏移较大时接触与栅极之间短路,需要自对准刻蚀栅极内部的金属,然后将刻蚀形成的空洞填充SiN作为绝缘材料并进行CMP。这样就要求栅极做的要足够高,否则回刻、CMP等凹陷工艺将去除大部分金属栅极,导致器件失效。而栅极高度增加,不利于其上方多层互连的小型化,并且提高了在ILD中栅极开口中沉积填充金属层的难度,容易形成气泡、孔洞等缺陷。同时增加了一步CMP,这将会增加工艺难度与工艺成本。
发明内容
由上所述,本发明的目的在于克服上述技术困难,提出一种新自对准接触孔制造方法,能有效适当放宽关键尺寸和重叠大小的限制,提高了对工艺波动的稳定性和器件可靠性,降低了制造成本和工艺难度。
为此,本发明提供了一种自对准接触制造方法,包括:在衬底上的第一层间介质层中形成栅极开口;在栅极开口中形成金属栅极;在金属栅极以及第一层间介质层上形成第二层间介质层;在第二层间介质层上形成位于金属栅极上方的掩模图形;以掩模图形为掩模,依次刻蚀第二层间介质层和第一层间介质层,直至暴露器件的源漏极区域,形成自对准的源漏接触孔。
其中,形成栅极开口的步骤进一步包括:在衬底上形成假栅极堆叠;在假栅极堆叠两侧的衬底中形成源漏极区域;在衬底上形成覆盖了假栅极堆叠的第一层间介质层;平坦化层间介质层直至暴露假栅极堆叠;选择性刻蚀去除假栅极堆叠,在第一层间介质层中留下栅极开口。
其中,栅极开口的侧壁具有栅极侧墙。
其中,第二层间介质层的材料与第一层间介质层的材料不同。
其中,第二层间介质层和/或栅极侧墙的致密性大于第一层间介质层。
其中,第二层间介质层的厚度小于金属栅极的高度。
其中,掩模图形的宽度等于或者接近于栅极侧墙宽度的两倍与金属栅极的宽度之和。
其中,源漏接触孔暴露栅极侧墙。
其中,刻蚀为一步刻蚀或两步刻蚀;或者刻蚀为干法刻蚀、湿法刻蚀及其组合。
其中,掩模图形为光刻胶、氧化硅、或ONO结构。
依照本发明的自对准接触制造方法,不对金属栅极凹陷而是直接在其顶部形成保护层,能有效适当放宽关键尺寸和重叠大小的限制,提高了对工艺波动的稳定性和器件可靠性,降低了制造成本和工艺难度。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1至图4为依照本发明的自对准接触的制造方法各步骤的剖视图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了能有效控制栅极线条精细度的半导体器件制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
以下参照图1~图4各个步骤的示意图,来详细描述本发明的技术方案。
如图1所示,在第一层间介质层中的栅极开口中沉积金属栅极导电层并平坦化,直至露出第一层间介质层。
具体地,先提供衬底1,衬底1依照器件用途需要而合理选择,可包括单晶体硅(Si)、单晶体锗(Ge)、应变硅(StrainedSi)、锗硅(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb),以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑,衬底1优选地为体Si。在形成假栅极绝缘层之前,优选地,采用氟基溶液--诸如稀释HF(dHF)溶液或者稀释缓释刻蚀剂(dBOE)进行短时间的表面清洁,去除假栅极绝缘层与衬底之间可能存在的氧化物,例如氧化硅薄层。
随后,采用CVD工艺,例如LPCVD、PECVD、HDPCVD等,在衬底1上沉积假栅极绝缘层(未示出),其材质可以是氧化硅、高k材料及其组合。高k材料包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物,例如MgO、Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、钙钛矿相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))。假栅极绝缘层的厚度不能太厚,避免影响栅极形貌,优选地为1~5nm。
之后,采用CVD、PVD等常用工艺,例如LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等工艺,形成假栅极层(未示出),其材质可以是多晶硅、非晶硅、SiGe、Si:C、非晶锗、非晶碳等及其组合,优选地为多晶硅、非晶硅。
采用常用的光刻/刻蚀工艺来图案化假栅极层以及假栅极绝缘层,形成假栅极堆叠结构。直接以假栅极堆叠结构为掩模,进行低剂量、低能量的第一次源漏掺杂离子注入,在假栅极堆叠两侧的衬底1中形成轻掺杂的源漏延伸区1L。此外,还可以进行倾斜离子注入,形成晕状源漏掺杂区(Halo区,未示出)。在本发明另一实施例中,可以通过单独的外延生长、或者外延生长与离子掺杂的组合而形成延伸源漏区。此外,在源漏延伸区注入掺杂之前可以形成栅极侧墙以控制LDD结构与沟道区之间的间距,但是也可以不形成栅极侧墙而直接以栅极为掩膜。然而,如果采用外延生长方式在衬底表面上栅极侧墙两侧形成LDD结构,则必须先要在栅极两侧形成侧墙以避免LDD结构与假栅极中的多晶硅、非晶硅、以及SiGe等晶格常数相近的材料生长在一起而破坏器件结构。
在假栅极堆叠结构两侧形成栅极侧墙2,在栅极侧墙2两侧衬底中形成重掺杂的源漏区。采用LPCVD、PECVD、HDPCVD等工艺,在整个器件上沉积例如氮化硅、氮氧化硅、类金刚石无定形碳(DLC)的等较致密、硬度较大的绝缘材料并刻蚀形成栅极侧墙2。以栅极侧墙2为掩模,进行高剂量、高能量的第二次源漏掺杂离子注入,在栅极侧墙2两侧的衬底1重形成重掺杂的源漏区1H。在本发明另一实施例中,通过外延并且同时进行原位掺杂形成重掺杂源漏区,或者先外延生长源漏区然后再执行重掺杂离子注入而形成源漏区1H。优选地,栅极侧墙2可以为多层结构(图中未示出),例如至少包括三层层叠结构,分别为内侧的与假栅极堆叠接触的第一栅极侧墙、第一栅极侧墙外侧的L型(具有纵向的第一部分以及横向的第二部分)的栅极侧墙间隔层、以及栅极侧墙间隔层外侧和之上的第二栅极侧墙(其位于栅极侧墙间隔层的纵向第一部分的外侧,并且位于栅极侧墙间隔层的横向第二部分上)。第一栅极侧墙的材质例如是非晶碳或者氮化硅,可以采用LPCVD、PECVD、HDPCVD工艺形成,并优选LPCVD制作的氮化硅。栅极侧墙间隔层例如是CVD法制备的氧化硅,以便提供与其他相邻层的高刻蚀选择比,从而控制栅极/侧墙的形貌。第二栅极侧墙可以是CVD法制备的氮化硅、类金刚石无定形碳(DLC)、氮氧化硅等等。在本发明一个优选实施例中,侧墙2的宽度优选地大于栅极宽度与源/漏区宽度之差的一半,例如为15nm,这对应于后续自对准接触形成工艺中overlay(也即接触孔侧向偏离的最大尺寸)小于15nm即可,也即接触孔偏移距离小于栅极侧墙2宽度即可避免与金属栅极短路。与之对比的,常规工艺中由于栅极开口与侧墙宽度之和与源漏区宽度相近,因此在精确形成接触孔过程中需要更高条件的overlay限制,例如5nm以下。
在整个器件上通过旋涂、喷涂、丝网印刷、CVD(例如LPCVD)沉积等工艺,形成第一层间介质层3,其材料优选为氧化硅、氮化硅或者其他低k材料。低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。随后,刻蚀去除假栅极层,在ILD3中留下栅极开口。对于硅材质的假栅极层而言,可以采用TMAH湿法腐蚀去除;对于非晶碳材质,可以选用氧等离子体刻蚀,可以有效避免对相邻材料的侵蚀,有助于提高线条精细度;对于其他材料,可以选用氟基或者氯基刻蚀气体的等离子体干法刻蚀或者反应离子刻蚀(RIE)。优选地,刻蚀停止在假栅极绝缘层上,假栅极绝缘层用作界面层而用于在刻蚀过程中保护衬底沟道区表面不受侵蚀,有利于减小沟道表面缺陷、提高器件可靠性。此外,也可以在去除假栅极层之后进一步去除假栅极绝缘层(图中未示出),直至暴露衬底1,并且随后采用化学氧化(例如浸入含10ppm臭氧的去离子水中20s)方法形成超薄(例如小于等于1nm厚度)的氧化硅的界面层,用于减小高k栅介质与衬底之间的界面缺陷。
采用HDPCVD、MOCVD、MBE、ALD、溅射等工艺在ILD3中栅极开口中依次形成栅极介质层4和金属栅极导电层5。栅极介质层4例如是高k材料,包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物,例如MgO、Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、氮氧化物(如HfSiON);钙钛矿相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))。更优选地,在栅极介质层4与衬底1沟道区之间还存在热氧化、化学氧化形成的超薄(例如0..8~1..5nm)氧化硅材质的界面层(未示出)以减小界面态密度。金属栅极导电层5材质可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物,此外还可通过原位掺杂或离子注入掺杂而具有C、F、N、O、B、P、As等元素以调节功函数。优选地,金属栅极导电层5与栅极介质层4之间还优选通过PVD、CVD、ALD等常规方法形成氮化物的阻挡层(未示出),阻挡层材质为MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz,其中M为Ta、Ti、Hf、Zr、Mo、W或其它元素。
优选地,采用CMP工艺对层5、4堆叠进行平坦化处理,直至露出第一ILD3。值得注意的是,本发明附图所示实施例为依照存储器件的单元阵列晶体管的剖视图,因此需要在多个栅极之间形成自对准的多个源漏接触孔,而相邻的晶体管源漏区共用。自然,对于其他结构的器件,可以通过调整栅极侧墙2的厚度以及间距来获得所需的接触孔宽度并且源漏区可以分离。但是优选地,对于特征尺寸小于20nm的高集成度器件而言,优选增宽接触孔的宽度使其接近源漏区的宽度。
如图2所示,在金属栅极导电层5上形成第二ILD6。与低k材料的第一ILD3不同,第二ILD优选采用较致密的无应力氮化硅或者压应力(例如应力大小在600MPa~2GPa之间)氮化硅,其形成工艺例如PECVD、HDPCVD、MBE、ALD、溅射。优选地,第二ILD6的致密性大于第一ILD3的致密性,例如使得后续的源漏孔自对准刻蚀中第二ILD6和/或栅极侧墙5的刻蚀速率小于第一ILD3的刻蚀速率。优选地,ILD6的材质与ILD3的材质的刻蚀选择比大于5:1,并优选大于10:1,以避免后续刻蚀ILD3时对上方ILD6的侧向侵蚀,从而可以提高栅极线条精度,避免栅线断裂或失真扭曲。优选地,ILD6的厚度小于或等于栅极金属层5的高度,例如为层5高度的65%~45%,便于减小后续接触孔填充时深宽比从而提高金属填充率。
如图3所示,在第二ILD6上形成掩模图形7。掩模图形7可以光刻胶图形,例如通过旋涂、喷涂、丝网印刷工艺形成光刻胶层,并随后采用曝光、显影形成了光刻胶的掩模图形7。此外,掩模图形7还可以是与ILD6材质不同的硬掩模,例如LPCVD、PECVD、氧化等方法形成的氧化硅,或者ONO结构(氧化物--氮化物--氧化物堆叠结构),由此可以进一步提高掩模转移的精度。掩模图形7的宽度要大于金属栅极导电层5的宽度。并且具体地,例如掩膜图形7的宽度等于或者接近于栅极侧墙2宽度的两倍与金属栅极5宽度之和,也即层7的宽度=层5宽度+2×侧墙2宽度,其中接近于意味着可以稍大于或者稍小于,例如掩膜图形7的宽度与侧墙2宽度两倍加上栅极5宽度之和之间的差值小于等于3nm并且优选地小于等于1nm。由此,掩模图形7完全覆盖栅极顶部并超过栅极线宽,使得整个工艺的关键尺寸可以允许适当的波动以及合适的overlay,即便当栅极线条偏离或者接触孔偏离时,由于ILD6、栅极侧墙2的绝缘隔离,栅极5也不会与后续接触孔中金属插塞短路。因此,提高了器件可靠性,并且降低了器件成本。
如图4所示,以掩模图形7为掩模,采用各向异性刻蚀工艺,依次刻蚀ILD6和ILD3,直至暴露衬底1中的源漏区1L、1H,形成了接触孔。刻蚀工艺可以是一步刻蚀(当ILD3为与ILD6应力不同的氮化硅时,由于应力不同,刻蚀速率也不同,可以实现较为垂直的刻蚀侧壁)或者两步刻蚀(例如当ILD6与ILD3材质不同,也即ILD6为氮化硅,ILD3为氧化硅或低k材料时),刻蚀工艺可以是干法刻蚀(例如调整碳氟基刻蚀气体的配比以获得不同的刻蚀速率)也可以是湿法刻蚀(例如热磷酸针对氮化硅,HF基腐蚀液针对氧化硅)。由于第二ILD6和栅极侧墙2的联合保护,使得接触孔刻蚀过程中不会侧向侵蚀金属栅极5的顶部和侧壁,由此可以获得精细、可靠性高的栅极线条和源漏接触,提高了器件性能和可靠性。值得注意的是,这种源漏接触孔直接暴露了栅极侧墙2的侧壁,因此称作自对准源漏接触孔,利于减小源漏接触电阻。此后,可以在接触孔形成金属硅化物以降低接触电阻,此后沉积形成Ti、TiN、Ta、TaN等粘附层,最后再在接触孔中填充金属W、Mo等形成接触塞。
依照本发明的自对准接触制造方法,不对金属栅极凹陷而是直接在其顶部形成保护层,能有效适当放宽关键尺寸和重叠大小的限制,提高了对工艺波动的稳定性和器件可靠性,降低了制造成本和工艺难度。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种自对准接触制造方法,包括:
在衬底上的第一层间介质层中形成栅极开口;
在栅极开口中形成金属栅极;
在金属栅极以及第一层间介质层上形成第二层间介质层;
在第二层间介质层上形成位于金属栅极上方的掩模图形;
以掩模图形为掩模,依次刻蚀第二层间介质层和第一层间介质层,直至暴露器件的源漏极区域,形成自对准的源漏接触孔。
2.如权利要求1所述的方法,其中,形成栅极开口的步骤进一步包括:在衬底上形成假栅极堆叠;在假栅极堆叠两侧衬底中形成源漏极;在衬底上形成覆盖了假栅极堆叠的第一层间介质层;平坦化层间介质层直至暴露假栅极堆叠;选择性刻蚀去除假栅极堆叠,在第一层间介质层中留下栅极开口。
3.如权利要求1所述的方法,其中,栅极开口的侧壁具有栅极侧墙。
4.如权利要求1所述的方法,其中,第二层间介质层的材料与第一层间介质层的材料不同。
5.如权利要求1或3所述的方法,其中,第二层间介质层和/或栅极侧墙的致密性大于第一层间介质层。
6.如权利要求1所述的方法,其中,第二层间介质层的厚度小于金属栅极的高度。
7.如权利要求3所述的方法,其中,掩模图形的宽度等于或者接近于栅极侧墙宽度的两倍与金属栅极的宽度之和。
8.如权利要求3所述的方法,其中,源漏接触孔暴露栅极侧墙。
9.如权利要求1所述的方法,其中,刻蚀为一步刻蚀或两步刻蚀;或者刻蚀为干法刻蚀、湿法刻蚀及其组合。
10.如权利要求1所述的方法,其中,掩模图形为光刻胶、氧化硅、或ONO结构。
CN201410584842.6A 2014-10-27 2014-10-27 自对准接触制造方法 Active CN105632921B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410584842.6A CN105632921B (zh) 2014-10-27 2014-10-27 自对准接触制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410584842.6A CN105632921B (zh) 2014-10-27 2014-10-27 自对准接触制造方法

Publications (2)

Publication Number Publication Date
CN105632921A true CN105632921A (zh) 2016-06-01
CN105632921B CN105632921B (zh) 2019-07-02

Family

ID=56047723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410584842.6A Active CN105632921B (zh) 2014-10-27 2014-10-27 自对准接触制造方法

Country Status (1)

Country Link
CN (1) CN105632921B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119477A (zh) * 2018-08-28 2019-01-01 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法
CN113838851A (zh) * 2020-06-24 2021-12-24 中国科学院微电子研究所 半导体结构、其制作方法、半导体存储器及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347361A (zh) * 2010-08-03 2012-02-08 台湾积体电路制造股份有限公司 场效应晶体管及其制造方法
CN102456613A (zh) * 2010-10-29 2012-05-16 中国科学院微电子研究所 一种半导体结构及其制造方法
US20120139062A1 (en) * 2010-12-02 2012-06-07 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-k gate dielectric
US20140209984A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Semiconductor Device With Multi Level Interconnects And Method Of Forming The Same
US20140252427A1 (en) * 2013-03-08 2014-09-11 International Business Machines Corporation Self-aligned Contacts For Replacement Metal Gate Transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347361A (zh) * 2010-08-03 2012-02-08 台湾积体电路制造股份有限公司 场效应晶体管及其制造方法
CN102456613A (zh) * 2010-10-29 2012-05-16 中国科学院微电子研究所 一种半导体结构及其制造方法
US20120139062A1 (en) * 2010-12-02 2012-06-07 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-k gate dielectric
US20140209984A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Semiconductor Device With Multi Level Interconnects And Method Of Forming The Same
US20140252427A1 (en) * 2013-03-08 2014-09-11 International Business Machines Corporation Self-aligned Contacts For Replacement Metal Gate Transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119477A (zh) * 2018-08-28 2019-01-01 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法
CN113838851A (zh) * 2020-06-24 2021-12-24 中国科学院微电子研究所 半导体结构、其制作方法、半导体存储器及电子设备

Also Published As

Publication number Publication date
CN105632921B (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
US11532735B2 (en) Self-aligned epitaxy layer
US11996293B2 (en) Method for metal gate cut and structure thereof
US9704883B2 (en) FETS and methods of forming FETS
US11114347B2 (en) Self-protective layer formed on high-k dielectric layers with different materials
CN103035712B (zh) 半导体器件及其制造方法
CN109841619A (zh) 半导体结构切割工艺和由此形成的结构
CN107492542A (zh) 半导体组件的制造方法
CN101677088A (zh) 半导体装置的制造方法
TW201913760A (zh) 半導體裝置與其製作方法
CN109841681A (zh) 半导体器件的层间介电结构中的衬垫结构
US12033853B2 (en) Semiconductor devices and methods of manufacture
WO2015054913A1 (zh) 一种FinFET结构及其制造方法
CN105244379A (zh) 半导体器件及其制造方法
CN103811543A (zh) 半导体器件及其制造方法
KR20190024635A (ko) 반도체 디바이스를 위한 게이트 구조물
US20230197802A1 (en) Connection between gate and source/drain feature
CN105632921A (zh) 自对准接触制造方法
CN105632906B (zh) 自对准接触制造方法
CN105633004A (zh) 自对准接触制造方法
CN105448985A (zh) 半导体器件及其制造方法
KR102584048B1 (ko) 불균일한 게이트 프로파일을 갖는 반도체 디바이스 구조물
US11557518B2 (en) Gapfill structure and manufacturing methods thereof
US20230363170A1 (en) Memory device and method for forming the same
US20230328998A1 (en) Memory device and forming method thereof
CN103855003B (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220302

Address after: 100010 No. 2 Hutong, Da take lantern, Beijing, Dongcheng District

Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd.

Address before: 100029 No. 3 Beitucheng West Road, Chaoyang District, Beijing

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

TR01 Transfer of patent right