CN105580121B - 薄膜晶体管阵列及其制造方法 - Google Patents

薄膜晶体管阵列及其制造方法 Download PDF

Info

Publication number
CN105580121B
CN105580121B CN201480053259.0A CN201480053259A CN105580121B CN 105580121 B CN105580121 B CN 105580121B CN 201480053259 A CN201480053259 A CN 201480053259A CN 105580121 B CN105580121 B CN 105580121B
Authority
CN
China
Prior art keywords
electrode
tft
thin film
film transistor
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480053259.0A
Other languages
English (en)
Other versions
CN105580121A (zh
Inventor
松原亮平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN105580121A publication Critical patent/CN105580121A/zh
Application granted granted Critical
Publication of CN105580121B publication Critical patent/CN105580121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供使用凹版胶印形成层间绝缘膜图案等开孔图案时、可以在不发生刀片的弯曲或版的缺失的情况下进行图案形成的薄膜晶体管阵列。薄膜晶体管阵列是将下述薄膜晶体管配置为矩阵状、并且使下述栅电极连接于栅极配线、使下述源电极连接于源极配线而成的薄膜晶体管阵列，所述薄膜晶体管具有形成在基板上的栅电极、形成在栅电极上的栅极绝缘层、形成在栅极绝缘层上的源电极及像素电极及漏电极、形成在源电极及漏电极之间的半导体层、按照将源电极、漏电极、半导体层及像素电极的一部分覆盖的方式形成的层间绝缘膜、以及形成在层间绝缘膜上并连接于像素电极的上部像素电极，所述漏电极连接于所述像素电极，其中，层间绝缘膜具有凹部。

Description

薄膜晶体管阵列及其制造方法
技术领域
本发明涉及薄膜晶体管阵列及其制造方法。
背景技术
随着信息技术日新月异的发展，目前利用笔记本电脑或者便携信息终端等的信息的收发频繁地进行。众所周知的事实是在不久的将来，可以不选择场所地获取信息的无处不在的社会即将到来。在这样的社会中，期待更为轻量、薄型的信息终端。
目前半导体材料的主流是硅系，作为制造方法通常使用光刻法。
近年来，使用印刷技术制造电子部件的可印刷电子设备受到关注。可举出以下优点：通过使用印刷技术，相比较于光刻法、装置或制造的成本下降，由于不需要真空或高温，因此可利用塑料基板等。另外，印刷法具有材料利用效率高、因不使用显影或刻蚀工序而废液少等特长，可以说是环境负荷少的工艺。
另一方面，印刷法与光刻法相比、图案精细度或对准精度低的情况较多。特别是在需要数微米以上的厚膜时，多使用丝网印刷，但从糊剂的流动性等观点出发，难以形成高精细图案。
作为比丝网印刷的分辨率更高的印刷方法，可举出凹版胶印(例如专利文献1)。为凹版胶印时，介由硅酮橡皮布进行图案形成，在糊剂从凹版转移至硅酮橡皮布上时，由于溶剂被橡皮布吸收，因此流动性变差，因而分辨率提高。
但是，层间绝缘膜图案那样的图案形成区域比非形成区域宽时，被硅酮橡皮布吸收的溶剂量也增加，至流动性降低的时间会发生变化或者因橡皮布的溶胀会导致对准精度下降。另外，形成上述层间绝缘膜图案那样的开孔图案时，由于要用刀片对形成有与孔相对应的柱的凹版进行刮除，因此有版与刀片的接触点少而刀片弯曲、或者刀片接触于不连续的柱时柱发生缺失等顾虑。
现有技术文献
专利文献
专利文献1：日本特开2011-37999号公报
发明内容
发明要解决的技术问题
鉴于上述事实，本发明对图案形状或版形状进行了深入研究，结果发现了即便是在使用凹版胶印形成层间绝缘膜图案那样的开孔图案时也可以在不发生刀片的弯曲或版的缺失的情况下进行图案形成的手法。
用于解决技术问题的方法
用于解决上述技术问题的第1发明为一种薄膜晶体管阵列，其是将下述薄膜晶体管配置为矩阵状、并且使下述栅电极连接于栅极配线、使下述源电极连接于源极配线而成的薄膜晶体管阵列，所述薄膜晶体管具有形成在基板上的栅电极、形成在所述栅电极上的栅极绝缘层、形成在所述栅极绝缘层上的源电极及像素电极及漏电极、形成在所述源电极及所述漏电极之间的半导体层、按照将源电极、漏电极、半导体层及像素电极的一部分覆盖的方式形成的层间绝缘膜、以及形成在层间绝缘膜上并连接于像素电极的上部像素电极，所述漏电极连接于所述像素电极，其中，所述层间绝缘膜具有凹部。
另外，第2发明中，所述凹部贯穿至下层。
另外，第3发明中，所述凹部为条纹状。
另外，第4发明中，条纹状的所述凹部与源极配线平行。
另外，第5发明中，所述凹部为格子状。
另外，第6发明中，所述上部像素电极形成在所述层间绝缘膜的条纹状的所述凹部的内侧。
另外，第7发明中，所述上部像素电极形成在所述层间绝缘膜的格子状的所述凹部的内侧。
另外，第8发明中，所述半导体层为平行于所述源极配线的条纹形状。
另外，第9发明为所述薄膜晶体管阵列的制造方法，其中，所述层间绝缘膜利用凹版胶印法形成。
发明效果
如以上说明的那样，根据本发明，通过将层间绝缘膜的图案形状或凹版胶印中使用的版形状最优化，可以减少因刀片弯曲或版缺失所导致的图案形成不良。
第1发明的效果为例如利用凹版胶印形成层间绝缘膜时，所使用的凹版除了孔部以外也可设置凸部，进而能够减少刀片的弯曲或版的缺失。
第2发明的效果为例如利用凹版胶印形成层间绝缘膜时，能够设置与所用凹版的孔部相同高度的凸部，进而能够减少刀片的弯曲或版的缺失。
第3发明的效果为例如利用凹版胶印形成层间绝缘膜时，通过对应于凹部的凹版的凸部在刮除方向上连续，能够减少刀片的弯曲或版的缺失。
第4发明的效果是通过凹部平行于源极配线，由于凹部与源极配线没有相交，因此源极配线全部被层间绝缘膜覆盖，例如在驱动显示器时能够缓和源极配线对显示所造成的影响。
第5发明的效果是通过凹部为格子状，对应于凹部的凹版的凸部也为格子状，不管印刷方向如何，凸部在刮除方向上都是连续的，可以减少刀片的弯曲或版的缺失。
第6发明的效果是通过将上部像素电极形成在条纹状凹部的内侧，可以防止源极配线与上部像素电极的短路。另外，当凹部平行于源极配线时，即便在凹部上形成上部像素电极也不会与源极配线发生短路，但考虑到特别利用印刷法形成上部像素电极的情况，在不同膜厚的表面上形成上部像素电极时认为会因糊剂的流动等而使图案精度变差等，因此上部像素电极优选与凹部不重叠。
第7发明的效果是通过将上部像素电极形成在格子状凹部的内侧，可以防止源极配线与上部像素电极的短路。另外，例如当源极配线被密封层等覆盖时不会与源极配线发生短路，但考虑到特别利用印刷法形成上部像素电极的情况，在不同膜厚的表面上形成上部像素电极时认为会因糊剂的流动等而使图案精度变差等，因此上部像素电极优选与凹部不重叠。
第8发明的效果是通过半导体层是平行于源极配线的条纹形状，在特别利用印刷法形成半导体层时，能够以高生产量、对准精度也高地制造薄膜晶体管，且可制造晶体管元件间的不均小、开关比高的薄膜晶体管。另外，当为垂直于源极配线的条纹形状时，相邻的源极配线通过半导体层而连接，因此例如驱动显示器时，当对相邻的源极配线施加不同的电位时会流过电流，因而不优选。
第9发明的效果是通过利用凹版胶印形成层间绝缘膜，可以以高生产量、廉价地制造膜较厚且微细的孔部。
附图说明
图1为表示示出本发明实施方式之一例的第1薄膜晶体管阵列的概略构成的俯视图。
图2为对于图1的1个像素份显示详细构成的俯视图。
图3为图2的a-b间的截面示意图。
图4为凹版胶印用版的概略示意图。
图5为图4的c-d间的截面示意图。
图6表示示出本发明实施方式之一例的第2薄膜晶体管阵列的概略构成的俯视图。
图7为对于图6的1个像素份显示详细构成的俯视图。
图8为图7的e-f间的截面示意图。
具体实施方式
本实施方式的薄膜晶体管阵列是将下述薄膜晶体管配置为矩阵状、并且使下述栅电极连接于栅极配线、使下述源电极连接于源极配线而成的薄膜晶体管阵列，所述薄膜晶体管具有形成在基板上的栅电极、形成在所述栅电极上的栅极绝缘层、形成在所述栅极绝缘层上的源电极及像素电极及漏电极、在所述源电极及所述漏电极之间例如按照平行于源极配线伸长的方式形成的半导体层、按照将源电极、漏电极、半导体层及像素电极的一部分覆盖的方式形成的层间绝缘膜、以及形成在层间绝缘膜上并连接于像素电极的上部像素电极，所述漏电极连接于所述像素电极。另外，所述层间绝缘膜在薄膜晶体管间的边界区域的至少一部分上具有减厚成薄膜状的部分、或者具有贯穿至下层的开口部。该减厚成薄膜状的部分和该开口部分别构成层间绝缘膜的凹部。上部像素电极在薄膜晶体管阵列的俯视图中如后述相邻的条纹状凹部之间的区域或者后述格子状的凹部所包围的区域那样，可以形成在凹部的内侧。
本发明的实施方式中，作为绝缘性的基板优选使用挠性的基板。作为通常使用的材料，例如可举出聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯等塑料材料。石英等玻璃基板或硅晶片等也可作为绝缘性的基板使用，但考虑到薄型化、轻量化、挠性化时，优选塑料基板。另外，考虑到各制造工艺中使用的温度等时，作为基板优选使用PEN或聚酰亚胺等。
本发明的实施方式中，作为电极材料使用的材料并无特别限定，通常使用的材料有金、铂、镍、铟锡氧化物等金属或氧化物的薄膜、或者分散有聚(乙撑二氧噻吩)/聚苯乙烯磺酸盐(PEDOT/PSS)或聚苯胺等导电性高分子或者金、银、镍等金属胶体粒子的溶液、或者使用银等金属粒子作为导电材料的厚膜糊剂等。另外，作为电极的形成方法并无特别限定，可以是蒸镀或溅射等干式成膜法。但是，考虑到挠性化、低成本化等时，优选利用丝网印刷、反式胶版印刷、凸版印刷、喷墨法等湿式成膜法形成。
本发明的实施方式中，作为栅极绝缘膜使用的材料并无特别限定，通常使用的材料有聚乙烯基苯酚、聚甲基丙烯酸甲酯、聚酰亚胺、聚乙烯醇、环氧树脂等的高分子溶液、分散有氧化铝或氧化硅凝胶等粒子的溶液等。另外，还可使用PET或PEN、PES等薄膜作为栅极绝缘膜。
本发明的实施方式中，作为半导体层使用的材料并无特别限定，通常使用的材料可以使用聚噻吩、聚烯丙基胺、芴联二噻吩共聚物和它们的衍生物等高分子系有机半导体材料、以及并五苯、并四苯、铜酞菁、苝和它们的衍生物等低分子系有机半导体材料。但是，考虑到低成本化、挠性化、大面积化时，优选使用可应用印刷法的有机半导体材料。另外，碳纳米管或富勒烯等碳化合物或者半导体纳米粒子分散液等也可作为半导体材料使用。作为形成有机半导体层的印刷方法，可以使用凹版印刷、胶版印刷、丝网印刷和喷墨法等公知的方法。一般来说，上述有机半导体材料由于在溶剂中的溶解度低，因此优选使用适于低粘度溶液印刷的凸版印刷、反式胶版印刷、喷墨法、分配器。特别是凸版印刷由于印刷时间短、油墨使用量少，因此最为优选，且适于条纹形状的印刷。通过使半导体层形成条纹形状，由网纹的凹凸导致的膜厚不均的分布在条纹形状内被平均化、半导体层的膜厚变为恒定，可以使TFT特性均匀化。
本发明的实施方式中，作为层间绝缘膜材料使用的材料并无特别限定，通常使用的材料可举出丙烯酸树脂、环氧树脂、有机-无机混合树脂等。另外，作为形成方法，除了丝网印刷或凹版印刷、凹版胶印等各种印刷方法之外，还可举出利用光刻法的形成方法，但从低成本化或大面积化的观点出发，优选印刷方法，最优选是能够形成膜较厚且微细的图案的凹版胶印法。
本发明的实施方式中，作为上部像素电极材料使用的材料并无特别限定，通常使用的材料有金、铂、镍、铟锡氧化物等金属或氧化物的薄膜、或者分散有聚(乙撑二氧噻吩)/聚苯乙烯磺酸盐(PEDOT/PSS)或聚苯胺等导电性高分子或者金、银、镍等金属胶体粒子的溶液、或者使用银等金属粒子作为导电材料的厚膜糊剂等。另外，作为电极的形成方法并无特别限定，可以是蒸镀或溅射等干式成膜法。但是，考虑到挠性化、低成本化等时，优选利用丝网印刷、凹版胶印、反式胶版印刷、凸版印刷、喷墨法等湿式成膜法形成，考虑到填孔等时，优选丝网印刷或凹版胶印。另外，上部像素电极优选具有遮光性，通过将通道部覆盖，可以防止因光导致的晶体管的误操作。进而，上部像素电极优选将源极配线的上部的一部分覆盖，由此在例如驱动显示器时可以缓和源极配线对显示造成的影响。
另外，本发明的薄膜晶体管阵列上还可根据需要形成密封层或阻气层、平坦化膜等。特别是作为半导体层使用有机半导体材料时，根据层间绝缘膜材料不同，有时半导体层会因溶剂等而受到损伤，因而优选设置密封层。
另外，薄膜晶体管阵列中，源极、漏极的称呼是为了方便，也可反过来称呼。本发明中将连接于源极配线的电极称作源电极、将连接于像素电极的电极称作漏电极。
以下根据实施例进行说明。
实施例1
对实施例1进行说明。本实施例中示出图1(俯视图)、图2(1个像素份的放大俯视图)和图3(图2的a-b间的截面图)所示的底栅-底触型薄膜晶体管阵列的制造方法。作为基板10使用聚萘二甲酸乙二醇酯(PEN)膜。使用分散有银纳米粒子的油墨，利用喷墨法获得栅电极21、栅极配线22、电容器电极23、电容器配线24。作为栅极绝缘膜，利用模涂法涂布聚酰亚胺，在180℃下使其干燥1小时，形成栅极绝缘膜11。接着，使用分散有银纳米粒子的油墨，利用喷墨法形成源电极27、漏电极26和源极配线28、像素电极25。作为半导体材料使用6,13-双(三异丙基甲硅烷基乙炔基)并五苯(TIPS-并五苯)。使用在四氢化萘中溶解了2重量％者作为油墨。另外，作为凸版使用感光性树脂凸版，使用150线的网纹辊利用凸版印刷来印刷条纹形状的半导体，在100℃下干燥60分钟，形成半导体层12。接着，作为密封材料使用氟系树脂的Cytop(旭硝子制)，利用丝网印刷进行印刷，在100℃下干燥90分钟，制成密封层13。接着，对层间绝缘膜的形成进行说明。层间绝缘膜利用凹版胶印形成。如图4所示，凹版胶印用版30具有对应于形成在像素电极上的孔部的凸部31、和与形成了在平行于源极配线的方向上伸长的条纹形状的层间绝缘膜的凹部相对应的凸部32。图5是图4的c-d间的截面示意图。作为层间绝缘材料使用环氧树脂，沿着条纹的伸长方向进行刮除，印刷层间绝缘膜，在90℃下干燥1小时，形成层间绝缘膜14。结果，层间绝缘膜形成时没有刮除的弯曲、且观察印刷后的版的结果是孔部的凸部31中未见缺失。另外，利用接触式膜厚计测定层间绝缘膜14及其凹部15的膜厚的结果是，膜厚分别为10μm和3μm。接着，作为上部像素电极材料使用银糊剂，利用丝网印刷进行印刷，在90℃下干燥1小时，形成上部像素电极29，完成薄膜晶体管。
实施例2
对实施例2进行说明。本实施例中示出图6(俯视图)、图7(1个像素份的放大俯视图)和图8(图7的e-f间的截面图)所示的底栅-底触型薄膜晶体管阵列的制造方法。其中，实施例1中层间绝缘膜的凹部为平行于源极配线的条纹形状、且凹部不贯穿，而本实施例中层间绝缘膜的凹部为格子状、且凹部贯穿至下层。制造方法与实施例1同样。结果是，层间绝缘膜形成时没有刮除的弯曲、且观察印刷后的版的结果是孔部的凸部未见缺失。
实施例3
对实施例3进行说明。本实施例中在层间绝缘膜的形成时、在垂直于源极配线的方向上进行刮除，除此之外与实施例2相同。结果是，层间绝缘膜形成时没有刮除的弯曲、且观察印刷后的版的结果是孔部的凸部未见缺失。
(比较例1)
对比较例1进行说明。本比较例中未设置层间绝缘膜的凹部，除此以外与实施例1相同。因此，凹版胶印用版仅具有与形成于像素电极上的孔部相对应的凸部。使用该印刷用版形成层间绝缘膜的结果是，在刮除时刀片发生了弯曲，结果孔部周围的膜厚为10μm，而孔间的中央部的膜厚为7μm。另外，观察版的结果确认到凸部的一部分发生了缺失。
根据本发明，可获得以下的至少1个效果。通过对层间绝缘膜的图案形状或凹版胶印中使用的版形状进行最优化，可以减少刀片的弯曲或版的缺失所导致的图案形成不良。
另外，例如利用凹版胶印形成层间绝缘膜时，所使用的凹版除了孔部以外还可以设置凸部，进而可以减少刀片的弯曲或版的缺失。
另外，例如利用凹版胶印形成层间绝缘膜时，能够设置与所使用的凹版的孔部相同高度的凸部，进而可以减少刀片的弯曲或版的缺失。
另外，例如利用凹版胶印形成层间绝缘膜时，由于对应于凹部的凹版的凸部在刮除方向上是连续的，从而可以减少刀片的弯曲或版的缺失。
另外，通过凹部与源极配线平行，凹部与源极配线没有交叉，因而源极配线全部被层间绝缘膜覆盖，从而例如驱动显示器时可以缓和源极配线对显示所造成的影响。
另外，通过凹部为格子状，对应于凹部的凹版的凸部也变为格子状，不管印刷方向如何，凸部在刮除方向上都是连续的，可以减少刀片的弯曲或版的缺失。
另外，通过将上部像素电极形成在条纹状凹部的内侧，可以防止源极配线与上部像素电极的短路。另外，当凹部平行于源极配线时，即便是在凹部上形成上部像素电极、也不会与源极配线发生短路，但考虑到特别利用印刷法形成上部像素电极的情况，在不同膜厚的表面上形成上部像素电极时认为会因糊剂的流动等而使图案精度变差等，因此上部像素电极优选与凹部不重叠。
另外，通过将上部像素电极形成在格子状凹部的内侧，可以防止源极配线与上部像素电极的短路。另外，例如源极配线被密封层等覆盖时，不会与源极配线发生短路，但考虑到特别利用印刷法形成上部像素电极的情况，在不同膜厚的表面上形成上部像素电极时认为会因糊剂的流动等而使图案精度变差等，因此上部像素电极优选与凹部不重叠。
另外，通过半导体层为平行于源极配线的条纹形状，在特别利用印刷法形成半导体层时，能够以高生产量、对准精度也高地制造薄膜晶体管，且能够制造晶体管元件之间的不均小、开关比高的薄膜晶体管。另外，为垂直于源极配线的条纹形状时，相邻的源极配线通过半导体层而连接，因此例如驱动显示器时，对相邻的源极配线施加不同电位时会流过电流，因而不优选。
另外，通过利用凹版胶印形成层间绝缘膜，能够以高生产量、廉价地制造膜较厚且微细的孔部。
产业上的可利用性
本发明能够适用于以各种显示器为代表的使用薄膜晶体管的电子设备等。
符号说明
10 基板
11 栅极绝缘膜
12 半导体层
13 密封层
14 层间绝缘膜
15 凹部
16 孔部
21 栅电极
22 栅极配线
23 电容器电极
24 电容器配线
25 像素电极
26 漏电极
27 源电极
28 源极配线
29 上部像素电极
30 凹版胶印用版
31 对应于孔部的凸部
32 对应于凹部的凸部

Claims (5)

1.一种薄膜晶体管阵列，其是将下述薄膜晶体管配置为矩阵状、并且使下述栅电极连接于栅极配线、使下述源电极连接于源极配线而成的薄膜晶体管阵列，所述薄膜晶体管具有形成在基板上的栅电极、形成在所述栅电极上的栅极绝缘层、形成在所述栅极绝缘层上的源电极及像素电极及漏电极、形成在所述源电极及所述漏电极之间的半导体层、按照将源电极、漏电极、半导体层及像素电极的一部分覆盖的方式形成的层间绝缘膜、以及形成在层间绝缘膜上并连接于像素电极的上部像素电极，所述漏电极连接于所述像素电极，其中，所述层间绝缘膜在所述薄膜晶体管间的边界区域的至少一部分上具有条纹状或格子状的凹部，所述上部像素电极形成在所述层间绝缘膜的所述凹部的内侧。
2.根据权利要求1所述的薄膜晶体管阵列，其中，所述凹部贯穿至下层。
3.根据权利要求1所述的薄膜晶体管阵列，其中，条纹状的所述凹部与源极配线平行。
4.根据权利要求1所述的薄膜晶体管阵列，其中，所述半导体层为平行于所述源极配线的条纹形状。
5.一种薄膜晶体管阵列的制造方法，其是权利要求1～4中任一项所述的薄膜晶体管阵列的制造方法，其中，所述层间绝缘膜利用凹版胶印法形成。
CN201480053259.0A 2013-09-27 2014-09-04 薄膜晶体管阵列及其制造方法 Active CN105580121B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013202152A JP6135427B2 (ja) 2013-09-27 2013-09-27 薄膜トランジスタアレイおよびその製造方法
JP2013-202152 2013-09-27
PCT/JP2014/004564 WO2015045287A1 (ja) 2013-09-27 2014-09-04 薄膜トランジスタアレイおよびその製造方法

Publications (2)

Publication Number Publication Date
CN105580121A CN105580121A (zh) 2016-05-11
CN105580121B true CN105580121B (zh) 2019-05-10

Family

ID=52742462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480053259.0A Active CN105580121B (zh) 2013-09-27 2014-09-04 薄膜晶体管阵列及其制造方法

Country Status (6)

Country Link
US (1) US9735381B2 (zh)
EP (1) EP3051578A4 (zh)
JP (1) JP6135427B2 (zh)
CN (1) CN105580121B (zh)
TW (1) TWI610423B (zh)
WO (1) WO2015045287A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
JP6627437B2 (ja) * 2015-11-10 2020-01-08 凸版印刷株式会社 薄膜トランジスタアレイ基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP5272342B2 (ja) * 2007-07-13 2013-08-28 凸版印刷株式会社 薄膜トランジスタ基板の製造方法及び画像表示装置
JP5292805B2 (ja) * 2007-12-26 2013-09-18 凸版印刷株式会社 薄膜トランジスタアレイ及びその製造方法
JP4466763B2 (ja) * 2008-05-14 2010-05-26 ソニー株式会社 パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
JP5157825B2 (ja) * 2008-10-29 2013-03-06 ソニー株式会社 有機ｅｌディスプレイの製造方法
TWI535037B (zh) * 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4752967B2 (ja) * 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP2011037999A (ja) 2009-08-12 2011-02-24 Dic Corp 導電性インキ及び導電性パターン形成方法
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2012017498A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
TWI792087B (zh) * 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013004649A (ja) * 2011-06-15 2013-01-07 Sony Corp 膜の製造方法および表示装置の製造方法
KR101801349B1 (ko) * 2011-09-06 2017-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5990889B2 (ja) * 2011-09-29 2016-09-14 凸版印刷株式会社 電気泳動ディスプレイ及びその製造方法
JP2013105950A (ja) * 2011-11-15 2013-05-30 Sony Corp 半導体装置および電子機器
CN103456740B (zh) * 2013-08-22 2016-02-24 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置

Also Published As

Publication number Publication date
US20160211474A1 (en) 2016-07-21
TW201519417A (zh) 2015-05-16
WO2015045287A1 (ja) 2015-04-02
US9735381B2 (en) 2017-08-15
TWI610423B (zh) 2018-01-01
JP6135427B2 (ja) 2017-05-31
EP3051578A4 (en) 2017-06-07
EP3051578A1 (en) 2016-08-03
JP2015070075A (ja) 2015-04-13
CN105580121A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
TWI646669B (zh) Thin film transistor array and manufacturing method thereof
US7786484B2 (en) Display device having a portion of a pixel circuit exposed by a connection hole
CN104662646A (zh) 薄膜晶体管及其制造方法、图像显示装置
US10374025B2 (en) Thin film transistor array
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
CN105580121B (zh) 薄膜晶体管阵列及其制造方法
EP3282488A1 (en) Thin-film transistor array formation substrate, image display device substrate, and thin-film transistor array formation substrate manufacturing method
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
CN105580120B (zh) 薄膜晶体管阵列及图像显示装置
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
WO2014147992A1 (ja) 薄膜トランジスタアレイ
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP2014241356A (ja) 電極構造及びその製造方法
JP2017208378A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法
JP2017059702A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2015195280A (ja) 薄膜トランジスタアレイ、その製造方法および画像表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant