CN105578116A - 一种基于dsp的多通道视频流控制***和方法 - Google Patents
一种基于dsp的多通道视频流控制***和方法 Download PDFInfo
- Publication number
- CN105578116A CN105578116A CN201511019599.4A CN201511019599A CN105578116A CN 105578116 A CN105578116 A CN 105578116A CN 201511019599 A CN201511019599 A CN 201511019599A CN 105578116 A CN105578116 A CN 105578116A
- Authority
- CN
- China
- Prior art keywords
- module
- coding
- frame
- data
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/14—Systems for two-way working
- H04N7/15—Conference systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明的技术方案包括一种基于DSP的多通道视频流控制***和方法,***和方法一一对应,包括:接收解码数据,并使用解码通道及链表进行存储;为解码通道、编码通道、缓存分配进行设置;接收解码通道存储的解码数据进行缩放及叠图处理;对完成解码的数据帧进行发送,还包括对数据帧及缓存区的数据释放。本发明的有益效果为:对单板视频路数进行了提升,降低了硬件价格,降低了开发难度。
Description
技术领域
本发明涉及一种基于DSP的多通道视频流控制***和方法,属于编码解码技术领域。
背景技术
随着市场需求视频会议方数要求越来越多,采用基于FPGA视频控制路数和开发难度成为了问题。使用FPGA由于受到采集硬件接口限制,视频的路数少;FPGA实现视频缩放处理开发难度比较大,处理视频叠图比较容易出错,处理内存也比较复杂;FPGA成本相对比较高。
发明内容
针对现有技术,本发明的技术方案提供了一种基于DSP的多通道视频流控制***和方法,利用DSP对数据处理优势,提升视频路数及解决FPGA处理视频缩放及叠图开发难度大问题,减少了一块FPGA降低了硬件成本。
本发明的技术方案包括一种基于DSP的多通道视频流控制***,其特征在于,该***包括解码预处理模块、通道参数模块、编码模块、编码发送模块,其中:解码预处理模块用于创建解码通道对接入已解码的数据帧进行缓存,当缓存数据帧达到预设值,启用编码模块;通道参数模块用于对所述解码模块和编码模块进行自定义设置解码和编码参数,还用于对所述解码模块和编码模块分配数据编码缓存区;编码模块用于根据所述通道参数模块所设置的解码参数进行编码处理,进而还包括对编码输出通道进行申请;编码发送模块用于当所述编码模块编码完毕后对数据缓存区和数据帧的清理和重设,还包括对编码完成的视频流进行发送。
根据所述的基于DSP视频流控制的***,所述的解码预处理模块包括:解码数据接收模块,创建多个解码数据通道对数据帧进行接收,每个解码数据通道创建对应的数据帧链表存储数据帧;解码数据监测模块,用于对解码通道进行监测,当解码数据通道内所存储的数据帧长度超过解码数据通道的长度时,释放之前存储的数据帧并接受最新存储的数据帧,还用于对解码数据通道下数据帧缓存总量进行监测,当数据帧缓存总量超过预设值,则将数据帧发送至所述编码模块。
根据所述的基于DSP视频流控制的***,所述的通道参数模块包括:解码通道参数模块,用于对解码通道参数进行设置,解码通道参数设置包括解码通道开关设置、解码数据输出通道设置、输出通道编码分辨率及输出通道的起始坐标;编码通道参数模块,用于对编码通道参数进行设置,编码通道参数设置包括编码通道唯一标识、编码宽度和编码高度;缓存区分配模块,用于对所述解码预处理模块和编码模块进行分配对应的数据缓存区。
根据所述的基于DSP视频流控制的***,所述的编码模块包括:预处理模块,用于接收所述解码预处理模块发送的缓存数据帧,并根据所述通道参数模块分配对应的数据缓存区对数据帧进行存储;视频编码模块,用于对所述预处理存储的数据帧进行编码,根据所述通道参数模块设置的参数对数据帧进行缩放和叠图处理,并将处理后的数据帧使用DMA拷贝方式拷贝至视频编码缓冲区。
根据所述的基于DSP视频流控制的***,所述的编码发送模块包括:释放模块,用于当所述编码模块完成所有编码通道的数据帧时,对数据帧及视频编码缓存区域的数据进行释放,还包括对缓存区的重新设置;发送模块,对所示编码模块完成数据帧的编码时,对编码完成的数据帧发送至下一个处理***进行处理。
本发明的技术方案还包括一种基于DSP的多通道视频流控制方法,其特征在于,该方法包括:创建解码通道对接入已解码的数据帧进行缓存,当缓存数据帧达到预设值,启用编码模块;对所述解码模块和编码模块进行自定义设置解码和编码参数,还用于对所述解码模块和编码模块分配数据编码缓存区;根据所述通道参数模块所设置的解码参数进行编码处理,进而还包括对编码输出通道进行申请;当所述编码模块编码完毕后对数据缓存区和数据帧的清理和重设,还包括对编码完成的视频流进行发送。
进一步,该方法还包括:创建多个解码数据通道对数据帧进行接收,每个解码数据通道创建对应的数据帧链表存储数据帧;对解码通道进行监测,当解码数据通道内所存储的数据帧长度超过解码数据通道的长度时,释放之前存储的数据帧并接受最新存储的数据帧,还用于对解码数据通道下数据帧缓存总量进行监测,当数据帧缓存总量超过预设值,则将数据帧发送至所述编码模块。
进一步,该方法还包括:对解码通道参数进行设置,解码通道参数设置包括解码通道开关设置、解码数据输出通道设置、输出通道编码分辨率及输出通道的起始坐标;对编码通道参数进行设置,编码通道参数设置包括编码通道唯一标识、编码宽度和编码高度;对所述解码预处理模块和编码模块进行分配对应的数据缓存区。
进一步,该方法还包括:接收所述解码预处理模块发送的缓存数据帧,并根据所述通道参数模块分配对应的数据缓存区对数据帧进行存储;对所述预处理存储的数据帧进行编码,根据所述通道参数模块设置的参数对数据帧进行缩放和叠图处理,并将处理后的数据帧使用DMA拷贝方式拷贝至视频编码缓冲区。
进一步,该方法还包括:当所述编码模块完成所有编码通道的数据帧时,对数据帧及视频编码缓存区域的数据进行释放,还包括对缓存区的重新设置;对所示编码模块完成数据帧的编码时,对编码完成的数据帧发送至下一个处理***进行处理。
本发明的有益效果为:对单板视频路数进行了提升,降低了硬件价格,降低了开发难度。
附图说明
图1a所示为根据本发明实施方式的非DSP技术装置结构图;
图1b所示为根据本发明实施方式的DSP技术装置结构图;
图2所示为根据本发明实施方式的DSP***总体结构图;
图3所示为根据本发明实施方式的数据流图;
图4所示为根据本发明实施方式的内部交互图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面结合附图和具体实施例对本发明进行详细描述。本发明的基于DSP的多通道视频流控制***和方法适用于视频处理的处理器开发。
图1a和1b分别展示了非DSP方案的装置,以及有DSP方案的装置,其中DDR(动态随机存储器)、flash(闪存,即存储单元)、ethphy(物理层动态接口,即网口)为存储单元,DM8186和DM6467为芯片类型,A8、DSP、M3为处理器,使用本发明的DSP方案的装置与未使用DSP方案的装置具有以下区别:
1.使用了DSP方案提升了单板视频路数,未使用DSP方案,720p路数只能达到4路,但是使用DSP方案720P能够达到16路。
2.降低硬件成本。
3.降低开发难度。未使用DSP方案,四个DM6467同时工作,需要协同工作,上层业务控制相对比较复杂;FPGA处理叠图方面,FPGA内存处理时要考虑内存同步、考虑时隙对齐、还要考虑FPGA编译布线,而DSP叠图操作简单,C语言通用的拷贝处理就可以实现;缩放处理方面,FPGA算法用硬件语言实现比较复杂,而用DSP处理比较简单。
图2所示为根据本发明实施方式的DSP***总体结构图。DM8168芯片包含多个核,A8、VPSSM3、VideoM3和DSP四个处理器。A8用于处理上层业务及收发码流,并将码流送给VideoM3解码,VideoM3将解完的送给DSP做缩放及叠图处理,处理完成后再送给VideoM3编码,编码完成后送给A8发送出去。实现过程如(1)-(4)所示:
(1)分别给各个解码器和编码器分配码流空间;
(2)DSP接收上层对各个解码和编码通道参数设置;
(3)获取编码和解码通道的码流,根据对应通道配置做缩放及叠图处理,并拷贝到编码的码流;
(4)发送给编码器编码。
图3所示为根据本发明实施方式的数据流图。收到解码送给DSP的码流,达到一定缓存数目,DSP开始处理码流;根据对该输入解码通道分辨率参数,进行缩放处理;根据对该输入解码通道坐标参数,进行叠图到编码码流;进一步执行释放解码通道码流和释放编码通道码流。
图4所示为根据本发明实施方式的内部交互图。解码预处理模块用于创建解码通道对接入已解码的数据帧进行缓存,当缓存数据帧达到预设值,启用编码模块;通道参数模块用于对所述解码模块和编码模块进行自定义设置解码和编码参数,还用于对所述解码模块和编码模块分配数据编码缓存区;编码模块用于根据所述通道参数模块所设置的解码参数进行编码处理,进而还包括对编码输出通道进行申请;编码发送模块用于当所述编码模块编码完毕后对数据缓存区和数据帧的清理和重设,还包括对编码完成的视频流进行发送。
本发明的技术方案还提供了方案的参数设计,如(1)-(3)所示。
(1)控制多视频通道结构参数。设计成一个解码通道对应多个编码通道,一个编码通道包含多个解码通道。多视频通道参数设计,包含解码通道总数和编码通道总数,减少不必要的搜索,提升处理速度。解码通道参数设计,包含通道配置类型,可以被多个编码通道使用,达到多路复用效果,提升叠图处理速度。
多视频通道参数设计如下;所示:
解码通道总数 | 编码通道总数 | 各通道解码参数 | 各通道编码参数 |
解码通道参数设计如下所示:
通道有效标志 | 解码通道号 | 输出编码总通道数 | 需要处理的图像配置总数 | 图像配置类型 |
图像配置类型参数设计如下所示:
编码总通道数 | 输出编码通道号 | 输出图像宽度 | 输出图像长度 | 输出x坐标 | 输出y坐标 |
编码通道参数设计如下所示:
编码有效标志 | 编码通道号 | 编码宽度 | 编码高度 |
(2)缩放处理。实现各个分辨率视频缩小和放大功能。并使用了汇编优化,提升了缩放处理时间。
(3)叠图处理。采用了DMA拷贝技术,减少内存拷贝时间,提升了视频流畅性。
以上所述,只是本发明的较佳实施例而已,本发明并不局限于上述实施方式,只要其以相同的手段达到本发明的技术效果,都应属于本发明的保护范围。在本发明的保护范围内其技术方案和/或实施方式可以有各种不同的修改和变化。
Claims (10)
1.一种基于DSP的多通道视频流控制***,其特征在于,该***包括解码预处理模块、通道参数模块、编码模块、编码发送模块,其中:
解码预处理模块用于创建解码通道对接入已解码的数据帧进行缓存,当缓存数据帧达到预设值,启用编码模块;
通道参数模块用于对所述解码模块和编码模块进行自定义设置解码和编码参数,还用于对所述解码模块和编码模块分配数据编码缓存区;
编码模块用于根据所述通道参数模块所设置的解码参数进行编码处理,进而还包括对编码输出通道进行申请;
编码发送模块用于当所述编码模块编码完毕后对数据缓存区和数据帧的清理和重设,还包括对编码完成的视频流进行发送。
2.根据权利要求1所述的基于DSP的多通道视频流控制***,其特征在于,所述的解码预处理模块包括:
解码数据接收模块,创建多个解码数据通道对数据帧进行接收,每个解码数据通道创建对应的数据帧链表存储数据帧;
解码数据监测模块,用于对解码通道进行监测,当解码数据通道内所存储的数据帧长度超过解码数据通道的长度时,释放之前存储的数据帧并接受最新存储的数据帧,还用于对解码数据通道下数据帧缓存总量进行监测,当数据帧缓存总量超过预设值,则将数据帧发送至所述编码模块。
3.根据权利要求1所述的基于DSP的多通道视频流控制***,其特征在于,所述的通道参数模块包括:
解码通道参数模块,用于对解码通道参数进行设置,解码通道参数设置包括解码通道开关设置、解码数据输出通道设置、输出通道编码分辨率及输出通道的起始坐标;
编码通道参数模块,用于对编码通道参数进行设置,编码通道参数设置包括编码通道唯一标识、编码宽度和编码高度;
缓存区分配模块,用于对所述解码预处理模块和编码模块进行分配对应的数据缓存区。
4.根据权利要求1所述的基于DSP的多通道视频流控制***,其特征在于,所述的编码模块包括:
预处理模块,用于接收所述解码预处理模块发送的缓存数据帧,并根据所述通道参数模块分配对应的数据缓存区对数据帧进行存储;
视频编码模块,用于对所述预处理存储的数据帧进行编码,根据所述通道参数模块设置的参数对数据帧进行缩放和叠图处理,并将处理后的数据帧使用DMA拷贝方式拷贝至视频编码缓冲区。
5.根据权利要求1所述的基于DSP的多通道视频流控制***,其特征在于,所述的编码发送模块包括:
释放模块,用于当所述编码模块完成所有编码通道的数据帧时,对数据帧及视频编码缓存区域的数据进行释放,还包括对缓存区的重新设置;
发送模块,对所示编码模块完成数据帧的编码时,对编码完成的数据帧发送至下一个处理***进行处理。
6.一种基于DSP的多通道视频流控制方法,其特征在于,该方法包括:
创建解码通道对接入已解码的数据帧进行缓存,当缓存数据帧达到预设值,启用编码模块;
对所述解码模块和编码模块进行自定义设置解码和编码参数,还用于对所述解码模块和编码模块分配数据编码缓存区;
根据所述通道参数模块所设置的解码参数进行编码处理,进而还包括对编码输出通道进行申请;
当所述编码模块编码完毕后对数据缓存区和数据帧的清理和重设,还包括对编码完成的视频流进行发送。
7.根据权利要求6所述的基于DSP的多通道视频流控制方法,其特征在于,该方法还包括:
创建多个解码数据通道对数据帧进行接收,每个解码数据通道创建对应的数据帧链表存储数据帧;
对解码通道进行监测,当解码数据通道内所存储的数据帧长度超过解码数据通道的长度时,释放之前存储的数据帧并接受最新存储的数据帧,还用于对解码数据通道下数据帧缓存总量进行监测,当数据帧缓存总量超过预设值,则将数据帧发送至所述编码模块。
8.根据权利要求6所述基于DSP的多通道视频流控制方法,其特征在于,该方法还包括:
对解码通道参数进行设置,解码通道参数设置包括解码通道开关设置、解码数据输出通道设置、输出通道编码分辨率及输出通道的起始坐标;
对编码通道参数进行设置,编码通道参数设置包括编码通道唯一标识、编码宽度和编码高度;
对所述解码预处理模块和编码模块进行分配对应的数据缓存区。
9.根据权利要求6所述基于DSP的多通道视频流控制方法,其特征在于,该方法还包括:
接收所述解码预处理模块发送的缓存数据帧,并根据所述通道参数模块分配对应的数据缓存区对数据帧进行存储;
对所述预处理存储的数据帧进行编码,根据所述通道参数模块设置的参数对数据帧进行缩放和叠图处理,并将处理后的数据帧使用DMA拷贝方式拷贝至视频编码缓冲区。
10.根据权利要求6所述基于DSP的多通道视频流控制方法,其特征在于,该方法还包括:
当所述编码模块完成所有编码通道的数据帧时,对数据帧及视频编码缓存区域的数据进行释放,还包括对缓存区的重新设置;
对所示编码模块完成数据帧的编码时,对编码完成的数据帧发送至下一个处理***进行处理。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511019599.4A CN105578116A (zh) | 2015-12-30 | 2015-12-30 | 一种基于dsp的多通道视频流控制***和方法 |
PCT/CN2016/073292 WO2017113474A1 (zh) | 2015-12-30 | 2016-02-03 | 一种基于dsp的多通道视频流控制***和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511019599.4A CN105578116A (zh) | 2015-12-30 | 2015-12-30 | 一种基于dsp的多通道视频流控制***和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105578116A true CN105578116A (zh) | 2016-05-11 |
Family
ID=55887719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511019599.4A Pending CN105578116A (zh) | 2015-12-30 | 2015-12-30 | 一种基于dsp的多通道视频流控制***和方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105578116A (zh) |
WO (1) | WO2017113474A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111405231B (zh) * | 2020-03-03 | 2021-10-15 | 浙江华创视讯科技有限公司 | 视频会议方法、装置、设备和计算机可读存储介质 |
CN114302172B (zh) * | 2021-12-28 | 2023-08-18 | 威创集团股份有限公司 | 无缝切换方法、分布式拼接***、存储介质及计算机设备 |
CN114363609B (zh) * | 2022-01-07 | 2024-04-26 | 重庆紫光华山智安科技有限公司 | 解码控制方法、装置、解码设备及存储介质 |
CN117255222A (zh) * | 2023-11-20 | 2023-12-19 | 上海科江电子信息技术有限公司 | 一种数字电视监测的方法、***及应用 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060210249A1 (en) * | 2005-03-16 | 2006-09-21 | Hiroaki Seto | Recording/reproduction apparatus, and recording/reproduction method as well as stereoscopic image visual effects confirmation apparatus and stereoscopic image visual effects confirmation method |
CN201156777Y (zh) * | 2007-12-19 | 2008-11-26 | 北京冠华天视数码科技有限公司 | 实时视频/音频处理*** |
CN101365115A (zh) * | 2008-09-03 | 2009-02-11 | 华中科技大学 | 嵌入式实时网络视频监控*** |
CN101527826A (zh) * | 2009-04-17 | 2009-09-09 | 北京数码视讯科技股份有限公司 | 视频监控前端*** |
CN101577816A (zh) * | 2009-06-09 | 2009-11-11 | 深圳中兴力维技术有限公司 | 一种支持多通道高清视频解码的装置和方法 |
CN201444684U (zh) * | 2009-06-19 | 2010-04-28 | 济南中维世纪科技有限公司 | 多通道视频实时传输用多媒体桥 |
CN101834608A (zh) * | 2009-03-10 | 2010-09-15 | 华为技术有限公司 | 一种多通道编解码器运行方法及装置 |
CN101964893A (zh) * | 2010-06-09 | 2011-02-02 | 杭州海康威视数字技术股份有限公司 | 扩展多通道解码和多通道智能视频处理功能的方法和装置 |
CN102404578A (zh) * | 2011-12-21 | 2012-04-04 | 中国科学院自动化研究所 | 一种多通道视频传输***及方法 |
CN102625105A (zh) * | 2012-03-27 | 2012-08-01 | 广东威创视讯科技股份有限公司 | 基于单芯片的多通道视频编解码数据传输方法及装置 |
CN204559756U (zh) * | 2015-04-27 | 2015-08-12 | 邦正科技股份有限公司 | 一种多通道汇显医疗会议视频*** |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552673B2 (en) * | 2000-02-25 | 2003-04-22 | Texas Instruments Incorporated | Efficient table access for reversible variable length code decoding using a hash function |
KR20020067918A (ko) * | 2000-10-17 | 2002-08-24 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 멀티 표준 채널 디코더 |
CN1173574C (zh) * | 2002-12-31 | 2004-10-27 | 大唐电信科技股份有限公司 | 利用数字信号处理器实现小波视频编码和解码的方法 |
US7400275B2 (en) * | 2004-02-10 | 2008-07-15 | Matsushita Electric Industrial Co., Ltd. | Encoding/decoding device for compressing or expanding digital data |
CN102547213A (zh) * | 2011-12-23 | 2012-07-04 | 南京超然科技有限公司 | 一种用于视频会议***的视频成像预览方法 |
-
2015
- 2015-12-30 CN CN201511019599.4A patent/CN105578116A/zh active Pending
-
2016
- 2016-02-03 WO PCT/CN2016/073292 patent/WO2017113474A1/zh active Application Filing
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060210249A1 (en) * | 2005-03-16 | 2006-09-21 | Hiroaki Seto | Recording/reproduction apparatus, and recording/reproduction method as well as stereoscopic image visual effects confirmation apparatus and stereoscopic image visual effects confirmation method |
CN201156777Y (zh) * | 2007-12-19 | 2008-11-26 | 北京冠华天视数码科技有限公司 | 实时视频/音频处理*** |
CN101365115A (zh) * | 2008-09-03 | 2009-02-11 | 华中科技大学 | 嵌入式实时网络视频监控*** |
CN101834608A (zh) * | 2009-03-10 | 2010-09-15 | 华为技术有限公司 | 一种多通道编解码器运行方法及装置 |
CN101527826A (zh) * | 2009-04-17 | 2009-09-09 | 北京数码视讯科技股份有限公司 | 视频监控前端*** |
CN101577816A (zh) * | 2009-06-09 | 2009-11-11 | 深圳中兴力维技术有限公司 | 一种支持多通道高清视频解码的装置和方法 |
CN201444684U (zh) * | 2009-06-19 | 2010-04-28 | 济南中维世纪科技有限公司 | 多通道视频实时传输用多媒体桥 |
CN101964893A (zh) * | 2010-06-09 | 2011-02-02 | 杭州海康威视数字技术股份有限公司 | 扩展多通道解码和多通道智能视频处理功能的方法和装置 |
CN102404578A (zh) * | 2011-12-21 | 2012-04-04 | 中国科学院自动化研究所 | 一种多通道视频传输***及方法 |
CN102625105A (zh) * | 2012-03-27 | 2012-08-01 | 广东威创视讯科技股份有限公司 | 基于单芯片的多通道视频编解码数据传输方法及装置 |
CN204559756U (zh) * | 2015-04-27 | 2015-08-12 | 邦正科技股份有限公司 | 一种多通道汇显医疗会议视频*** |
Also Published As
Publication number | Publication date |
---|---|
WO2017113474A1 (zh) | 2017-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105578116A (zh) | 一种基于dsp的多通道视频流控制***和方法 | |
CN111434112B (zh) | 全局匹配patch的获取方法及装置 | |
CN103714150B (zh) | 配电网拓扑模型可视化纠错方法 | |
CN101543071B (zh) | 信息处理设备和信息处理方法 | |
CN102821259B (zh) | 具有多国语言语音翻译的tv***及其实现方法 | |
WO2008143156A1 (ja) | 符号化装置および符号化方法、並びに復号装置および復号方法 | |
TW200709055A (en) | Use of a data engine within a data processing apparatus | |
CN105187845A (zh) | 视频数据解码装置及解码方法 | |
CN103106901B (zh) | 一种基于索引值的压缩域音频数字隐写及提取方法 | |
CN102801979A (zh) | 多路视频混合编码方法及装置 | |
CN105245759A (zh) | 一种实现图像同步显示的方法及装置 | |
CN103971586A (zh) | 电子地图生成方法及装置 | |
CN103559017B (zh) | 基于gpu异构计算平台的字符串匹配方法及*** | |
CN103491379A (zh) | 一种提升智能分析性能的方法和装置 | |
CN105867944A (zh) | Web前端数据操作层及其实现方法 | |
CN101964205B (zh) | 基于固态硬盘的ecc模块动态复用***及方法 | |
CN104462006B (zh) | ***级芯片中的多个处理器核间配置同步方法和设备 | |
CN107229516B (zh) | 一种数据处理方法及装置 | |
CN103716115A (zh) | 时分复用的fec编码方法及装置 | |
CN106850554A (zh) | 双***定向连接的方法和装置 | |
IN2013MU01779A (zh) | ||
CN102647617B (zh) | 一种前端装置及在前端实现视频指纹预处理的方法 | |
CN101184244A (zh) | 一种视频编码的方法和*** | |
CN108288247A (zh) | 一种多核dsp平台上的实时图像细节增强方法 | |
CN107832119A (zh) | 一种降低内存重复拷贝的kvm虚拟机热迁移优化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160511 |