CN105513976A - 半导体封装方法、封装体及封装单元 - Google Patents
半导体封装方法、封装体及封装单元 Download PDFInfo
- Publication number
- CN105513976A CN105513976A CN201510874625.5A CN201510874625A CN105513976A CN 105513976 A CN105513976 A CN 105513976A CN 201510874625 A CN201510874625 A CN 201510874625A CN 105513976 A CN105513976 A CN 105513976A
- Authority
- CN
- China
- Prior art keywords
- carrier
- packaging
- encapsulation unit
- metal
- packaging body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 238000005538 encapsulation Methods 0.000 claims description 99
- 238000007747 plating Methods 0.000 claims description 34
- 239000000126 substance Substances 0.000 claims description 5
- 229910000975 Carbon steel Inorganic materials 0.000 claims description 4
- 239000010962 carbon steel Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910052755 nonmetal Inorganic materials 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 238000005253 cladding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种半导体封装方法、封装体及封装单元，所述封装方法包括如下步骤：提供具有多个封装单元的封装体，所述封装体的第一面与一载体结合；对所述封装体进行切割步骤，以使得所述封装单元彼此独立；对与所述载体结合的所述封装单元进行镀金属步骤，以使外露于所述封装单元的金属切面全部被镀金属；去除所述载体。本发明的优点在于，本发明的一个优点在于，利用与封装体结合的载体，例如，利用绝缘载体或封装体本身的导电载体进行镀金属，不需要额外的制程即可实现引脚全电镀，改善可靠性；且框架引脚可以灵活方便设计。
Description
技术领域
本发明涉及半导体封装领域，尤其涉及一种半导体封装方法、封装体及封装单元。
背景技术
参见图1，封装体在芯片封装空间的下部由中央的基岛10和围绕基岛10布置的引脚11构成，基岛10上放置芯片12，芯片12上的各导电部分别通过金属线13与各引脚11电连接，其余封装空间填充环氧树脂。对于DFN工艺，由于其只有两侧有引脚，所以，在所述封装体塑封后，对封装体进行切割分离，如图1所示，切割后，引脚11的切割面会暴露于所述封装体相对的两个侧面(如图中箭头所指的部分)，这样不利于可靠性及可焊性的要求。
而传统的对引脚侧面进行电镀的方式，是在封装体另外两相对侧面上设置导电架(或连筋)14，所述导电架14将引脚11电连接至外部框架15，形成导电回路，在第一次切割(图中是纵向切割)后，采用电镀工艺，利用导电架14将暴露于所述封装体两相对侧面的引脚电镀金属层16。
在完成电镀后，进行第二次切割(横向)，将导电架14分离。
但是，对于四侧都具有引脚的QFN工艺，如图2所示，上下引脚11采用虚线标示，沿封装体侧面切割导电架14及该侧面上的引脚11，导电架14及引脚11在该侧面具有切面(如图2中箭头所指部分)。
上述传统侧面引脚电镀金属的方法存在缺点：由于第一次切割完毕之后，所述封装体暴露出引脚切面的两相对侧面上并无其他结构存在，即不存在与另外两相对侧面的引脚连接的结构，因此，在第二次切割后暴露出的引脚及导电架无法与外部结构形成导电回路，其切面无法电镀金属，会降低封装体产品的可靠性。
由于封装体该缺点，使得该种四面具有引脚的封装体不适于可靠性要求高的产品。因此，急需一种可靠性高的封装体产品。
发明内容
本发明所要解决的技术问题是，提供一种半导体封装方法、封装体及封装单元，其能够实现引脚全镀，改善可靠性。
为了解决上述问题，本发明提供了一种半导体封装方法，包括如下步骤：提供具有多个封装单元的封装体，所述封装体的第一面与一载体结合；对所述封装体进行切割步骤，以使得所述封装单元彼此独立；对与所述载体结合的所述封装单元进行镀金属步骤，以使外露于所述封装单元的金属切面全部被镀金属；去除所述载体。
进一步，所述载体为导电载体，所述封装体的第一面为所述封装体具有引线框架的一面，所述镀金属的方法为：对所述封装单元及导电载体进行通电电镀，以使外露于所述封装单元的金属切面全部电镀金属。
进一步，在镀金属步骤前，在所述导电载体背离所述封装单元的一表面覆盖掩膜。
进一步，导电载体为碳素钢，是所述封装体封装前的引线框架的载体。
进一步，在所述封装体与所述载体结合之前，还包括一预镀的步骤，用于将所述封装体后续被载体遮挡的裸露金属电镀金属。
进一步，所述载体为绝缘载体，所述封装体的第一面为所述封装体远离引线框架的一面，所述镀金属的方法为：对所述封装单元进行化学镀，以使外露于所述封装单元的金属切面全部镀金属。
进一步，切割所述封装体后，所述封装单元侧面引脚的切割面及底面的引脚暴露，化学镀步骤中，外露于所述封装单元的金属切面全部被镀金属。
进一步，所述绝缘载体为UV膜。
进一步，所述UV膜一面固定在一非金属支撑体上，另一面与所述封装体的第一面结合。
进一步，在去除所述绝缘载体的步骤中，采用照射紫外光的方法去除所述UV膜。
本发明还提供一种封装体，包括多个设置在同一载体上且彼此独立的封装单元，外露于每一所述封装单元的金属切面均被镀金属。
进一步，所述载体设置在所述封装单元具有引线框架的一面或所述载体设置在所述封装单元远离引线框架的一面。
本发明还提供一种封装单元，所述封装单元至少在相邻的两个侧面具有切割形成的金属切面，所有所述金属切面均覆盖有金属镀层。
进一步，所述封装单元的每一侧面均设置有引脚，且每个引脚的金属切面均覆盖有金属镀层。
进一步，每一金属切面的的金属镀层均匀一致。
进一步，所述引脚至少有两个面的交界处具有分隔带，分隔带两侧的金属镀层具有差异特征。
进一步，所述差异特征为分隔带两侧金属镀层的厚度不同。
本发明的一个优点在于，利用与封装体结合的载体，例如，利用绝缘载体或封装体本身的导电载体进行镀金属，不需要额外的制程即可实现引脚全电镀，改善可靠性；且框架引脚可以灵活方便设计。
附图说明
图1是现有的封装体的结构示意图；
图2是现有的封装体的截面示意图；
图3是本发明半导体封装方法的步骤示意图；
图4是本发明半导体封装方法第一具体实施方式镀金属的步骤示意图；
图5A～图5E是本发明半导体封装方法第一具体实施方式的流程图；
图6是本发明半导体封装方法第二具体实施方式镀金属的步骤示意图；
图7A～图7D是本发明半导体封装方法第二具体实施方式的流程图；
图8是本发明封装体的第一具体实施方式的结构示意图；
图9是本发明封装体的第二具体实施方式的结构示意图；
图10是根据本发明的方法制造的封装单元的结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体封装方法、封装体及封装单元的具体实施方式做详细说明。
参见图3，本发明半导体封装方法包括如下步骤：步骤S1、提供具有多个封装单元的封装体，所述封装体的第一面与一载体结合；步骤S2、对所述封装体进行切割步骤，以使得所述封装单元彼此独立；步骤S3、对与所述载体结合的所述封装单元进行镀金属步骤，以使外露于所述封装单元的金属切面全部被镀金属；步骤S4、去除所述载体。
在本发明半导体封装方法的第一具体实施方式中，所述载体为导电载体，所述封装体的第一面为所述封装体具有引线框架的一面。参见图4，在本发明半导体封装方法的第一具体实施方式中，所述镀金属方法包括如下步骤：步骤S40、在所述导电载体背离所述封装单元的一表面覆盖掩膜；步骤S41、对所述封装单元及导电载体进行通电电镀，以使外露于所述封装单元的金属切面全部电镀金属。
图5A～图5E是本发明半导体封装方法第一具体实施方式的流程示意图。
参见步骤S1及图5A，提供具有多个封装单元31的封装体，所述封装体的第一面38与一导电载体32结合。在本具体实施方式中，仅示意性地列举两个封装单元31。
进一步，所述导电载体32为碳素钢，所述封装体的第一面为所述封装体具有引线框架33的一面。所述导电载体32为引线框架33本身具有的载体，在引线框架33进行固晶、打线及封装的过程中支撑所述引线框架33。因此，所述导电载体32并不是在该步骤中添加到封装体底部的，而是引线框架33本身的支撑结构。在所述引线框架33制作时且在覆盖导电载体32之前，所述引线框架33底部预先进行电镀，用于将所述封装体后续被导电载体32遮挡的裸露金属电镀金属层。
参见步骤S2及图5B，对所述封装体进行切割步骤，以使得所述封装单元31彼此独立。该步切割并未切割导电载体32，以使得导电载体32能够与每一封装单元31连接，在后续电镀步骤中，形成电镀回路。该切割步骤后，金属切面35外露于所述封装单元31，所述金属切面35包括引脚的金属切面，还可以包括封装单元31其他结构的金属切面。
参见步骤S40及图5C，在所述导电载体32背离所述封装单元31的一表面覆盖掩膜34。
由于所述导电载体32背离封装单元31的另一表面并不需要电镀，为了节省电镀材料，所述掩膜34覆盖所述导电载体32背离所述封装单元31的另一表面，以避免所述导电载体32背离所述封装单元31的另一表面被电镀。
参见步骤S41及图5D，对所述封装单元31及导电载体32进行通电电镀，以使外露于所述封装单元31的金属切面35全部电镀金属层36。在该步骤中，所述导电载体32的外露表面也被电镀金属层36，所述金属切面35表面的金属层在图中采用虚线示意标出，在后续去除所述导电载体32的步骤中，沿该虚线切割所述金属层36，以保留所述金属切面35表面的金属层。
在本具体实施方式中，所述金属切面35指的是引脚的切面，在其他实施方式中，所述金属切面35包括外露于所述封装单元31的全部金属切面。进一步，所述金属层36与所述封装单元31预镀的金属材料相同，例如为金属金。
参见步骤S4及图5E，去除所述导电载体32，形成金属切面35全镀的封装结构。所述去除方法可以采用剥离的方法，或本领域技术人员熟知的其他方法。优选地，所述导电载体32突出于所述封装单元31，以便于所述导电载体32的剥离。
本具体实施方式充分利用封装体框架本身的导电载体进行电镀，不需要额外的制程即可实现金属切面全电镀，改善可靠性；且框架引脚可以灵活方便设计。
在本发明半导体封装方法的第二具体实施方式中，所述载体为绝缘载体，所述封装体的第一面为所述封装体远离引线框架的一面。参见图6，在本发明半导体封装方法的第二具体实施方式中，所述镀金属方法包括如下步骤：步骤S60、对所述封装单元进行化学镀，以使外露于所述封装单元的金属切面全部镀金属；步骤S61、去除所述绝缘载体，形成引脚全镀的封装结构。
图7A～图7D是本发明半导体封装方法第二具体实施方式的流程示意图。
参见步骤S1及图7A，提供具有多个封装单元71的封装体，所述封装体的第一面78与一绝缘载体72结合。在本具体实施方式中，仅示意性地列举两个封装单元71。
所述绝缘载体72为UV膜，所述封装体的第一面为所述封装体远离引线框架73的一面。所述绝缘载体72一面固定在一非金属支撑体(附图中未标示)上，另一面与所述封装体的第一面结合。在本具体实施方式中，所述绝缘载体72的一面预先贴在具有塑料环的带上，以固定并支撑所述绝缘载体72。将所述封装体的第一面贴在绝缘载体72上。
参见步骤S2及图7B，对所述封装体进行切割步骤，以使得所述封装单元71彼此独立。该步切割并未切割绝缘载体72，以使得绝缘载体72能够与每一封装单元71连接。切割后，所述封装单元71的侧面的引脚的切割面及底面的引脚暴露。
参见步骤S60及图7C，对所述封装单元71进行化学镀，以使外露于所述封装单元71的金属切面75全部镀金属层76。在本具体实施方式中，所述金属切面75仅为引脚的切面，所述引脚并未进行预镀，因此，所述引脚外露于所述封装单元71的切割面及底面均被镀金属层76。在本具体实施方式中，化学镀的金属可以为镍金。
参见步骤S61及图7D，去除所述绝缘载体72，形成引脚75全镀的封装结构。在本具体实施方式中，若所述绝缘载体72为UV膜，则采用照射紫外光的方法去除所述绝缘载体72。
本发明还提供一种封装体，参见图8，在本发明封装体的第一具体实施方式中，所述封装体包括多个设置在同一载体82上且彼此独立的封装单元81，外露于每一所述封装单元81的金属切面(附图中未标记)均被镀金属层86。在本具体实施方式中，仅示意性地列举两个封装单元81所述载体82为导电载体，所述导电载体82与所述封装单元81具有引线框架83的一面连接。所述导电载体82为引线框架83本身具有的载体，例如，碳素钢，在引线框架83进行固晶、打线及封装的过程中支撑所述引线框架83。在本具体实施方式中，所述封装单元82底面的被导电载体82覆盖的引脚在与导电载体82结合之前已经被电镀。
参见图9，在本发明封装体的第二具体实施方式中，所述封装体包括多个设置在同一载体92上且彼此独立的封装单元91，外露于每一所述封装单元91的金属切面(附图中未标记)均被镀金属层96。在本具体实施方式中，仅示意性地列举两个封装单元91。所述载体92为绝缘载体，例如UV膜。所述绝缘载体与所述封装单元91远离引线框架93的一面连接。在本具体实施方式中，所述封装单元91的底面及侧面的引脚95均被镀金属层96。
参见图10，本发明还提供一种封装单元，所述封装单元至少在相邻的两个侧面具有切割形成的金属切面105，所有所述金属切面105均覆盖有金属镀层106。在本具体实施方式中，所述金属切面105是外露于所述封装单元侧面的多个引脚103的切面。所述封装单元同时还可以包括塑封体100、放置有芯片101的基岛102。所述引脚103围绕所述基岛102布置。芯片101上的各导电部分别通过金属线104与各引脚103电连接。所述塑封体100将基岛102、芯片101、引脚103和金属线104塑封于一体，所有所述引脚103的所有金属切面105上均覆盖有镀层106。在本发明封装单元的其它具体实施方式中，所述金属切面105包括引脚的金属切面，还可以包括封装单元31其他结构的金属切面。
在本具体实施方式中，所述封装单元的每一侧面均设置有引脚103，例如，QFN方形封装，其四个侧面均具有引脚，且每个引脚103的所有金属切面105均覆盖有镀层106。进一步，所述金属切面105的镀层106均匀一致，如附图10所示，镀层106的厚度及材料相同。在本发明封装单元的其他具体实施方式中，所述引脚103至少有两个面的交界处具有分隔带(附图中未标示)，分隔带两侧的镀层106具有差异特征。所述分隔带是由于引脚103的至少两个面不同时镀镀层106而产生的。所述差异特征是指分隔带两侧的镀层106的厚度不同或者镀层106的材料不同。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (17)
1.一种半导体封装方法，其特征在于，包括如下步骤：
提供具有多个封装单元的封装体，所述封装体的第一面与一载体结合；
对所述封装体进行切割步骤，以使得所述封装单元彼此独立；
对与所述载体结合的所述封装单元进行镀金属步骤，以使外露于所述封装单元的金属切面全部被镀金属；
去除所述载体。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述载体为导电载体，所述封装体的第一面为所述封装体具有引线框架的一面，所述镀金属的方法为：对所述封装单元及导电载体进行通电电镀，以使外露于所述封装单元的金属切面全部电镀金属。
3.根据权利要求2所述的半导体封装方法，其特征在于，在镀金属步骤前，在所述导电载体背离所述封装单元的一表面覆盖掩膜。
4.根据权利要求2或3所述的半导体封装方法，其特征在于，所述导电载体为碳素钢，是所述封装体封装前的引线框架的载体。
5.根据权利要求2或3所述的半导体封装方法，其特征在于，在所述封装体与所述载体结合之前，还包括一预镀的步骤，用于将所述封装体后续被载体遮挡的裸露金属电镀金属。
6.根据权利要求1所述的半导体封装方法，其特征在于，所述载体为绝缘载体，所述封装体的第一面为所述封装体远离引线框架的一面，所述镀金属的方法为：
对所述封装单元进行化学镀，以使外露于所述封装单元的金属切面全部镀金属。
7.根据权利要求6所述的半导体封装方法，其特征在于，切割所述封装体后，所述封装单元侧面引脚的切割面及底面的引脚暴露，化学镀步骤中，外露于所述封装单元的金属切面全部被镀金属。
8.根据权利要求6所述的半导体封装方法，其特征在于，所述绝缘载体为UV膜。
9.根据权利要求8所述的半导体封装方法，其特征在于，所述UV膜一面固定在一非金属支撑体上，另一面与所述封装体的第一面结合。
10.根据权利要求8或9所述的半导体封装方法，其特征在于，在去除所述绝缘载体的步骤中，采用照射紫外光的方法去除所述UV膜。
11.一种封装体，其特征在于，包括多个设置在同一载体上且彼此独立的封装单元，外露于每一所述封装单元的金属切面均被镀金属。
12.根据权利要求11所述的封装体，其特征在于，所述载体设置在所述封装单元具有引线框架的一面或所述载体设置在所述封装单元远离引线框架的一面。
13.一种封装单元，其特征在于，所述封装单元至少在相邻的两个侧面具有切割形成的金属切面，所有所述金属切面均覆盖有金属镀层。
14.根据权利要求13所述的封装单元，其特征在于，所述封装单元的每一侧面均设置有引脚，且每个引脚的金属切面均覆盖有金属镀层。
15.根据权利要求13或14所述的封装单元，其特征在于，每一金属切面的金属镀层均匀一致。
16.根据权利要求14所述的封装单元，其特征在于，所述引脚至少有两个面的交界处具有分隔带，分隔带两侧的金属镀层具有差异特征。
17.根据权利要求16所述的封装单元，其特征在于，所述差异特征为分隔带两侧金属镀层的厚度不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510874625.5A CN105513976B (zh) | 2015-12-02 | 2015-12-02 | 半导体封装方法、封装体及封装单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510874625.5A CN105513976B (zh) | 2015-12-02 | 2015-12-02 | 半导体封装方法、封装体及封装单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105513976A true CN105513976A (zh) | 2016-04-20 |
| CN105513976B CN105513976B (zh) | 2018-04-17 |
Family
ID=55721863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510874625.5A Active CN105513976B (zh) | 2015-12-02 | 2015-12-02 | 半导体封装方法、封装体及封装单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105513976B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106048679A (zh) * | 2016-05-30 | 2016-10-26 | 北京首钢微电子有限公司 | 一种集成电路的电镀方法 |
| CN110718484A (zh) * | 2019-09-24 | 2020-01-21 | 日月光封装测试(上海)有限公司 | 用于分离集成电路封装体的方法 |
| CN113035721A (zh) * | 2019-12-24 | 2021-06-25 | 维谢综合半导体有限责任公司 | 用于侧壁镀覆导电膜的封装工艺 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4996587A (en) * | 1989-04-10 | 1991-02-26 | International Business Machines Corporation | Integrated semiconductor chip package |
| CN101090077A (zh) * | 2006-06-12 | 2007-12-19 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| US20080251902A1 (en) * | 2003-04-11 | 2008-10-16 | Dai Nippon Printing Co., Ltd. | Plastic package and method of fabricating the same |
| CN102237324A (zh) * | 2010-04-29 | 2011-11-09 | 国碁电子(中山)有限公司 | 集成电路封装结构及方法 |
| CN102683315A (zh) * | 2011-11-30 | 2012-09-19 | 江苏长电科技股份有限公司 | 滚镀四面无引脚封装结构及其制造方法 |
-
2015
- 2015-12-02 CN CN201510874625.5A patent/CN105513976B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4996587A (en) * | 1989-04-10 | 1991-02-26 | International Business Machines Corporation | Integrated semiconductor chip package |
| US20080251902A1 (en) * | 2003-04-11 | 2008-10-16 | Dai Nippon Printing Co., Ltd. | Plastic package and method of fabricating the same |
| CN101090077A (zh) * | 2006-06-12 | 2007-12-19 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN102237324A (zh) * | 2010-04-29 | 2011-11-09 | 国碁电子(中山)有限公司 | 集成电路封装结构及方法 |
| CN102683315A (zh) * | 2011-11-30 | 2012-09-19 | 江苏长电科技股份有限公司 | 滚镀四面无引脚封装结构及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106048679A (zh) * | 2016-05-30 | 2016-10-26 | 北京首钢微电子有限公司 | 一种集成电路的电镀方法 |
| CN110718484A (zh) * | 2019-09-24 | 2020-01-21 | 日月光封装测试(上海)有限公司 | 用于分离集成电路封装体的方法 |
| CN113035721A (zh) * | 2019-12-24 | 2021-06-25 | 维谢综合半导体有限责任公司 | 用于侧壁镀覆导电膜的封装工艺 |
| US11876003B2 (en) | 2019-12-24 | 2024-01-16 | Vishay General Semiconductor, Llc | Semiconductor package and packaging process for side-wall plating with a conductive film |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105513976B (zh) | 2018-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386106B (zh) | 部分图案化的引线框以及在半导体封装中制造和使用其的方法 | |
| CN102709202A (zh) | 一种集成电路封装及其组装方法 | |
| US8115288B2 (en) | Lead frame for semiconductor device | |
| CN103400773B (zh) | 先封后蚀无源器件三维***级金属线路板结构及工艺方法 | |
| CN106601627A (zh) | 先封后蚀电镀铜柱导通三维封装结构的工艺方法 | |
| CN106449421A (zh) | 引线框、半导体装置以及引线框的制造方法 | |
| CN105513976A (zh) | 半导体封装方法、封装体及封装单元 | |
| CN106531645A (zh) | 先封后蚀贴装金属导通三维封装结构的工艺方法 | |
| US9202712B2 (en) | Lead frame and a method of manufacturing thereof | |
| CN102356462B (zh) | 半导体元件用基板的制造方法及半导体器件 | |
| CN103400775B (zh) | 先封后蚀三维***级芯片倒装凸点封装结构及工艺方法 | |
| CN105161474A (zh) | 扇出型封装结构及其生产工艺 | |
| CN205211728U (zh) | 封装体及封装单元 | |
| CN109661124A (zh) | 一种ic载板新型表面处理方法 | |
| CN111952190B (zh) | 半导体封装方法 | |
| CN103441078B (zh) | 先封后蚀三维***级芯片正装堆叠封装结构及工艺方法 | |
| CN206480617U (zh) | 无引脚网格阵列导线架预成形体及导线架封装结构 | |
| KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
| CN203733784U (zh) | 半导体的引线框架 | |
| CN111668111B (zh) | 半导体封装方法 | |
| CN102856287B (zh) | 多芯片正装先封装后蚀刻基岛露出封装结构及其制造方法 | |
| CN102856291B (zh) | 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法 | |
| CN103325761B (zh) | 新型高密度多层线路芯片正装封装结构及制作方法 | |
| CN106981430B (zh) | 一种贴装金属导通三维***级线路板的工艺方法 | |
| US9287236B2 (en) | Flexible packaged integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |