CN105448749B - 引线焊垫结构的制造方法 - Google Patents

Abstract

本发明提供了一种引线焊垫结构的制造方法，在进行第一次过刻蚀在钝化层形成开口，且进行高温灰化后增加了一步利用还原性气体对开口底部进行的第一次表面处理，可使在进行第一次过刻蚀时，金属互连线出现的空洞处的金属氧化物发生还原反应，避免后续清洗工艺时清洗液与金属氧化物发生反应扩大空洞的体积，从而增强形成于金属互连线上的扩散阻挡层的质量，尽量避免发生扩散缺陷，提高半导体器件的性能。

Description

引线焊垫结构的制造方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种引线焊垫结构的制造方法。

背景技术

现有的引线焊垫结构制造流程如图1a-图1d所示，首先提供半导体芯片10，半导体芯片10包括位于最上层的电介质层11，电介质层11中形成有金属互连线12，在电介质层11和金属互连线12表面形成刻蚀阻挡层13和钝化层14；如图1b所示，在钝化层14表面形成对应金属互连线12位置的图案化光刻胶15，并以图案化光刻胶15为掩膜执行第一次刻蚀，以在钝化层14中形成开口16；参照图1c，执行高温灰化去除图案化光刻胶15以及第一次刻蚀钝化层14时形成的刻蚀副产物，然后执行第二次刻蚀，以打开开口16底部的刻蚀阻挡层13，形成沟槽16’，沟槽16’底部暴露金属互连线12；执行清洗工艺，利用酸性溶液清洗暴露的金属互连线12表面后，在暴露的金属互连线12表面、沟槽16’侧壁形成扩散阻挡层17，并在沟槽16’内沉积焊垫材料，并刻蚀形成焊垫18，如图1d所示。

在现有引线焊垫结构的制造过程中，由于刻蚀速率在整个待刻蚀晶圆上分布的并不均匀，为保证所有的半导体芯片开口处的钝化层均能刻蚀干净，不得不在进行第一次刻蚀时采用过刻蚀的方式，而在晶圆上刻蚀速率高位置的半导体芯片中，则会因过刻蚀导致刻蚀阻挡层被穿透，对金属互连线12产生刻蚀影响，形成空洞19(pin hole)，如图1g所示。而形成空洞19的金属互连线12在后续的灰化过程中会与氧气在高温下反应，形成金属氧化物20，而金属氧化物20会与后续清洗工艺中的酸性溶液发生反应，导致空洞19体积进一步变大，如图1e-1g所示。在典型的实施例中，刻蚀阻挡层13的材料一般选用氮化硅(SiN)，钝化层14的材料一般选用氮氧化硅(SiON)，金属互连线12一般选用金属铜(Cu)。当对所有晶圆上的半导体芯片进行第一次刻蚀以在钝化层14形成开口时，由于SiN与SiON的刻蚀特性相近，铜互连线更容易出现空洞，而空洞表面的铜被氧化形成的氧化铜容易与作为清洗溶液的硫酸溶液反应，使上述缺陷更为严重。在此基础上，当在形成有空洞19的金属互连线12表面形成扩散阻挡层17时，就会导致扩散阻挡层17在空洞19处发生破裂，暴露出金属互连线12，使金属互连线12中的铜扩散进形成的焊垫中，产生扩散缺陷，影响最终形成的半导体器件的性能。

发明内容

为解决上述问题，本发明提供了一种引线焊垫结构的制造方法，以减轻由于金属互连线产生的空洞缺陷，进而增强形成于金属互连线上的扩散阻挡层的质量，尽量避免发生扩散缺陷，提高半导体器件的性能。

本发明提供了一种引线焊垫结构的制造方法，包括：

提供具有多个半导体芯片的晶圆，每个所述半导体芯片包括位于最上层的电介质层，所述电介质层中形成有金属互连线；

在所述电介质层和金属互连线表面形成刻蚀阻挡层和钝化层；

对所述钝化层进行第一次过刻蚀形成对应金属互连线表面的开口，以使所述晶圆上所有半导体芯片中的所述开口底部均完全暴露所述刻蚀阻挡层；

执行高温灰化工艺，以去除所述第一次过刻蚀过程中的刻蚀副产物；

利用还原性气体对开口底部进行第一次表面处理；

执行第二次刻蚀工艺，打开所述开口底部的刻蚀阻挡层，形成沟槽，所述沟槽底部暴露金属互连线；

执行清洗工艺，对在前工艺得到结构进行清洗；

在暴露的金属互连线表面、沟槽侧壁形成扩散阻挡层，并在沟槽内沉积焊垫材料，对焊垫材料进行第三次刻蚀以形成焊垫。

进一步，在执行第二次刻蚀工艺之后，执行清洗工艺之前还包括执行第二次表面处理的步骤，包括利用还原性气体对暴露的金属互连线表面进行第二次表面处理，以去除暴露的金属互连线表面的氧化物。

进一步，对所述钝化层进行第一次过刻蚀形成对应金属互连线表面的开口，以使所述晶圆上所有半导体芯片中的所述开口底部均完全暴露所述刻蚀阻挡层包括：

在所述钝化层表面形成对应所述金属互连线位置的第一图案化光刻胶；

以所述第一图案化光刻胶为掩膜对所述钝化层进行第一次过刻蚀形成对应金属互连线表面的开口，以使所述晶圆上所有半导体芯片中的所述开口底部均完全暴露所述刻蚀阻挡层。

进一步，利用还原性气体对开口底部进行第一次表面处理包括：

利用还原性气体的等离子体对开口底部进行第一次表面处理。

进一步，第一次表面处理时，还原性气体为氢气、氨气、一氧化碳中的一种或两种及以上的组合。

进一步，所述刻蚀阻挡层的材料为氮氧化硅，钝化层的材料为氮化硅，金属互连线的材料为铜，焊垫材料为铝，所述扩散阻挡层材料为钽或氮化钽。

进一步，执行清洗工艺时，使用硫酸溶液对在前工艺得到结构进行清洗。

采用本发明提供的引线焊垫结构的制造方法，在进行第一次过刻蚀在钝化层形成开口，且进行高温灰化后增加了一步利用还原性气体对开口底部进行的第一次表面处理，可使在进行第一次过刻蚀时，金属互连线出现的空洞处的金属氧化物发生还原反应，避免后续清洗工艺时清洗液与金属氧化物发生反应扩大空洞的体积，从而增强形成于金属互连线上的扩散阻挡层的质量，尽量避免发生扩散缺陷，提高半导体器件的性能。

附图说明

图1a-1d为现有引线焊垫结构制造流程结构示意图；

图1e-1g为现有引线焊垫结构制造流程中产生空洞(pin hole)的结构示意图；

图2为本发明引线焊垫结构制造方法的流程示意图；

图3a-3f为本发明引线焊垫结构制造方法的流程结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

本发明提供了一种引线焊垫结构的制造方法，如图2所示，包括：

提供具有多个半导体芯片的晶圆，每个所述半导体芯片包括位于最上层的电介质层，所述电介质层中形成有金属互连线；

在所述电介质层和金属互连线表面形成刻蚀阻挡层和钝化层；

对所述钝化层进行第一次过刻蚀形成对应金属互连线表面的开口，以使所述晶圆上所有半导体芯片中的所述开口底部均完全暴露所述刻蚀阻挡层；

执行高温灰化工艺，以去除所述第一次过刻蚀过程中的刻蚀副产物；

利用还原性气体对开口底部进行第一次表面处理；

执行第二次刻蚀工艺，打开所述开口底部的刻蚀阻挡层，形成沟槽，所述沟槽底部暴露金属互连线；

执行清洗工艺，对在前工艺得到结构进行清洗；

在暴露的金属互连线表面、沟槽侧壁形成扩散阻挡层，并在沟槽内沉积焊垫材料，对焊垫材料进行第三次刻蚀以形成焊垫。

以下结合附图3a-3f和具体实施例对本发明进行详细阐述。

如图3a所示，提供具有多个半导体芯片的晶圆，为简化视图，图3a仅展示了该晶圆具有一个半导体芯片30的局部；每个半导体芯片30包括最上层的电介质层31，电介质层31中形成有金属互连线32；其中，半导体芯片30可以是金属氧化物半导体晶体管(MOS)或互补型金属氧化物半导体晶体管(CMOS)，也可以是动态随机存储器(DRAM)、静态随机存储器(SRAM)、闪存(Flash)、电荷耦合器件(CCD)以及其他逻辑器件；

在电介质层31和金属互连线32表面形成刻蚀阻挡层33和钝化层34，其中，作为优选的，刻蚀阻挡层33的材料优选为氮化硅，钝化层34的材料优选为氮氧化硅，金属互连线32的材料优选为金属铜；

在钝化层34的表面形成第一图案化光刻胶35，第一图案化光刻胶35对应暴露金属互连线32的位置，以第一图案化光刻胶35为掩膜执行第一次过刻蚀，以在钝化层34中形成开口36，且使开口36的底部完全暴露刻蚀阻挡层33；

之所以采用第一次过刻蚀的方式，是出于晶圆表面的刻蚀速率不同的考虑。具体的，使用相同的刻蚀条件和参数，在晶圆不同区域进行刻蚀，会出现由刻蚀速率不同形成的刻蚀差异，因此，晶圆刻蚀速率高的地方刻蚀钝化层34形成的开口36底部已完全暴露刻蚀阻挡层33时，晶圆刻蚀速率低的地方刻蚀钝化层34形成的开口36处并没有将钝化层34刻蚀干净，会使得后续形成的焊垫与半导体芯片之间电接触不良。为解决上述问题，因此在此使用第一次过刻蚀的工艺，以使晶圆上所有半导体芯片中的上述开口36底部均完全暴露刻蚀阻挡层33；

虽然通过第一次过刻蚀可以完全去除开口36内的钝化层34，但是晶圆刻蚀速率高之处的刻蚀钝化层34可能被刻蚀穿透，暴露金属互连线32，并在金属互连线32表面刻蚀形成空洞37；

然后执行高温灰化工艺，以去除第一次过刻蚀过程中的刻蚀副产物和图案化光刻胶35；

在高温灰化工艺中，金属互连线32中的空洞37表面会在高温条件下与氧气发生反应，形成金属氧化物38，如图3b所示；

参照图3c，利用还原性气体对开口底部进行第一次表面处理，优选使用氢气、氨气、一氧化碳中的一种或两种及以上的组合作为还原性气体，利用还原性气体的等离子体对开口36的底部进行第一次表面处理，以还原空洞37表面的金属氧化物38；

如图3d所示，执行第二次刻蚀工艺，打开开口36底部的刻蚀阻挡层34，形成沟槽36’，使沟槽36’底部暴露金属互连线32；

进一步，参照图3e，为了避免沟槽36’底部暴露的金属互连线32在空气中与氧气发生氧化反应形成金属氧化物，在本实施例中优选增加执行第二次表面处理的步骤，同样利用还原性气体的等离子体，对暴露的金属互连线32表面进行第二次表面处理，以去除暴露的金属互连线32表面的氧化物；

如图3f所示，执行清洗工艺，如使用硫酸溶液对在前工艺得到结构进行清洗后，在暴露的金属互连线32表面、沟槽36’侧壁形成扩散阻挡层39，并在沟槽36’内沉积焊垫材料，对焊垫材料进行第三次刻蚀以形成焊垫40；在此步骤中，扩散阻挡层39的材料优选金属钽或氮化钽，焊垫40的材料优选为金属铝。

与现有技术相比，并参照图3f和图1g，可以得出，由于本发明中，在依次执行了第一次过刻蚀和高温灰化工艺之后，利用还原性气体对第一次过刻蚀形成的开口的底部执行了第一次表面处理，使过刻蚀和高温灰化导致的金属互连线中的空洞表面的金属氧化物发生还原，不会在后续清洗过程中与清洗液发生反应进一步扩大空洞的体积，从而增强形成于金属互连线上的扩散阻挡层的质量，尽量避免发生扩散缺陷，提高半导体器件的性能。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种引线焊垫结构的制造方法，其特征在于，包括：

提供具有多个半导体芯片的晶圆，每个所述半导体芯片包括位于最上层的电介质层，所述电介质层中形成有金属互连线；

在所述电介质层和金属互连线表面形成刻蚀阻挡层和钝化层；

对所述钝化层进行第一次过刻蚀形成对应金属互连线表面的开口，以使所述晶圆上所有半导体芯片中的所述开口底部均完全暴露所述刻蚀阻挡层；

执行高温灰化工艺，以去除所述第一次过刻蚀过程中的刻蚀副产物；

利用还原性气体对开口底部进行第一次表面处理；

执行第二次刻蚀工艺，打开所述开口底部的刻蚀阻挡层，形成沟槽，所述沟槽底部暴露金属互连线；

执行清洗工艺，对在前工艺得到结构进行清洗；

在暴露的金属互连线表面、沟槽侧壁形成扩散阻挡层，并在沟槽内沉积焊垫材料，对焊垫材料进行第三次刻蚀以形成焊垫；

其中，在执行第二次刻蚀工艺之后，执行清洗工艺之前还包括执行第二次表面处理的步骤，包括利用还原性气体对暴露的金属互连线表面进行第二次表面处理，以去除暴露的金属互连线表面的氧化物。

2.根据权利要求1所述的方法，其特征在于，对所述钝化层进行第一次过刻蚀形成对应金属互连线表面的开口，以使所述晶圆上所有半导体芯片中的所述开口底部均完全暴露所述刻蚀阻挡层包括：

在所述钝化层表面形成对应暴露所述金属互连线位置的第一图案化光刻胶；

以所述第一图案化光刻胶为掩膜对所述钝化层进行第一次过刻蚀形成对应金属互连线表面的开口，以使所述晶圆上所有半导体芯片中的所述开口底部均完全暴露所述刻蚀阻挡层。

3.根据权利要求2所述的方法，其特征在于，利用还原性气体对开口底部进行第一次表面处理包括：

利用还原性气体的等离子体对开口底部进行第一次表面处理。

4.根据权利要求3所述的方法，其特征在于，第一次表面处理时，还原性气体为氢气、氨气、一氧化碳中的一种或两种以上的组合。

5.根据权利要求4所述的方法，其特征在于，所述刻蚀阻挡层的材料为氮氧化硅，钝化层的材料为氮化硅，金属互连线的材料为铜，焊垫材料为铝，所述扩散阻挡层材料为钽或氮化钽。

6.根据权利要求5所述的方法，其特征在于，执行清洗工艺时，使用硫酸溶液对在前工艺得到结构进行清洗。