CN105428425A - 高频功率二极管及其制造方法 - Google Patents

高频功率二极管及其制造方法 Download PDF

Info

Publication number
CN105428425A
CN105428425A CN201510742720.XA CN201510742720A CN105428425A CN 105428425 A CN105428425 A CN 105428425A CN 201510742720 A CN201510742720 A CN 201510742720A CN 105428425 A CN105428425 A CN 105428425A
Authority
CN
China
Prior art keywords
layer
master
frequency power
conductivity type
type dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510742720.XA
Other languages
English (en)
Other versions
CN105428425B (zh
Inventor
J·霍莫拉
J·波德泽姆斯基
L·拉德范
I·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB T&D Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB T&D Technology AG filed Critical ABB T&D Technology AG
Publication of CN105428425A publication Critical patent/CN105428425A/zh
Application granted granted Critical
Publication of CN105428425B publication Critical patent/CN105428425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

提供一种高频功率二极管，其包括：具有第一主侧(101)和第二主侧(102)的半导体晶圆，形成在第一主侧(101)上的第一导电类型的第一层(103)，形成在第二主侧(102)上的第二导电类型的第二层(105)以及形成在第一层(103)和第二层(105)之间的第二导电类型的第三层(104)。第一层(103)具有从邻近于晶圆的第一主侧(101)的1019cm-3或更高降低到第一层(103)和第三层(104)接触面处的1.5·1015cm-3或更少的掺杂剂浓度。第二层(105)具有从邻近于晶圆的第二主侧(102)的1019cm-3或更高降低到第二层(105)和第三层(104)接触面处的1.5·1015cm-3或更少的掺杂剂浓度，并且第三层(104)具有1.5·1015cm-3或更少的掺杂剂浓度。距第一主侧(101)50μm距离处的第一层(103)中掺杂剂浓度和距第二主侧(102)50μm距离处的第二层(105)中掺杂剂浓度分别为1017cm-3或更高，并且第三层(104)的厚度小于60μm。

Description

高频功率二极管及其制造方法
技术领域
本发明涉及如权利要求1的前言所述的高频功率二极管，以及制造这种高频功率二极管的方法。
背景技术
对于电阻焊接，使用是功率半导体二极管的焊接二极管作为整流器二极管是已知的。电阻焊接是用于接合金属板的技术。或许，电阻焊接的最常见应用是在车身的制造过程中的点焊，在该制造过程中，在组装线上见到的工业机器人的多数是点焊工。电阻焊接是其中通过从对电流的抵抗所获得的热量来接合接触金属表面的过程。因此，影响热量或焊接温度的关键因素是电流和焊接时间的长度。在若干1000A直到100000A的范围内的高电流通过金属时，熔化金属的小池在最大电阻的点(连接或“结合”表面)处形成。
因此，焊接二极管的主要特征是结合低导通状态(on-state)电压和非常低的热电阻的在上文提到的若干1000A直到100000A的范围内的高电流能力，同时所需的反向电压相对低，通常在200V到600V的范围内。
图1f中以截面示出已知焊接二极管。它包括具有第一主侧1和与第一主侧1相对的第二主侧2的硅晶圆。在晶圆中，从其第一主侧1到其第二主侧2形成有：邻近于第一主侧1的高掺杂p型阳极层3，低掺杂n型基极层4和邻接于晶圆的第二主侧2的高掺杂n型阴极层5。阳极层3、基极层4和阴极层5形成pin二极管结构。在晶圆的第一主侧1上，形成有阳极电极6，并且在晶圆的第二主侧2上形成有阴极电极7。
下面参考图1a到图1f描述已知焊接二极管的制造过程。已知焊接二极管是由比通过更精细的外延过程制造焊接二极管更加成本有效的扩散过程所制造的扩散pin二极管。特别地是，pin二极管结构的本征或低掺杂层的外延生长是关键的并且成本密集的过程。
在用于制造已知焊接二极管的第一过程步骤中，p型掺杂剂铝(Al)和硼(B)从如图1a所示的所有侧扩散进低掺杂n型硅晶圆10。在那里，p型掺杂剂Al和B的扩散通过箭头指示。由于第一过程步骤，在晶圆的第一主侧1上的高掺杂p型层13和在晶圆的第二主侧上的另一个高掺杂p型层13′如图1b所示的那样形成。高掺杂p型层13和13′被由晶圆10的材料所形成的低掺杂n型层14分开。此后，在第二主侧2上的高掺杂p型层13′通过第二过程步骤中晶圆10的机械研磨来去除，以形成如图1c所示的具有厚度W1＜W0的变薄晶圆，其中W0是在第二过程步骤中变薄之前的晶圆10的厚度。
在图1d中所示的第三过程步骤中，相对薄的高掺杂n型阴极层5通过作为n型掺杂剂的磷(P)从其第二主侧2扩散进变薄晶圆的低掺杂n型层14来形成，同时变薄晶圆的第一主侧1由氧化硅阻挡层19覆盖以阻止在第三过程步骤期间n型掺杂剂P扩散进高掺杂p型层13。图1d中P扩散进晶圆由箭头指示。
在第三过程步骤中形成高掺杂的n型阴极层5之后，氧化硅阻挡层19通过蚀刻来去除，以获得如图1e所示的具有阳极层3、基极层4和阴极层5的装置。已知制造方法的最后过程步骤是在阳极层3上形成阳极电极6的步骤和在阴极层5上形成阴极电极7的步骤以得到(arriveat)如图1f中所示的已知焊接二极管。
在焊接二极管的已知制造过程中，存在关于阳极层3的厚度W2、基极层4的厚度W3和阴极层5的厚度W4的某些限制。
由于第二高掺杂p型层18必须通过研磨去除的事实，第一高掺杂p型层13的厚度由晶圆的机械稳定性限制，并且因此最终装置中阳极层3的厚度也由其限制。第一高掺杂p型层13越厚，图1c所示的变薄晶圆必须越薄。
此外，阴极层5的厚度W4主要由氧化硅阻挡层19的阻塞功能被及时限制的事实来限制。在某个时间之后，n型掺杂剂也将会通过氧化硅阻挡层19扩散进第一高掺杂p型层13。阴极层5的扩散深度的另一个限制因素是以下事实：不但n型掺杂剂而且第一高掺杂p型层13的p型掺杂剂在用于形成阴极层5的第三过程步骤期间通过扩散而移动并且蔓延(spread)。
由于上述的限制，已知焊接二极管具有约100μm或更多的基极层4的厚度W3。
在图2中，示出了已知焊接二极管的掺杂分布(profile)，即从晶圆的第一主侧1到第二主侧2的掺杂剂浓度。在那里，距晶圆表面的距离表示距硅晶圆的第一主表面的距离。在图2中也示出了在正向偏置条件下基极层4中的载流子浓度。由于高水平注入，在正向偏置条件下在焊接二极管的基极层4中电子n的浓度等于空穴p的浓度。在图2中，点曲线25代表在没有已知焊接二极管的电子辐照(irradiation)的情况下载流子浓度n＝p，并且短划线26代表在已知焊接二极管的电子辐照后载流子浓度n＝p。电子辐照是通过在硅晶圆中诱导作为复合中心的深水平(deeplevel)陷阱而降低载流子寿命的已知方式。
对于低导通状态电压，导电性应该尽可能高，并且因此基极层4中的载流子浓度n＝p也应该尽可能高。然而，在基极层4中的高载流子浓度n＝p还导致高反向恢复电荷Qrr，其基本上对应于代表载流子浓度的曲线下方的区域(即在图2中点曲线25或短划线26下方的区域)。在高频下，高反向恢复电荷Qrr和高少数载流子寿命导致高转换损耗。在已知焊接二极管中，电子辐照将会通过降低反向恢复电荷Qrr和载流子寿命二者来降低转换损耗。然而，如能够从点曲线25和短划线26的比较看出，电子辐照同时导致基极层4中显著降低的载流子浓度n＝p以及因此导致显著增加的导通状态电压。由于转换损耗是增加二极管的操作频率的限制因素，所以已知焊接二极管不适于在大约1kHz以上的频率。
发明内容
本发明的目的是提供用于电阻焊接(即焊接二极管)的高频功率二极管，其能够以低导通状态电压和高电流能力用在10kHz或更高的高频。提供这种高频功率二极管的制造方法也是本发明的目的。
通过如权利要求1所述的高频功率二极管达到该目的。
在如权利要求1所述的高频功率二极管中，将高掺杂的第一层与另一种导电类型的高掺杂的第二层分开的第三层的厚度小于60μm。因此，反向恢复电荷低并且高频功率二极管在10kHz和更高的频率下能够用作整流器二极管。通过使用高频功率二极管，电阻焊接的设备能够在更高频率下操作。这具有更小变压器能够用在焊接设备中的益处。因此，益处是焊接设备的更低成本、更小空间和更低重量。
本发明的进一步发展在从属权利要求中指定。
在一个优选实施例中，第一层和第二层各自具有至少7·1019cm-3的表面掺杂浓度。这种高掺杂浓度确保非常低的导通状态电压。
在一个优选实施例中，半导体晶圆具有150μm或更多的厚度。该特征的优点是晶圆具有良好的机械稳定性。
在一个优选实施例中，装置包括作为复合中心的深水平陷阱以降低载流子寿命。在具有约100μm或更多的低掺杂n型层的厚度的已知焊接二极管中，由于在如上所论述的正向偏置条件下降低了低掺杂n型层中的载流子浓度，深水平陷阱导致更高的导通状态电压。与其相反，在根据本发明的高频功率二极管中的深水平陷阱不导致将高掺杂的第一层与高掺杂的第二层分开的第三层中载流子浓度的显著降低。因此，深水平陷阱能够用在本发明中以进一步提高反向恢复并且在没有牺牲低导通状态电压的情况下降低高频下的转换损耗。
在一个优选实施例中，装置包括电子辐照诱导陷阱。电子辐照是在装置中产生深水平陷阱的容易、快速并且成本有效的方式。
该目的还可通过如权利要求11所述的制造高频功率二极管的方法达到。
如权利要求11所述的本发明的方法具有以下优点：第一导电类型掺杂剂从其第一主侧进到半导体晶圆和第二导电类型掺杂剂从其第二主侧进到半导体晶圆的同时扩散允许不仅形成深扩散阳极层而且形成深扩散阴极层以制造具有扩散的阳极和阴极层的扩散pin二极管结构，该结构具有小于60μm的薄基极层。
在一个优选实施例中，第一导电类型掺杂剂在第一主侧处的表面浓度和第二导电类型掺杂剂在第二主侧处的表面浓度在阳极层和阴极层同时扩散的步骤(b)期间保持恒定。该特征具有能够在良好的过程控制下实现最大掺杂水平的优点。
在一个优选方法中，该方法进一步包括在同时扩散的步骤(b)之前将半导体晶圆变薄到厚度在150和250μm之间的步骤。该特征具有以下优点：在不牺牲半导体晶圆的机械稳定性的情况下必要的扩散深度能够被降低并且最终装置的导通状态电压能够被降低。
附图说明
下面将参考附图解释本发明的详细实施例，附图中：
图1a到图1f以截面图示用于制造已知焊接二极管的制造过程，其中图1f示出最终制造的已知焊接二极管；
图2示出图1f所示的已知焊接二极管的掺杂剂浓度分布和在正向偏置条件下其基极层中的载流子浓度；
图3a到图3e以截面图示用于制造根据本发明实施例的高频功率二极管的制造过程，其中图3e示出根据本发明实施例的最终制造的焊接二极管；以及
图4示出图3e所示的焊接二极管的掺杂剂浓度分布和正向偏置条件下其基极层中的载流子浓度；
用在附图中的参考标记和它们的含义概述在参考标记列表中。通常，说明书通篇类似的元件具有相同的参考标记。所描述的实施例作为示例来表示而不应该限制发明的范围。
具体实施方式
在图3e中，以截面示出了根据本发明实施例的高频功率二极管。图3e所示的高频功率二极管包括具有第一主侧101和与第一主侧101相对的第二主侧102的硅晶圆。硅晶圆具有在垂直于第一和第二主侧方向的约200μm的厚度以及在平行于第一和第二主侧方向的约50mm的直径。
在晶圆中，从其第一主侧101到其第二主侧102形成有：邻近于第一主侧101的高掺杂p型阳极层103，低掺杂n型基极层104和邻近于晶圆的第二主侧102的高掺杂n型阴极层105。阳极层103、基极层104和阴极层105形成pin二极管结构。在晶圆的第一主侧101上形成有阳极电极106，并且在晶圆的第二主侧102上形成有阴极电极107。
阳极层103有意掺杂有作为p型掺杂剂的硼(B)。阳极层103中硼的浓度从邻近于晶圆的第一主侧101的1019cm-3或更高，优选7·1019cm-3或更多，的浓度降低到在基极层104和阳极层103的接触面处的1.5·1015cm-3或更少的浓度。阴极层105有意掺杂有作为n型掺杂剂的磷(P)。阴极层105中磷的浓度从邻近于晶圆的第二主侧102的1019cm-3或更高，优选7·1019cm-3或更多，的浓度降低到在基极层104与阴极层105的接触面处的1.5·1015cm-3或更少的浓度。基极层104稍微地掺杂有作为掺杂浓度为1.5·1015cm-3或更少的n型掺杂剂的磷。
阳极层103中硼的掺杂浓度分布和阴极层105中磷的浓度分布是通过硼从第一主侧进到晶圆和磷通过第二主侧进到晶圆的同时深扩散产生的浓度分布。阳极层13中硼的扩散深度和阴极层105中磷的扩散深度分别通过1017cm-3或更多的在距第一主侧101的50μm的距离处阳极层103中硼的浓度以及在距第二主侧的50μm的距离处阴极层105中磷的浓度来表征。本发明的本实施例中基极层104的厚度W3′小于60μm。在本实施例中，这表示基极层104的厚度W3′小于两个双极的扩散长度。在本发明中通过深扩散阳极层103和深扩散阴极层105获得基极层104的低厚度，其厚度W2′和W4′至少大于50μm。
另外，本实施例的高频功率二极管的半导体晶圆包括作为复合中心的深水平陷阱以降低载流子寿命。更具体地是，在本实施例中深水平陷阱是电子辐照诱导陷阱。
在图4中示出从硅晶圆的第一主表面101到硅晶圆的第二主表面102的本实施例的高频功率二极管的掺杂分布。在图4中，距晶圆表面的距离表示距硅晶圆第一主表面101的距离。粗线代表阳极层103中硼的浓度和基极层104中以及阴极层105中磷的浓度。点曲线125代表在没有电子辐照诱导深水平陷阱的高频功率二极管的正向偏置条件下基极层104中的载流子浓度n＝p，而短划线126代表在具有电子辐照诱导深水平陷阱的高频功率二极管的正向偏置条件下的载流子浓度n＝p。如在用图1和图2所论述的已知焊接二极管中那样，由于高水平注入条件，在正向偏置条件下电子n的浓度等于基极层104中空穴p的浓度。如从曲线125和126的比较能够看出，由于基极层的小于60μm的小厚度W3′，电子辐照诱导深水平陷阱不具有对载流子浓度的显著影响。因此，在本发明的高频功率二极管中，在对导通状态电压没有显著不利影响的情况下，载流子寿命能够被降低并且因此转换损耗也能够被降低。
接下来，将参考图3a到图3e描述用于制造根据本发明实施例的图3e所示的高频功率二极管的制造方法。
在第一过程步骤中，稍微掺杂有作为具有掺杂剂浓度1.5·1015cm-3或更少的n型掺杂剂的磷的硅晶圆110从如图3a中所示的其原始厚度W0′变薄到如图3b中所示的厚度W1′＜W0′。在本实施例中，硅晶圆110的厚度W0′是279μm±25μm并且硅晶圆的直径是约50mm。变薄后的晶圆114的厚度W1′在本实施例中是约200μm。
在图3c中所示的过程步骤中，存在同时扩散的从其第一主侧101进到变薄的硅晶圆114的作为p型掺杂剂的硼(B)以及从其第二主侧102进到变薄的硅晶圆114的作为n型掺杂剂的磷(P)。在那里，掺杂剂进到半导体晶圆的扩散要被理解为从晶圆外部进到晶圆的扩散，也就是掺杂剂或掺杂剂前体在扩散步骤期间从外部供应。在本实施例中，扩散从气相来执行，其中载流子气体富含用于也以气体形式的所希望掺杂剂的前体(例如用于磷的磷化氢PH3和用于硼的乙硼烷B2H6)。在同时扩散期间，必须确保用于硼的源仅与变薄的硅晶圆114的第一主侧101接触而不与变薄的硅晶圆114的第二主侧102接触，同时也必须确保用于磷的源仅与变薄的硅晶圆114的第二主侧102接触而不与变薄的硅晶圆114的第一主侧102接触。扩散在900℃到1400℃范围内的高温下执行几十个小时以获得如上文参考图3e所表征的硼和磷二者的深扩散分布。优选地，扩散在掺杂剂的恒定表面浓度下执行，该恒定表面浓度也称为“恒定表面浓度条件”，其中接近晶圆表面的掺杂剂浓度通过来自外部的掺杂剂的持续供应来保持恒定。
在硼从其第一主侧101进到变薄的硅晶圆114和磷从其第二主侧102进到变薄的硅晶圆114的同时扩散的步骤之后，阳极电极106形成在阳极层103上，并且阴极电极107形成在阴极层105上以获得图3e中所示的高频功率二极管。
作为进一步的过程步骤，高频功率二极管使用电子来辐照以在硅晶圆中产生深水平缺陷从而降低载流子寿命。优选地，晶圆的整个有源区域受到电子辐照。
在不脱离由所附权利要求书限定的发明构思的情况下上述实施例的修改是可能的，这对于本领域技术人员是显然的。
在上述的实施例中，磷用作用于基极层104以及用于阴极层105的优选n型掺杂剂。然而，也有可能使用任何其他类型的n型掺杂剂，例如砷(As)或锑(Sb)或铋(Bi)，用于这些层或使用甚至超过一种类型的n型掺杂剂。示范地，基极层可用相比于阴极层的另一种n型掺杂剂掺杂。例如，基极层也可由NTD(中子变化掺杂)硅形成。在权利要求书中，第一导电类型掺杂剂浓度指的是作为第一导电类型掺杂剂的所有掺杂剂的总浓度。同样地，第二导电类型掺杂剂浓度指的是作为第二导电类型掺杂剂的所有掺杂剂的总浓度。
在上述实施例中，高频功率二极管的基极层I04和用于制造这种高频功率二极管的硅晶圆110有意掺杂有作为n型掺杂剂的磷。然而，本发明的高频功率二极管的基极层也可以是本征半导体层，或者甚至可以是低掺杂p型层，只要基极层中的掺杂浓度为1.5·1015cm-3或更少。
在上述实施例中，高频功率二极管用具有200μm厚度和约50mm直径的硅晶圆来描述。然而，硅晶圆的尺寸不局限于这类值。在另一个实施例中，硅晶圆可具有任何其他厚度，优选在150μm以上，以及任何其他直径，优选在25mm以上。
上文用硅晶圆描述了高频功率二极管的实施例。然而，比如锗的另一种半导体材料例如可用于高频功率二极管以及制造这种高频功率二极管的方法。
在上面的高频功率二极管的制造方法的实施例中，从气体源执行同时扩散。然而，扩散也可用固体源执行，在固体源中包括掺杂剂的固体片放置成与硅晶圆接触，或者扩散能够用液体源(例如用于硼的溴化硼BBr3和用于磷的氯化磷酰POCl3)执行。也有可能在同时扩散期间使用气体源、固体源或液体源的任何组合。
应该注意，术语“包括”不排除其他元件或步骤，并且未限定数目的要素不排除多个该要素。而且关联不同实施例所描述的元件可以结合。
参考标记列表：
1第一主侧
2第二主侧
3阳极层
4基极层
5阴极层
6阳极电极
7阴极电极
10晶圆
13第一主侧上的高掺杂p型层
13′第二主侧上的高掺杂p型层
14低掺杂n型层
19氧化硅阻挡层
25在没有电子辐照诱导深水平陷阱的正向偏置条件下的载流子浓度
26在具有电子辐照诱导深水平陷阱的正向偏置条件下的载流子浓度
101第一主侧
102第二主侧
103阳极层
104基极层
105阴极层
106阳极电极
107阴极电极
110硅晶圆
114变薄的硅晶圆
W0变薄前晶圆的厚度
W1变薄后晶圆的厚度
W2阳极层的厚度
W3基极层的厚度
W4阴极层的厚度
W0′变薄前晶圆的厚度
W1′变薄后晶圆的厚度
W2′阳极层的厚度
W3′基极层的厚度
W4′阴极层的厚度

Claims (15)

1.一种高频功率二极管，包括：
半导体晶圆，所述半导体晶圆具有第一主侧(101)和与所述第一主侧(101)相对的第二主侧(102)，
第一层(103)，所述第一层(103)形成在所述半导体晶圆中邻近于所述第一主侧(101)，所述第一层(103)具有是n或p型导电性的第一导电类型，
第二层(105)，所述第二层(105)形成在所述半导体晶圆中邻近于所述第二主侧(102)，所述第二层(105)具有第二导电类型，所述第二导电类型是n或p型导电性但是不同于所述第一导电类型，
第三层(104)，所述第三层(104)形成在所述半导体晶圆中在所述第一层(103)和所述第二层(105)之间，所述第三层(104)具有所述第二导电类型，
其中，所述第一层(103)具有第一导电类型掺杂剂浓度，所述第一导电类型掺杂剂浓度从邻近于所述晶圆的所述第一主侧(101)的1019cm-3或更高降低到所述第一层(103)和所述第三层(104)接触面处的1.5·1015cm-3或更低，
其中，所述第二层(105)具有第二导电类型掺杂剂浓度，所述第二导电类型掺杂剂浓度从邻近于所述晶圆的所述第二主侧(102)的1019cm-3或更高降低到所述第二层(105)和所述第三层(104)接触面处的1.5·1015cm-3或更低，以及
其中，所述第三层(104)具有1.5·1015cm-3或更低的第二导电类型掺杂剂浓度，
特征在于，距所述第一主侧(101)50μm距离处的所述第一层(103)中所述第一导电类型掺杂剂浓度和距所述第二主侧(102)50μm距离处的所述第二层(105)中所述第二导电类型掺杂剂浓度分别是1017cm-3或更高，并且所述第三层(104)的厚度小于60μm。
2.如权利要求1所述的高频功率二极管，其中所述第一层(103)和所述第二层(105)各自具有至少7·1019cm-3的表面掺杂浓度。
3.如前述权利要求中任一项所述的高频功率二极管，其中磷是所述第二层(105)中的第二导电类型掺杂剂。
4.如前述权利要求中任一项所述的高频功率二极管，其中硼是所述第一层(103)中的第一导电类型掺杂剂。
5.如前述权利要求中任一项所述的高频功率二极管，其中所述半导体晶圆是硅晶圆。
6.如前述权利要求中任一项所述的高频功率二极管，其中所述半导体晶圆具有150μm或更高的厚度。
7.如前述权利要求中任一项所述的高频功率二极管，其中掺杂浓度分布通过第一导电类型掺杂剂进到所述第一主侧(101)和第二导电类型掺杂剂进到所述第二主侧(102)的同时扩散来形成。
8.如前述权利要求中任一项所述的高频功率二极管，包括复合中心以降低载流子寿命。
9.如前述权利要求中任一项所述的高频功率二极管，包括电子辐照诱导陷阱。
10.如前述权利要求中任一项所述的高频功率二极管，其中所述第三层(104)的厚度小于两个双极扩散长度。
11.一种用于制造如前述权利要求中任一项所述的高频功率二极管的制造方法，所述方法包括：
(a)提供所述半导体晶圆(114)的步骤；以及
(b)第一导电类型掺杂剂从其第一主侧(101)进到所述半导体晶圆(114)和第二导电类型掺杂剂从其第二主侧(102)进到所述半导体晶圆的同时扩散的步骤。
12.如权利要求11所述的制造方法，其中所述第一导电类型掺杂剂在所述第一主侧(101)处的表面浓度和所述第二导电类型掺杂剂在所述第二主侧(102)处的表面浓度在所述扩散步骤(b)期间保持恒定。
13.如权利要求11或12所述的制造方法，进一步包括在所述扩散步骤(b)之前使所述半导体晶圆(110)变薄到150和250μm之间的厚度的步骤。
14.如权利要求11到13中任一项所述的制造方法，进一步包括在所述半导体晶圆中形成复合中心的步骤。
15.如利要求14所述的制造方法，其中所述复合中心通过所述半导体晶圆的电子辐照来诱导。
CN201510742720.XA 2014-09-15 2015-09-15 高频功率二极管及其制造方法 Active CN105428425B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14184784.8 2014-09-15
EP14184784.8A EP2996152B1 (en) 2014-09-15 2014-09-15 High frequency power diode and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN105428425A true CN105428425A (zh) 2016-03-23
CN105428425B CN105428425B (zh) 2018-06-26

Family

ID=51539198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510742720.XA Active CN105428425B (zh) 2014-09-15 2015-09-15 高频功率二极管及其制造方法

Country Status (6)

Country Link
US (1) US9553210B2 (zh)
EP (1) EP2996152B1 (zh)
JP (1) JP6484147B2 (zh)
KR (1) KR101811922B1 (zh)
CN (1) CN105428425B (zh)
RU (1) RU2684921C2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2996152B1 (en) * 2014-09-15 2017-03-15 ABB Schweiz AG High frequency power diode and method for manufacturing the same
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4045252A (en) * 1974-10-18 1977-08-30 Thomson-Csf Method of manufacturing a semiconductor structure for microwave operation, including a very thin insulating or weakly doped layer
EP0193462A1 (fr) * 1985-02-26 1986-09-03 Thomson-Csf Diode hyperfréquence de type PIN à transitions abruptes
US6060745A (en) * 1997-08-25 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a monotonically decreasing impurity concentration
WO2013028973A1 (en) * 2011-08-25 2013-02-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5819125B2 (ja) * 1976-08-11 1983-04-16 株式会社日立製作所 半導体装置の製造方法
JPH07226405A (ja) * 1994-12-19 1995-08-22 Meidensha Corp 半導体デバイスの製造方法
JPH10270720A (ja) * 1997-03-24 1998-10-09 Fuji Electric Co Ltd 高圧シリコンダイオード
JP2000022174A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置の製造方法
US7485920B2 (en) * 2000-06-14 2009-02-03 International Rectifier Corporation Process to create buried heavy metal at selected depth
GB0130018D0 (en) * 2001-12-15 2002-02-06 Koninkl Philips Electronics Nv Semiconductor devices and their manufacture
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
RU70411U1 (ru) * 2007-09-24 2008-01-20 Открытое акционерное общество "Электровыпрямитель" Силовой импульсный полупроводниковый диод
EP2733746B1 (en) * 2011-09-08 2019-05-22 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
US8836090B1 (en) * 2013-03-01 2014-09-16 Ixys Corporation Fast recovery switching diode with carrier storage area
US9349799B2 (en) * 2014-08-14 2016-05-24 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
US9209027B1 (en) * 2014-08-14 2015-12-08 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
EP2996152B1 (en) * 2014-09-15 2017-03-15 ABB Schweiz AG High frequency power diode and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4045252A (en) * 1974-10-18 1977-08-30 Thomson-Csf Method of manufacturing a semiconductor structure for microwave operation, including a very thin insulating or weakly doped layer
EP0193462A1 (fr) * 1985-02-26 1986-09-03 Thomson-Csf Diode hyperfréquence de type PIN à transitions abruptes
US6060745A (en) * 1997-08-25 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a monotonically decreasing impurity concentration
WO2013028973A1 (en) * 2011-08-25 2013-02-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing

Also Published As

Publication number Publication date
RU2684921C2 (ru) 2019-04-16
RU2015139136A (ru) 2017-03-17
RU2015139136A3 (zh) 2019-03-19
EP2996152A1 (en) 2016-03-16
KR101811922B1 (ko) 2017-12-22
KR20160031964A (ko) 2016-03-23
CN105428425B (zh) 2018-06-26
JP2016063220A (ja) 2016-04-25
US20160079441A1 (en) 2016-03-17
JP6484147B2 (ja) 2019-03-13
EP2996152B1 (en) 2017-03-15
US9553210B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
JP6610768B2 (ja) 半導体装置
US10784349B2 (en) Semiconductor device
CN102867846B (zh) 半导体器件
US10056450B2 (en) Semiconductor device
US9905555B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5787853B2 (ja) 電力用半導体装置
US20190067462A1 (en) Semiconductor device
CN102714226B (zh) Pin二极管
US20130234201A1 (en) Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
CN108604602A (zh) 半导体装置及半导体装置的制造方法
WO2017217198A1 (ja) 半導体装置
JP2007184486A (ja) 半導体装置
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
CN105280720A (zh) 半导体装置
JP2020077674A (ja) 半導体装置および製造方法
JP6103839B2 (ja) 半導体装置および半導体装置の製造方法
CN105428425A (zh) 高频功率二极管及其制造方法
US8648447B2 (en) Semiconductor rectifier device
CN104576730A (zh) 超级结器件及其制造方法
CN104465654A (zh) 半导体器件及其制造方法
WO2023176887A1 (ja) 半導体装置および半導体装置の製造方法
US20160049484A1 (en) Semiconductor device
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
CN118335806A (zh) 一种pin二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180517

Address after: Baden, Switzerland

Applicant after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Applicant before: ABB TECHNOLOGY Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210624

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20240103

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right