CN105409173A - 统一以太网解决方案 - Google Patents

统一以太网解决方案 Download PDF

Info

Publication number
CN105409173A
CN105409173A CN201480041254.6A CN201480041254A CN105409173A CN 105409173 A CN105409173 A CN 105409173A CN 201480041254 A CN201480041254 A CN 201480041254A CN 105409173 A CN105409173 A CN 105409173A
Authority
CN
China
Prior art keywords
monolithic integrated
ethernet
integrated circuit
code
management code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480041254.6A
Other languages
English (en)
Inventor
P.贾劳迪亚斯
J.阿德拉格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Electric SE
Schneider Electric Industries SAS
Original Assignee
Schneider Electric SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schneider Electric SE filed Critical Schneider Electric SE
Publication of CN105409173A publication Critical patent/CN105409173A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/12—Protocol engines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)
  • Small-Scale Networks (AREA)

Abstract

一些实施例提供了单片集成电路，其支持多个工业以太网协议、现场总线协议和工业应用处理，从而提供单个硬件平台，其可用于建立在工业网络中实现的各种自动化装置/设备，如控制器，现场装置，网络通信节点等。单片集成电路可以包括：至少一个应用处理器核，其可操作为执行工业应用和以太网连接/管理代码，包括标准以太网连接/管理代码和工业以太网连接/管理代码；实时处理模块，其被配置为支持多个工业以太网数据链路层；接口，其被配置为耦接到外部的非易失性(例如闪存)存储器，该至少一个应用处理器被配置为从其就地执行处理；以及片上RAM，其具有足以消除至少一个应用处理器核执行操作***、工业应用、以及以太网连接/管理代码时对外部RAM的需要的容量。

Description

统一以太网解决方案
相关申请
本申请要求美国临时申请No.61/837,022的权益，其提交日为2013年6月19日，在此通过引用并入其全文，为了每个允许或不禁止这种引用并入的PCT成员国和区域的目的。
技术领域
本公开一般涉及工业网络，更具体地，涉及集成电路，其支持多个工业以太网协议、现场总线协议和工业应用处理等，从而提供单个硬件平台，该单个硬件平台可用于建立在工业网络中实施的各种自动化装置/设备(因此提供专用标准产品(ASSP))。
背景技术
工业自动化/控制***被用于控制包括处理、机器等的各种各样的***的操作，并且，通常通过多个控制***组件或装置(如控制模块，I/O模块，I/O设备等)的配置和互连适配于不同控制应用。现有的工业控制***通常包括处理器，其运行或执行控制程序，以与I/O***(例如，通常是一个或多个I/O模块或装置)交互，来从现场传感器接收模拟和/或数字输入形式的***信息，并将输出(模拟和/或数字)提供到一个或多个致动器。工业控制***越来越多地与制造设施中的管理信息和其它***互连，并且，可以可操作地连接到任何数量的通信网络，以促进各种业务管理功能，如除了处理/机器控制功能之外，还有库存控制、会计、生产控制等。
整合业务和控制网络结构以将工业控制***与通用目的***互连的期望、连同快速以太网的演进与发展(例如，在具有全双工模式的切换模式中)，已允许工业以太网(如以太网/IP网络，其允许现场装置到以太网的直连)被广泛用于工业应用。事实上，在工业自动化中，工业以太网正在成为占主导地位的(如果不是必须的)技术。
但是，大量工业以太网协议(例如，对应于各种各样的现场总线协议)，其中有许多需要专门的(例如，非标准)MAC设计(例如，为了实时响应)，向工业自动化设备/部件和***的设计人员和/或供应商/经销商(如芯片和电路板设计人员/经销商、装置(例如，控制器、I/O模块、驱动器等的设计人员/OEM))提出了很多技术和成本挑战，其与支持多个因特网以太网协议的设备/产品相关联。
此外，虽然各种具有以太网/IP能力的现场装置(例如，致动器、马达、阀)已经成为商业可得的，但许多现场装置(例如，低体积或专门化的、和/或低成本的设备，如低成本传感器等)可能未被提供工业以太网通信功能，这是因为，并入以太网通信功能的成本对于这样的设备可能是过高的。这样，这些现场设备通常使用传统的工业现场总线网络来提供通信。但是，将这样的现场总线装置与工业以太网网络连接需要链路装置(例如，桥)，其占据了以太网节点，并增加了***配置和维护复杂性。
由此，需要改进的装置和方法，用于多个工业以太网协议的低成本和高效支持。
发明内容
本发明的一些实施例提供了集成电路，其支持多个工业以太网协议、现场总线协议和工业应用处理等，从而提供可用于建立在工业网络中实施的各种自动化装置/设备(如控制器，现场装置，网络通信节点等)的单个硬件平台。
在一些实施例中，单片集成电路包括：至少一个应用处理器核，其可操作为执行工业应用和以太网连接/管理代码，包括标准以太网连接/管理代码和工业以太网连接/管理代码；实时处理模块，其被配置为支持多个工业以太网数据链路层；接口，其被配置为耦接到外部的非易失性(例如闪存)存储器，至少一个应用处理器被配置为从所述非易失性存储器就地(inplace)执行处理；以及片上RAM，其具有足以消除至少一个应用处理器核执行操作***、工业应用、以及以太网连接/管理代码时对外部RAM的需要的容量。在一些实现方式中，单片集成电路不包括片上闪存。
一些实施例提供单片集成电路，包括：至少一个处理器；片上RAM，其被配置为可作为主执行存储器操作，用于由至少一个处理器执行(i)工业应用代码、以及(ii)以太网连接/管理代码，包括对应于相应的工业以太网协议的多个工业以太网栈；电路，其被配置为支持用于多个工业以太网协议中的每个的数据链路层。以及电路，其被配置为支持传统(legacy)现场总线协议。所述至少一个处理器中的至少一个可以被配置为从外部非易失性存储器就地执行(i)工业应用代码；(ii)以太网连接/管理代码的至少一部分；以及(iii)操作***中的至少一个。在一些实现方式中，单片集成电路不包括片上闪存，且可选地，单片集成电路不包括用于存储(i)工业应用、(ⅱ)以太网连接/管理代码和(iii)操作***中的任一个或多个的任意片上非易失性存储器。
一些实施例提供工业网络，包括：至少一个现场装置，包括根据上面概括的任一说明性实施例的单片集成电路；至少一个自动化控制单元，包括根据上面概括的任一说明性实施例的单片集成电路；以及至少一个操作者单元，其具有操作者接口，包括根据上面概括的任一说明性实施例的单片集成电路。所述至少一个现场装置可以包括输入/输出单元、传感器和致动器中的至少一个。所述至少一个控制单元可包括可编程逻辑控制器、可编程自动化控制器、通信模块和驱动器中的至少一个。所述至少一个操作者单元可包括人机界面(HMI)装置和SCADA计算装置中的至少一个。
一些实施方式提供用于由单片集成电路的至少一个应用处理器核执行工业应用和以太网连接/管理代码(包括标准以太网连接/管理代码和工业以太网连接/管理代码)的方法，单片集成电路包括：实时处理模块，其被配置为支持多个工业以太网数据链路层；接口，其被配置为耦接到外部的非易失性(例如闪存)存储器，至少一个应用处理器被配置为从所述非易失性存储器就地执行处理；以及片上RAM；该方法包括利用片上RAM作为主执行存储器，用于由至少一个应用处理器核执行操作***、工业应用、以及以太网连接/管理代码。
为便于参考，本公开使用术语UES(通用以太网解决方案)来指这样的集成电路的一些实施例。此外，为便于参考和方便，术语“数据段”(或，在某些上下文中，术语“数据”)在本文中用于一般性地指代与程序关联的初始化数据段和未初始化数据段(例如，BSS)存储器空间部分，这些段包括静态变量和全局变量。同样，为了方便和便于参考，每个术语“非代码段”、“用户数据”和“进程数据”在本文中用于共同地表示与程序的执行相关联的数据段、堆栈、堆存储器空间部分。此外，术语“标准以太网”在本文中用于根据需要而明确指代不受硬实时约束的以太网，而一般性术语“以太网”可以指任何以太网协议，不论是否受硬实时约束，除非上下文另有明确说明。
此外，在整个说明书和权利要求书中，以下术语采取至少本文明确相关联的含义，除非上下文另外指示。以下所标识的含义不一定限制术语，而仅提供对术语说明性示例。本文所用的“实施例”并不一定指同一实施例，尽管它可以是同一实施例。此外，“一个”、“一种”和“该”的含义包括复数的引用；因此，例如，“实施例”并不限于单个实施例，而指是一个或多个实施例。类似地，短语“一个实施例”并不一定指同一实施例，并且不限于单个实施例。如本文所用，术语“或”是一种包容性“或”操作符，并且等同于术语“和/或”，除非上下文另有明确说明。术语“基于”不是穷举性的，并且允许是基于未描述的附加因素，除非上下文另有明确规定。此外，如本文所用，除非上下文另有明确说明，术语“耦接”指的是直接连接或通过一个或多个中间组件间接连接，在某些情况下，还可以表示或包括电耦合，如导电耦合、电容耦合和/或电感耦合。
本领域的技术人员将理解，上述简要概述以及下面的描述是本发明的一些实施例的示例(即，说明性的)和解释，既不是代表也不是包括本发明的范围之内的所有主题和实施例，并且不旨在限制性本发明或限制本发明可通过各种实现方式实现的优点。因此，随后的描述连同附图(构成本发明的一部分，其中一些被引用)用于解释和说明本发明的一些实施例以及一些实施例的原则。
附图说明
基于非限制性和非穷举性实施例的以下描述与附图结合，本发明的一些实施例的方面、特征和优点(关于结构和操作)将变得更加明显，其中在各个附图中，同样的附图标记表示相同或类似的部件，并且其中：
图1示意性地绘出了根据某个实施例的UES集成电路芯片的框图；
图2示意性地绘出了根据本发明的一些实施例的UES芯片(代表低成本的以太网解决方案)的说明性的高级(highlevel)架构；
图3绘出了根据一些实施例的UES芯片的说明性版本；
图4绘出了根据一些实施例的UES芯片的说明性版本；
图5绘出了根据一些实施例的说明性UES，其包括两个CortexA7核；
图6是示出根据一些实施例的说明性可用IPCL库的所有以太网服务的说明性存储器需求的说明性图；
图7通过非限制性示例绘出了说明性IPCL库中可用的所有服务；
图8绘出了工业网络架构的演进、以及根据一些实施例的UES如何使得工业网络能够朝向IP为中心的网络的进一步演进，由此示出根据一些实施例的IP为中心的网络；
图9A示意性地绘出了根据一些实施例的在控制器和其它智能装置中使用的说明性UES芯片；
图9B示意性地绘出了根据一些实施例的用作协处理器(如在以太网选项卡(EthernetOptioncard)中)的说明性UES芯片；
图9C示意性地绘出了根据一些实施例的在装置级别上(例如，在I/O和现场装置中)实施的说明性UES芯片；
图10示意性地绘出了根据一些实施例的在同一UES芯片中集成的三个目标的例子；
图11绘出了根据一些实施例的被配置用于控制器应用的UES的说明性架构；
图12绘出了根据一些实施例的被配置用于控制器和装置应用的说明性UES的架构；
图13绘出了根据一些实施例的被配置用于协处理器和装置应用的说明性UES的架构；
图14绘出了根据一些实施例的被配置用于OneEsp应用的说明性UES的架构；以及
图15示意性地示出了根据一些实施例的说明性UES芯片的一些特征，其关于底层技术控制、说明性的优化组件、以及综合操作***和栈支持，其提供通用的单芯片以太网解决方案，可应用于跨工业自动化网络的众多目标应用/平台。
具体实施方式
如图1所示，根据一些实施例的UES集成电路芯片10可以例如低功率、低成本硅技术实现，并且可以包括以下单片集成组件：一个或多个应用处理器核12，其可操作为执行工业应用和以太网连接/管理代码(例如，固件)，包括工业以太网连接/管理代码；实时处理模块14(例如，包括核)，被配置为支持工业以太网数据链路层(且一般地，多个工业以太网数据链路层)；对外部非易失性(例如，闪存、F-RAM、MRAM等)存储器的接口16，UES被配置为用于从所述外部非易失性存储器就地执行(execute-in-place，XIP)处理；片上RAM18，具有足以消除应用处理器核执行操作***、工业应用、以及以太网连接/管理代码时对外部RAM的需要的容量；主/从外部总线接口20，被配置为提供与另一个微处理器(如，另一UES)的直接主/从通信；“软实时”以太网交换机22、“硬实时”以太网接口24、端口多路复用器26、以及低速现场总线/通信接口28。以太网交换机、以太网接口和低速现场总线/通信接口可包括物理层(PHY)，用于每个以太网协议(即，标准以太网和工业以太网)和现场总线/通信。
在本说明性实施例中，UES不包含片上闪存。UES还可以包括外部RAM接口30，这通常基于片上RAM的容量而可选。
如所示，例如，在附图中，UES实施例可包括许多附加的外设32，诸如但不限于计时器/计数器、RTC、中断控制器、基本串行接口(例如，SPI、UART、I2C)、跟踪和调试单元、以及可通常与任何核一起被包括在任何MCU/MPU中的任何附加外设。说明性UES实施例还包括片上ROM(例如32kB)，其可以存储该引导代码。如示意性地描绘的，在说明性实施例中，片上网络(NoC)34管理各种片上功能模块/核等之间的片上通信和数据流。
与在一些实施例中单片集成的这些各种特征/组件相关的一些说明性方面和/或价值(例如，图1)可以被总结如下：
如将被本领域的技术人员所理解的，根据诸如图1的说明性实施例的一些实施例的单个集成电路中的这些元素的组合是独特的，且提供低成本的多协议以太网解决方案。本领域的技术人员还将理解，根据一些实施例的这样的集成电路提供了专用标准产品(ASSP)，其非常适合于在工业自动化***的不同层构造设备/装置。
通过进一步的例子，图2示意性地描绘了根据本发明的一些实施例的代表低成本的以太网解决方案的UES芯片的说明性高级架构。如图所示，UES支持多种工业以太网和实时协议(例如，Sercos3、Ethercat、ProfmetRT、IEEE1588等)、各种专用和/或传统总线和特征(例如，Xbus、Kampai总线、Sgpio、Pwm/Pto、LonWorks等)、以及其它特征(例如，非常低的功耗；例如，200-500mW热设计)。
按照图1和2的实施例的UES的两个说明性版本(例如，实施方式)被示于图3和4中。更具体地，图3描绘了说明性UES，其采用单个CortexA7核心和6MBSRAM，而图4描述了示例UES，其采用双CortexA7核和2MBSRAM。如下面进一步讨论的，这些实施例中的每个，像图2的实施例那样，也可以可选地包括CortexM3核。
根据一些实施例的说明性UES组件的一些实施例的附加方面(例如，图1-4)被进一步描述如下。
处理器核
如所示出(例如图2-4)，每个应用处理核(例如，处理核12)可以利用处理器核实现，如CortexTMA7微处理器核。在一些实施例(例如，图2和图4)中，UES可以包括双ARMCortex-A7处理器，其能够一起提供在500MHzCPU操作时的高达至少约1900DMIPS(DhrystoneMIPS)的UES性能。
UES被配置为运行各种操作***中的任一种，并且在多核实现(例如，图2和4的说明性双核的实施例)中，多处理执行环境可以以下任一模式实现，以运行工业应用代码和以太网连接/管理(例如，工业以太网栈)代码处理：非对称多处理(AMP)，同类或异类；对称多处理(SMP)；以及混合多处理(BMP)。通过说明的方式，图5示意性地描绘了说明性UES，其包括两个CortexA7核，其中(i)两个核可均在同一OS或在管理程序下，在SMP模式中运行，以运行应用代码和以太网连接/管理，和/或(ii)所述核可各自在相应OS下、在AMP模式中运行，以分别执行以太网连接/管理和应用代码。
实时处理模块(例如，实时处理核)
UES可以包括实时处理模块，其可包括硬件(例如，专用硬件和/或处理器核(和相关联的固件))，其支持实时以太网协议和/或任何其他关键任务。
例如，在一些实施例中，为支持实时以太网协议，UES包括实时处理核，其包括例如处理器核，如ARMCortexM3。实时处理器核还可以支持附加的关键任务(例如，现场总线管理，安全检查等)。专用硬件引擎也可以被采用，以减少实时处理器核CPU(例如，CortexM3)上的负担。例如，这样的硬件引擎可以包括硬件实时操作***加速器(HW-RTOS)，也可以包括硬件以太网加速器(HW-EA；例如，支持IP/TCP/UDP校验和、报头ENDEC、缓冲管理等)。
然而，应当理解，一些实施例可以不包括专用实时处理器核CPU(例如，ARMCortexM3)，或可有选择地禁用其操作，或者可以选择性地在执行实时以太网协议时禁用其操作。例如，在一些这样的实施例中，一个应用处理器核可以运行实时以太网协议，通过附加MAC、软实时以太网交换机、或专用硬实时以太网资源，而没有HW-RTOS或HW-EA辅助。
还以举例的方式，在不采用实时处理器核CPU的各种替代实施例中，UES可以被配置为使得运行工业应用程序的处理器核(或所述核中的至少一个)也可以运行实时以太网协议(例如，包括数据链路层(例如，MAC)的管理)，但具有来自硬件引擎的支持，如HW-RTOS和硬件以太网加速器(HW-EA)。
替代地或附加地，在不采用实时处理器核CPU的一些实施例中，可提供附加的片上MAC引擎(例如，附加的专用硬件/逻辑/控制)，其(例如，经由***总线)与HW-RTOS和HW-EA协作，以支持实时以太网协议和/或任何其它关键任务。
如指出的，在采用实时处理器核的一些实施例中，实时处理器核还可以支持其他的功能，如可操作为支持安全检查。在一些实现方式中，对于各种任务或处理，实时核运行的所谓“安全检查”代码执行与应用核的“安全”部分相同的功能。核中的一个或另一个(安全检查器核或应用核)负责检查这两个代码对于给定任务提供相同的计算结果(在将那些计算结果应用于致动器之前)(即，在它们不匹配的事件中，计算结果将不被应用)。
此外，在一些实施例中，图中未示出、但一般位于片上网络34中或其边界处的另一实体负责检查的每个和每一个主装置(例如，其可能是核，或以太网MAC，或者USB外设等)只访问其意欲访问的从装置和存储区。该实体非常类似于MMU，但其在整个芯片级别上，而不是在一个核的级别上。
由实时处理核所支持的这样的安全检查和存储器访问控制可以提供用于在单个芯片上实现SIL2认证(按照IEC61508标准)，而在应用中处理核中保持标准操作***。在一些实施例中，除了应用处理核之外，还可提供核(例如，ARMCortexM3)以支持额外的功能(例如，安全检查等)，但该核可以不被配置成支持实时以太网协议。
片上主存储器
如以上所指出的，根据一些实施例，UES包括片上RAM，其具有足以消除应用处理器核执行操作***、工业应用、以及以太网连接/管理代码时对外部RAM的需要的容量。换句话说，在一些实施例中，UES包括足够的片上RAM，其被配置为主要执行存储器(例如，不是缓存)，使得不需要外部RAM来满足用于执行所有以太网服务、工业应用程序和操作***的存储器要求。在各种实施例中，这些程序中的一个或多个可被存储在，并从外部非易失性存储器(例如，外部闪存，作为非限制性示例，其可以在一些实现中经由能够提供高达50MBps的带宽的QuadSPI对接到UES)就地执行。
片上RAM可以被配置为(i)至少存储与执行所述操作***、工业应用和以太网连接/管理代码相关联的可变的处理数据(例如，未初始化的数据段、或所谓的BSS以及栈和堆)，以及(ii)不存储与操作***、工业应用以及以太网连接/管理代码中的每个相关联的代码(即，没有分配代码/文本段)，其被配置为从外部非易失性存储器就地执行。
然而，应当理解，在一些实施例中，作为实际问题，一些代码通常将被存储在片上RAM中并从片上RAM执行，如以下操作中的一个或多个：(i)性能和延迟关键的代码，如实时处理器代码(例如，特别是在实时处理器没有缓存的实现中)；(ii)自修改代码(例如，通常用例如Ladderlogic编写的工业应用的用户定义的部分)；和(iii)执行目的不是与XIP兼容的代码，例如，对闪存的擦除/写入例程。
根据各种实施例，与被配置为从外部非易失性存储器就地执行的操作***、工业应用以及以太网连接/管理代码中的每个相关联的不可变的处理数据(例如，初始化的数据段)可以或可以不被存储在片上RAM中。例如，在一些实施例中，对于被配置为从外部非易失性存储器就地执行的操作***、工业应用以及以太网连接/管理代码中的每个，片上RAM既不存储关联的初始化数据段，也不存储相关联的代码。但在一些实施例中，例如，对于被配置为从外部非易失性存储器就地执行的操作***、工业应用以及以太网连接/管理代码中的至少一个，片上RAM存储相关联的初始化数据段，但不存储相关联的代码。
在各种实施例中，片上RAM可以被实现为SRAM或任何其他RAM技术(例如，嵌入式DRAM)，其可以被单片集成在UES上。根据各种说明性实施例，片上RAM可以具有的容量为约2MB，或约4MB，或约6MB。而在一些实施例中，可提供附加的容量(例如，多于约6MB，例如10MB或20MB等)，鉴于设计要求和折衷，如性能、技术节点(例如，40纳米、15纳米)、成本、所需的模块/引擎/外设、芯片有效面积的分配等，应考虑提供额外的片上RAM。例如，可以理解的是，基本的操作***服务和TCP/IP栈可通常需要1到2MB的数据，并且，以太网业务阵列，包括但不限于HTTP、FTP、SNMP加上一些应用层协议，可能通常需要额外的2到3MB。
与这些需求一致的更具体的说明性示例被显示在图6中，其示出：说明性可用IPCL库的所有以太网服务(IPCL是由本受让人/申请人开发的过程控制语言；图7示出了可用于说明性IPCL库的服务)将需要近14MB的代码和数据存储器分配，但可被6MB的RAM和就地执行(XIP)操作容纳。
因此，可以理解，在一些实施例中，如在图(例如，图3)中所示的单A7核实施例，片上RAM(例如，6MB)可以是***仅有的RAM；如此，其驻留用于所有应用核(例如，单A7核)以及用于实时核(例如，CortexM3)的所有软件元素(例如，操作***、以太网协议、工业应用)的数据、栈和堆。在各种这样的实施中，以太网协议可以由应用程序处理核(例如，A7)或实时核(例如，M3)执行。虽然用于A7的代码通常被就地执行，但在各种实现中，诸如用于某些例程的关键代码(例如，闪存升级代码)的某个代码可被复制到片上RAM。
因此，还应当理解，在一些实施例中，诸如图(例如，图2和图4)中示出的具有2MB片上RAM的双A7核实施例的一些实现方式，片上RAM可驻留实时核的代码和数据、以及至少一个A7核的一些时间关键代码和数据，而外部RAM可以被提供，以至少驻留与A7核中的一个或多个执行(例如，就地执行)的附加应用关联的数据。在各种实现中，用于一个或多个应用处理器核(例如，A7)的代码可以被就地执行，或被复制到外部RAM，同时，如所述，一个或多个应用处理器核执行的某些例程的代码(例如，唤醒代码)可以被复制到片上RAM。
如上所述，这里讨论和图中示出的说明性UES实施例不包括片上闪存，允许芯片有效面积被用于额外的RAM和/或额外的电路，而不需要使用更小的技术节点。然而，应当理解，在一些实现中(例如，使用更小的技术节点)，可能有利的是：包括至少一些片上闪存(例如，可以用于OS内核)。
如本领域技术人员所理解的，常规的微控制器单元(MCU)和微处理器单元(MPU)一般不提供也不被配置为提供足够的片上RAM，来充当用于MCU或MPU执行如本公开的实施例提供的操作***、工业应用和以太网连接/管理代码的主执行存储器。
此外，如本发明人认识到的，通过提供片上RAM作为主执行存储器而消除外部DRAM提供了用于工业自动化设备解决方案的明显优点，其不仅关于功率消耗和存储器带宽，也关于热设计。更具体地，部署工业自动化设备的环境以及DRAM的温度敏感性除了需要MPU集成电路的温度控制之外还需要提供外部DRAM的严格温度控制。通过消除外部DRAM的要求，UES显著降低技术复杂性、以及相关成本，其与单独控制外部DRAM的温度相关联。虽然说明性UES实施例被配置用于与外部闪存对接，但闪存散热比DRAM小，因此，不要求严格的温度控制。此外，外部闪存通常更容易实现；例如，不像DRAM，它不需要严格的板路由规则。
因此，考虑UES集成电路的上述说明性实施例，本领域的技术人员将理解，例如，在以上述说明性方式组合应用处理、以太网交换、现场总线和存储器时，本发明的实施例表示新的数字微处理器构思。此外，这种新的构思提供了低成本(例如，成本高效)的以太网解决方案，其非常适合于不仅在控制器中、而且在现场装置(例如，传感器、致动器等)中实现。虽然本公开的实施例最佳地适合于，或至少特别良好地适合于本发明的受让人/申请人的软件、核心网络和操作要求，但本领域的技术人员将理解，各实施例一般可应用，并提供ASSP(应用专用标准产品)，其可以对任何工业自动化/控制网络的各种装置和应用优化。此外，通过将连接性和充足的处理性能赋予一大套的装置，UES芯片的各种实施例使得可以提供数字化、以及以服务为基础的商业模式。
并且，在这方面，根据本公开的一些实施例的UES芯片提供了IP融合，如由图8示意性示出的。如图所示，UES使得工业网络架构能够从传统和当前网络的交错/分层架构朝向IP为中心的网络演进，其采用一个统一的IP网络(如IP可以是以太网有线、无线网络、Zigbee、云等)。换句话说，通过组合以太网、工业以太网、传统现场总线和应用处理，根据本发明的实施例的UES实现方式可针对跨网络的大量装置/节点，其提供将任何装置连接到全球化IP网络(并且，例如，将成本保持在传统现场总线的级别)的性能和特征。
更具体地，如所述(以及如图8的目标网络所示出的)，根据本发明的各种实施例的UES适用于跨越工业自动化/控制网络的不同级别(例如，操作者、控制、现场)的大量应用和装置，包括例如I/O装置、传感器、致动器、可编程逻辑控制器和工业计算机、人机界面(HMI)、SCADA操作者节点、以及网络交换机。图9A、9B和9C进一步说明按照一些实施例的UES的三个目标实现。具体地，图9A示出了可以在控制器和其它智能装置中实现UES，其中，UES可以管理/执行全局应用、以及以太网和现场总线。此外，如图9B中所示，UES可以被实现为协处理器，如在以太网选项卡中，其中UES管理以太网协议。并且，如图9C中所示，UES可在装置级别实现(例如，在智能I/O和现场设备中)，其中UES可以管理底板或现场总线以及专门的应用。应当理解，各种UES实施例(例如，单核、多核等)可以适当地(例如，关于成本、性能等)在不同级别/装置/节点中实现，但相同的UES版本也可以在不同的级别/装置/节点中使用。
图10示意性地描述根据一些实施例的集成在同一UES芯片中的三个目标的例子。如图所示，同一UES芯片(例如，根据图2-4的实施例之一实现的)能够(i)支持多个以太网协议(EthernetRealTime、IEEE1588，EthernetIP、IEC61850等)的连接性，(ii)支持现场总线和网关协议和寻址方案(例如，PRP/HSR、Ethercat、Sercos、ProfinetRT、ModBus、Can、Kampai、Xbus等)，及(iii)用作应用处理器，用于各种说明性的控制装置/应用(例如，马达控制器、复杂I/O、远程终端单元(RTU)、运动和驱动应用、复杂计数应用等)的任一个。
图11至14示意性地描绘了可被配置用于不同的说明性应用/目标的、说明性UES硬件、固件和软件平台的架构。更具体地，图11显示了UES的说明性架构，其被配置用于控制器应用，其采用双核硬件和嵌入式管理程序，提供将双核硬件划分为四个虚拟核分区的虚拟层，允许异构操作***开放性和各种模式/配置，诸如关于硬件核之一(例如，两个虚拟核心)的SMP模式。还通过非限制性示例，图12显示了被配置用于控制器和装置应用的说明性UES的架构，其采用双核硬件，具有硬件RTOS支持(例如，用于实时以太网)和嵌入式板支持包(Bsp)，其中操作***跨核在SMP模式下运行。图13通过非限制性示例的方式示出了被配置用于协处理器和装置应用的说明性UES，其采用单个硬件核，具有硬件RTOS支持(例如，用于实时以太网)和嵌入式Bsp。并且，作为进一步的非限制性的例子，图14显示了被配置用于OneEsp应用(由本申请人/受让人开发的用于提供满足各种业务要求的通用嵌入式服务平台的专有一个嵌入式服务平台(OneEmbeddedServicePlatform))的说明性UES的架构，采用双核硬件，具有Jazelle技术硬件扩展，以支持和加速Java虚拟机软件，其基于OSGi运行以批(bundle)的形式的应用或组件。
鉴于上述说明性的实施例，可以理解，根据本发明的一些实施例的UES芯片表示工业自动化/控制解决方案(例如，ASSP)，如在图15中说明性描绘的，其示意性地示出说明性UES芯片150关于底层技术控制、说明性优化组件、以及综合操作***和栈支持的一些特征，提供通用的单芯片以太网解决方案，适用于跨工业自动化网络的大量目标应用/平台，如用于路由/网关节点、控制器、变电站、基于云的网络服务和网络安全平台等。
换句话说，鉴于上述公开，本领域的技术人员将理解，UES的一些实施例提供成本高效的以太网解决方案，具有可扩展的存储器、性能(例如，包括高性能马力)和低功耗，从而有效地替换应用、以太网协议和现场总线处理器(例如，提供用于装置应用、控制器(例如，低成本PLC)、以太网模块等的单芯片解决方案)。例如，在根据前述的公开内容，应当理解，根据一些实施例的UES芯片可提供和支持以下特征：
因此，例如，根据一些实施例的UES对开发者提供了许多优点、特征、以及基于这样的特征的关联价值，包括以下概括的这些：
并且，例如，根据一些实施例的UES对客户提供了许多优点、特征、以及基于这样的特征的关联价值，包括以下概括的这些：
将从前述理解，大量的变型和另外的或替代的实施例可以在不脱离本公开的范围的情况下实施。本发明已被示出并相对于其具体实施方案进行了描述，其实施例仅说明了本发明的一些实施例的原理，并不旨在是穷举的或以其他方式限制实施例。因此，虽然本发明的说明性实施例以及各种说明性修改和特征的上述说明提供了许多特殊性，但这些有利的细节不应该被解释为限制本发明的范围，并且本领域技术人员将容易理解它，本发明可以进行许多修改，调整，变型，省略，添加和等同实现而不脱离本范围，并且不减少其伴随的优点。例如，除了在过程本身必要的或固有的程度上，不隐含本公开(包括附图)所描述的方法或过程的步骤或截断具有特定顺序。在许多情况下，处理步骤的顺序可以改变，并且各种说明性步骤可以被组合，改变或省略，而不改变所描述的方法的目的、效果或输入。类似地，组件的结构和/或功能可以组合成单个部件或在两个或更多个组件中划分。还应注意，术语和表达被用作描述性的术语而不是限制性的术语，没有意图使用术语或表述来排除所示出和描述的特征或其部分的任何等同物。另外，可以在不必要提供本文所述的或鉴于本公开而理解的、和/或可以在一些实施例中实现的一个或多个优点的情况下实践本发明。因此，意图是，本发明不局限于所公开的实施例，而应根据与基于本公开的权利要求来限定本发明，因为这样的权利要求可在本文中呈现、和/或在要求本公开的优先权、基于和/或对应于本公开的任何专利申请中呈现。

Claims (29)

1.单片集成电路，包括：
至少一个应用处理器核，其可操作为执行工业应用和以太网连接/管理代码，包括标准以太网连接/管理代码和工业以太网连接/管理代码；
实时处理模块，其被配置为支持多个工业以太网数据链路层；
接口，其被配置为耦接到外部的非易失性存储器，所述至少一个应用处理器被配置为从所述非易失性存储器就地执行处理；以及
片上RAM，其具有足以消除所述至少一个应用处理器核执行操作***、所述工业应用、以及所述以太网连接/管理代码时对外部RAM的需要的容量。
2.根据权利要求1所述的单片集成电路，还包括主/从外部总线接口，其被配置为提供与另一个微处理器的直接主/从通信。
3.根据前述任一权利要求所述的单片集成电路，还包括软实时以太网交换机、硬实时以太网接口、以及至少一个低速现场总线/通信接口。
4.根据权利要求3所述的单片集成电路，还包括至少一个端口多路复用器，其被配置用于将所述软实时以太网交换机和硬实时以太网接口复用到所述单片集成电路的至少一个端口。
5.根据权利要求3或4所述的单片集成电路，其中，所述软实时以太网交换机、所述硬实时以太网接口、以及所述至少一个低速现场总线/通信接口各自包括对应的物理层(PHY)电路，用于所述以太网和所述至少一个现场总线/通信所需的相应协议中的每个。
6.根据前述任一权利要求所述的单片集成电路，其中，所述单片集成电路不包括片上闪存。
7.根据权利要求6所述的单片集成电路，其中，所述单片集成电路不包括用于存储以下中的任一个或多个的任何片上非易失性存储器：(i)所述工业应用、(ⅱ)所述以太网连接/管理代码和(iii)所述操作***。
8.根据权利要求6所述的单片集成电路，还包括片上ROM，其至少存储引导代码。
9.根据前述任一权利要求所述的单片集成电路，还包括被配置用于耦接到外部RAM的接口。
10.根据前述任一权利要求所述的单片集成电路，其中，所述实时处理模块包括(i)处理器核和关联的固件、和/或(ii)支持实时以太网协议和/或任意其他关键任务的专用硬件。
11.根据前述任一权利要求所述的单片集成电路，其中，所述至少一个处理器被配置为从所述外部的非易失性存储器就地执行所述操作***、所述工业应用和所述以太网连接/管理代码中的至少一个，并且，其中，所述单片集成电路被配置为使得在执行期间，所述片上RAM(i)至少存储与执行所述操作***、所述工业应用和所述以太网连接/管理代码相关联的可变处理数据，以及(ii)不存储与被就地执行的操作***、工业应用以及以太网连接/管理代码中的每个相关联的代码。
12.根据权利要求11所述的单片集成电路，其中，在执行期间，以下代码中的至少一个被存储在片上RAM中并从所述片上RAM执行：(i)性能和延迟关键代码，如所述实时处理器代码；(ii)自修改代码；和(iii)其执行目的不与XIP兼容的代码，包括对所述外部的非易失性存储器的任何擦除/写入例程。
13.根据权利要求11所述的单片集成电路，其中，对于被配置为从所述外部的非易失性存储器就地执行的操作***、工业应用以及以太网连接/管理代码中的每个，所述片上RAM既不存储关联的初始化的数据段，也不存储关联的代码。
14.根据权利要求11所述的单片集成电路，其中，对于被配置为从所述外部的非易失性存储器就地执行的操作***、工业应用以及以太网连接/管理代码中的至少一个，所述片上RAM存储相关联的初始化的数据段，不存储相关联的代码。
15.根据前述任一权利要求所述的单片集成电路，其中，所述片上RAM是SRAM或DRAM。
16.根据前述任一权利要求所述的单片集成电路，其中，所述片上RAM具有至少2MB的容量，该容量足以作为主执行存储器，用于由所述至少一个应用处理器执行所述操作***、所述工业应用以及所述以太网连接/管理代码。
17.根据前述任一权利要求所述的单片集成电路，其中，所述片上RAM具有约2MB至约128MB的容量。
18.根据权利要求17所述的单片集成电路，其中，所述片上RAM具有约2MB至约6MB的容量。
19.根据权利要求17所述的单片集成电路，其中，所述片上RAM具有约6MB至约15MB的容量。
20.根据权利要求17所述的单片集成电路，其中，所述片上RAM具有约15MB至约25MB的容量。
21.根据权利要求17所述的单片集成电路，其中，所述片上RAM具有约50MB至约128MB的容量。
22.单片集成电路，包括：
至少一个处理器；
片上RAM，其被配置为可作为主执行存储器操作，用于由所述至少一个处理器执行(i)工业应用代码、以及(ii)以太网连接/管理代码，包括对应于相应工业以太网协议的多个工业以太网栈；
配置为支持用于所述多个工业以太网协议中的每个的数据链路层的电路；以及
配置为支持传统现场总线协议的电路。
23.根据权利要求22所述的单片集成电路，其中，所述至少一个处理器中的至少一个被配置为从外部的非易失性存储器就地执行以下中的至少一个：(i)所述工业应用代码；(ii)所述以太网连接/管理代码的至少一部分；以及(iii)操作***。
24.根据权利要求22或23所述的单片集成电路，其中，所述单片集成电路不包括片上闪存。
25.根据权利要求24所述的单片集成电路，其中，所述单片集成电路不包括用于存储(i)所述工业应用、(ⅱ)所述以太网连接/管理代码和(iii)所述操作***中的任一个或多个的任意片上非易失性存储器。
26.根据权利要求25所述的单片集成电路，还包括片上ROM，其至少存储引导代码。
27.工业网络，包括：
至少一个现场装置，包括根据任一前述权利要求的单片集成电路；
至少一个自动化控制单元，包括根据任一前述权利要求的单片集成电路；以及
至少一个操作者单元，其具有操作者接口，包括根据任一前述权利要求的单片集成电路。
28.根据权利要求27所述的工业网络，
其中，所述至少一个现场装置包括输入/输出单元、传感器和致动器中的至少一个，
其中，所述至少一个控制单元包括可编程逻辑控制器、可编程自动化控制器、通信模块和驱动器中的至少一个，并且
其中，所述至少一个操作者单元包括人机界面(HMI)装置和SCADA计算装置中的至少一个。
29.用于由单片集成电路的至少一个应用处理器核执行工业应用和以太网连接/管理代码的方法，所述以太网连接/管理代码包括标准以太网连接/管理代码和工业以太网连接/管理代码，所述单片集成电路包括：
实时处理模块，其被配置为支持多个工业以太网数据链路层；
接口，其被配置为耦接到外部的非易失性(例如闪存)存储器，所述至少一个应用处理器被配置为从所述外部的非易失性存储器就地执行处理；以及
片上RAM；
该方法包括：利用所述片上RAM作为主执行存储器，用于由所述至少一个应用处理器核执行操作***、所述工业应用、以及所述以太网连接/管理代码。
CN201480041254.6A 2013-06-19 2014-06-19 统一以太网解决方案 Pending CN105409173A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361837022P 2013-06-19 2013-06-19
US61/837,022 2013-06-19
PCT/IB2014/002133 WO2014207572A2 (en) 2013-06-19 2014-06-19 Universal ethernet solution

Publications (1)

Publication Number Publication Date
CN105409173A true CN105409173A (zh) 2016-03-16

Family

ID=52002997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480041254.6A Pending CN105409173A (zh) 2013-06-19 2014-06-19 统一以太网解决方案

Country Status (5)

Country Link
US (2) US10042793B2 (zh)
EP (1) EP2989766B8 (zh)
CN (1) CN105409173A (zh)
ES (1) ES2764212T3 (zh)
WO (1) WO2014207572A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107885154A (zh) * 2016-09-30 2018-04-06 欧姆龙株式会社 可编程逻辑控制器
CN108490897A (zh) * 2018-03-14 2018-09-04 北京天地玛珂电液控制***有限公司 一种综采工作面的自动控制***
CN109154808A (zh) * 2016-05-16 2019-01-04 费希尔-罗斯蒙特***公司 过程控制***中的多协议现场设备
CN114691594A (zh) * 2022-03-11 2022-07-01 珠海海奇半导体有限公司 一种基于非对称双核mcu设计的芯片架构及其实现方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3056953A1 (de) * 2015-02-11 2016-08-17 Siemens Aktiengesellschaft Autarkes Feldgerät der Automatisierungstechnik zur Fernüberwachung
US9973447B2 (en) * 2015-07-23 2018-05-15 Honeywell International Inc. Built-in ethernet switch design for RTU redundant system
CN105119376B (zh) * 2015-09-09 2017-08-22 许继集团有限公司 一种基于常规采样goose跳闸模式的采样实现方法及装置
RU2730534C2 (ru) 2015-10-13 2020-08-24 Шнейдер Электрик Эндюстри Сас Способ для размещения рабочих нагрузок в программно-определяемой автоматизированной системе
DE102018127330A1 (de) * 2018-11-01 2020-05-07 Infineon Technologies Ag System-on-Chip und Verfahren zum Betreiben eines System-on-Chip
CN111107177B (zh) * 2019-12-27 2023-06-30 无锡信捷电气股份有限公司 一种通过hmi修改hmi自身ip以及plc ip的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970069A (en) * 1997-04-21 1999-10-19 Lsi Logic Corporation Single chip remote access processor
CN1910571A (zh) * 2003-07-25 2007-02-07 国际商业机器公司 单芯片协议转换器
US20110047313A1 (en) * 2008-10-23 2011-02-24 Joseph Hui Memory area network for extended computer systems
CN103095538A (zh) * 2012-12-28 2013-05-08 武汉华中数控股份有限公司 一种多类工业以太网总线集成主站

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030110344A1 (en) * 1996-09-18 2003-06-12 Andre Szczepanek Communications systems, apparatus and methods
US20020141438A1 (en) 2001-02-09 2002-10-03 Smith J. Howard Data communication controller and method
US7412588B2 (en) 2003-07-25 2008-08-12 International Business Machines Corporation Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus
US20080274646A1 (en) * 2007-05-04 2008-11-06 Schneider Electric Gmbh Ethernet connectors
US8281169B2 (en) * 2008-08-27 2012-10-02 Wireless Silicon Group, Inc. Method and system for power management for a handheld mobile electronic device executing-in-place an application kernel from execute-in-place non-volatile memory (XIP NVM)
AT12932U1 (de) * 2010-04-23 2013-02-15 Bachmann Gmbh Verfahren und vorrichtung zum betrieb von windpark-verbundnetzen mit verbessertem daten-übertragungsprotokoll
KR101283716B1 (ko) * 2011-10-18 2013-07-08 엘에스산전 주식회사 이더캣 기반의 네트워크 시스템 및 이의 운용방법
US20130173868A1 (en) * 2011-12-29 2013-07-04 Texas Instruments Incorporated Generation of Activation List for Memory Translation and Memory Access Protection in Industrial Ethernet Standard
WO2013130548A2 (en) * 2012-02-27 2013-09-06 University Of Virginia Patent Foundation Method of instruction location randomization (ilr) and related system
US20130275576A1 (en) * 2012-04-11 2013-10-17 Yr20 Group, Inc. Network condition-based monitoring analysis engine
US9817784B2 (en) * 2013-03-22 2017-11-14 Nxp Usa, Inc. Multi-port transmitter device for transmitting at least partly redundant data, an associated control system, an associated method and an associated computer program product

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970069A (en) * 1997-04-21 1999-10-19 Lsi Logic Corporation Single chip remote access processor
CN1910571A (zh) * 2003-07-25 2007-02-07 国际商业机器公司 单芯片协议转换器
US20110047313A1 (en) * 2008-10-23 2011-02-24 Joseph Hui Memory area network for extended computer systems
CN103095538A (zh) * 2012-12-28 2013-05-08 武汉华中数控股份有限公司 一种多类工业以太网总线集成主站

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109154808A (zh) * 2016-05-16 2019-01-04 费希尔-罗斯蒙特***公司 过程控制***中的多协议现场设备
CN107885154A (zh) * 2016-09-30 2018-04-06 欧姆龙株式会社 可编程逻辑控制器
US10539944B2 (en) 2016-09-30 2020-01-21 Omron Corporation Programmable logic controller
CN108490897A (zh) * 2018-03-14 2018-09-04 北京天地玛珂电液控制***有限公司 一种综采工作面的自动控制***
CN114691594A (zh) * 2022-03-11 2022-07-01 珠海海奇半导体有限公司 一种基于非对称双核mcu设计的芯片架构及其实现方法

Also Published As

Publication number Publication date
ES2764212T3 (es) 2020-06-02
US10042793B2 (en) 2018-08-07
EP2989766B8 (en) 2020-02-26
EP2989766A2 (en) 2016-03-02
EP2989766B1 (en) 2019-10-02
US20160132444A1 (en) 2016-05-12
US11977502B2 (en) 2024-05-07
WO2014207572A3 (en) 2015-07-02
US20180349308A1 (en) 2018-12-06
WO2014207572A2 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
CN105409173A (zh) 统一以太网解决方案
JP7392245B2 (ja) オーケストレーションシステム、コンピュータプログラム、非一時的機械可読記憶媒体、および、方法
CN110083440B (zh) 多处理器嵌入式***上应用的动态重新配置
CN109154924A (zh) 多个上行链路端口设备
EP1556760A2 (en) Common interface framework for developing field programmable based applications independent of target circuit board
CN108604209A (zh) 扁平化端口桥
DE102013203365A1 (de) Verfahren und Schaltungsanordnung für kontrollierte Zugriffe auf Slave-Einheiten in einem Ein-Chip-System
CN103076849B (zh) 可重构微服务器***
CN103064820B (zh) 一种基于可重构微服务器的集群计算***
CN103293995A (zh) 基于微控制器的现场总线通信模块
US20150334010A1 (en) Route mapping at individual nodes of a cluster server
CN104903800A (zh) 运动控制器和使用这种运动控制器的机器人控制***
CN106371357A (zh) 一种基于SoC‑FPGA的多芯片控制器以及大功率变流控制装置
CN113392065A (zh) 异构计算***及计算方法
Jakovljevic et al. Cyber physical production systems—An IEC 61499 perspective
CN102291337A (zh) EtherCAT协议与Profibus-DP协议通信转换的网关及其通信方法
Sievers et al. Evaluation of interconnect fabrics for an embedded MPSoC in 28 nm FD-SOI
CN104145248A (zh) 用于在分布式实时***形成软件故障包容单元的方法和设备
CN106502706A (zh) 一种基于龙芯处理器的可信嵌入式计算机及其配置方法
CN113014453B (zh) k8s中基于DPDK的数据包回放方法、***及介质
Cheng et al. Auto-reconfiguration on self-organized intelligent platform
US20240232109A1 (en) Universal Ethernet Solution
Lyu et al. Multi-agent based IEC 61499 function block modelling for distributed intelligent automation
Chen et al. Fpga framework for agent systems using dynamic partial reconfiguration
Chen et al. Dynamic partial reconfigurable fpga framework for agent systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160316

RJ01 Rejection of invention patent application after publication