CN105390496B - 一种半导体器件及其制作方法和电子装置 - Google Patents

一种半导体器件及其制作方法和电子装置 Download PDF

Info

Publication number
CN105390496B
CN105390496B CN201410451995.3A CN201410451995A CN105390496B CN 105390496 B CN105390496 B CN 105390496B CN 201410451995 A CN201410451995 A CN 201410451995A CN 105390496 B CN105390496 B CN 105390496B
Authority
CN
China
Prior art keywords
layer
shallow trench
pad
trench
method described
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410451995.3A
Other languages
English (en)
Other versions
CN105390496A (zh
Inventor
张先明
丁敬秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410451995.3A priority Critical patent/CN105390496B/zh
Publication of CN105390496A publication Critical patent/CN105390496A/zh
Application granted granted Critical
Publication of CN105390496B publication Critical patent/CN105390496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制作方法和电子装置,包括:提供半导体衬底以及位于所述衬底上的外延层,其中所述外延层分为深沟槽区和有源区,在所述深沟槽区内形成有深沟槽,并在所述深沟槽内填充有N型多晶硅层;在所述外延层内形成第一浅沟槽和第二浅沟槽,其中所述第一浅沟槽位于所述深沟槽区内的所述N型多晶硅层的上方,所述第二浅沟槽位于所述有源区内;进行激光热退火,以在所述第一浅沟槽和第二浅沟槽的底部形成热生长氧化硅层;在所述第一浅沟槽和第二浅沟槽的底部和侧壁形成氧化物衬垫层;在所述第一浅沟槽和第二浅沟槽内形成隔离材料层。本发明的方法,有效防止衬垫层沉积时,N型多晶硅层内的磷往外扩散释放对同批晶圆造成磷污染。

Description

一种半导体器件及其制作方法和电子装置
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件及其制作方法和电子装置。
背景技术
在半导体技术领域中,图像传感器是一种能将光学图像转换成电信号的半导体器件。图像传感器大体上可以分为电荷耦合元件(CCD)和互补金属氧化物半导体(CMOS)图像传感器。CCD图像传感器的优点是对图像敏感度较高,噪声小,但是CCD图像传感器与其他器件的集成比较困难,而且CCD图像传感器的功耗较高。相比之下,CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器被广泛应用于数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等领域之中。
在CMOS图像传感器的制作过程中,为了保证生产线的产能,在浅沟槽氧化物衬垫层沉积时,往往会将预定进行相同制程的不同类的晶圆进行同批次生产。如图1A所示为CMOS图像传感器晶圆进行浅沟槽氧化物衬垫层沉积时的示意图,由图可以看出,在沉积过程中,位于浅沟槽下方的填充深沟槽的N型掺杂多晶硅中的杂质磷向外扩散,而这种扩散往往会对同批次位于CMOS图像传感器晶圆下方的其它晶圆造成磷污染的问题,例如,图1B所示晶圆,磷(P)扩散进入硅衬底,进而引起RS_NW和RS_DNW产生波动,最终导致其性能和良率下降。
因此,为了解决上述技术问题,有必要提出一种新的半导体器件的制作方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题,本发明实施例一提供一种半导体器件的制作方法,包括:
提供半导体衬底以及位于所述衬底上的外延层,其中所述外延层分为深沟槽区和有源区,在所述深沟槽区内形成有深沟槽,并在所述深沟槽内填充有N型多晶硅层;
在所述外延层内形成第一浅沟槽和第二浅沟槽,其中所述第一浅沟槽位于所述深沟槽区内的所述N型多晶硅层的上方,所述第二浅沟槽位于所述有源区内;
进行激光热退火,以在所述第一浅沟槽和第二浅沟槽的底部形成热生长氧化硅层;
在所述第一浅沟槽和第二浅沟槽的底部和侧壁形成氧化物衬垫层;
在所述第一浅沟槽和第二浅沟槽内形成隔离材料层。
进一步,形成所述第一浅沟槽和所述第二浅沟槽的步骤包括:
在所述外延层上依次形成垫氧化物层、垫氮化物层和垫氮氧化物层;
图案化所述垫氮氧化物层、垫氮化物层、垫氧化物层和所述外延层,以形成所述第一浅沟槽和第二浅沟槽。
进一步,所述半导体衬底为N型半导体衬底,所述外延层为N型外延层。
进一步,所述激光的波长范围为200~350nm。
进一步,所述激光的能量密度范围为1~2J/cm2
进一步,在空气或氧气气氛下,进行所述激光热退火。
进一步,热生长氧化硅层的厚度为30~70埃。
进一步,在所述第一浅沟槽和第二浅沟槽内形成隔离材料层的步骤包括:
在所述第一浅沟槽和第二浅沟槽内填充隔离材料并溢出;
执行平坦化步骤,停止于所述垫氮化物层的上方,以形成隔离材料层;
去除所述垫氮化物层和垫氧化物层。
进一步,形成的所述隔离材料层的顶面高于所述外延层的顶面。
进一步,所述垫氧化物层为氧化硅层,所述垫氮化物层为氮化硅层,所述垫氮氧化物层为氮氧化硅层。
进一步,所述N型多晶硅层为磷掺杂多晶硅层。
本发明实施例二提供一种采用实施例一中所述的方法制作的半导体器件。
本发明实施例三提供一种电子装置,包括实施例二中所述的半导体器件。
综上所述,根据本发明实施例的方法,在浅沟槽隔离结构的氧化物衬垫层形成之前,先进行激光热退火,在浅沟槽的底部即N型多晶硅层的上方形成热生长氧化硅,可有效防止在进行氧化物衬垫层沉积时,N型多晶硅层内的磷往外扩散释放对同批其他晶圆造成磷污染,同时形成的双层氧化物衬垫层还可起到减小浅沟槽隔离结构漏电的作用,进而提高了器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A为现有的CMOS图像传感器晶圆进行浅沟槽氧化物衬垫层沉积时的示意图;
图1B为被磷污染的晶圆的示意图;
图2A-2E为根据现有的CMOS图像传感器制作方法的相应步骤所获得器件的剖面示意图;
图3A-3E为本发明实施例一的方法的相应步骤所获得的CMOS图像传感器的剖面示意图;
图4为根据本发明实施例一的方法依次实施步骤的工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
下面参照图2A-2E对现有的一种CMOS图像传感器的浅沟槽隔离结构的制作方法进行描述。
参考图2A,提供N型半导体衬底200以及位于所述衬底上的N型外延层201,其中,所述N型外延层201分为深沟槽区DT和有源区AA。
在深沟槽区DT形成有深沟槽202,在深沟槽202内填充N型掺杂多晶硅,其中所述N型杂质为磷。
在所述N型外延层201上依次形成垫氧化硅层203、垫氮化硅层204和垫氮氧化硅层205。
图案化所述垫氮氧化硅层205、垫氮化硅层204、垫氧化硅层203和所述N型外延层201,以形成浅沟槽206。其中深沟槽区DT内的浅沟槽206位于所述深沟槽202的上方。
参考图2B,在所述垫氮氧化硅层205和所述浅沟槽206的底部以及侧壁上形成氧化物衬垫层207。
在沉积过程中,位于浅沟槽206下方的填充深沟槽202的N型掺杂多晶硅中的杂质磷(如图2B中椭圆标记内的区域)向外扩散,而这种扩散往往会对同批次其它晶圆造成磷污染的问题。
参考图2C,在所述浅沟槽206中和所述垫氮氧化硅层205填充HDP氧化物层208。
参考图2D,对HDP氧化物层208进行化学机械研磨,停止于垫氮化硅层204上。
参考图2E,去除垫氮化硅层204和垫氧化硅层203,最终形成浅沟槽隔离结构。
鉴于现有技术中存在的会对其他晶圆造成磷污染的问题,本发明提出了一种新的制作方法。
实施例一
下面,参照图3A-3E和图4对本发明CMOS图像传感器的制作方法做详细的描述。
首先,执行步骤401,提供半导体衬底以及位于所述衬底上的外延层,其中所述外延层分为深沟槽区和有源区,在所述深沟槽区内形成有深沟槽,并在所述深沟槽内填充有N型多晶硅层。
参考图3A,提供半导体衬底300以及位于所述衬底上的外延层301。在一个示例中,所述半导体衬底为N型半导体衬底,所述外延层为N型外延层。
所述外延层的生长方法可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。当外延层为N型外延层时,还需对外延层进行N型掺杂离子注入以形成N型外延层。
其中,所述外延层301分为深沟槽区DT和有源区AA。
在深沟槽区DT内形成有深沟槽,在深沟槽内填充N型多晶硅层302。在一个示例中,所述N型多晶硅层302为磷掺杂多晶硅层。
执行步骤402,在所述外延层内形成第一浅沟槽和第二浅沟槽,其中所述第一浅沟槽位于所述深沟槽区内的所述N型多晶硅层的上方,所述第二浅沟槽位于所述有源区内。
参考图3A,在所述外延层301上依次形成垫氧化物层303、垫氮化物层304和垫氮氧化物层305。
该垫氧化物层303可为通过热氧化法形成的氧化硅层,一般厚度为100~160埃,其主要作为隔离层以保护有源区在去除氮化硅时不受化学沾污(即作为隔离氧化层)。
在垫氧化物层303上形成垫氮化物层304,氮化物层的材料优选氮化硅层,可以采用炉管沉积方法或者低压化学气相沉积法形成垫氮化物层304,其厚度一般为600~1200埃,该氮化物层304主要用于在浅沟槽隔离结构中沉积氧化物过程中保护有源区,而且在化学机械研磨所填充的氧化硅时可用作研磨的阻挡材料。
在垫氮化物层304上形成垫氮氧化物层305,氮氧化物层305的材料优选为氮氧化硅层。
图案化所述垫氮氧化物层305、垫氮化物层304、垫氧化物层303和所述外延层301,以形成第一浅沟槽306a和第二浅沟槽306b。其中深沟槽区DT内的第一浅沟槽306a位于所述N型多晶硅层302的上方,所述第二浅沟槽306b位于所述有源区AA内。
执行步骤403,进行激光热退火,以在所述第一浅沟槽和第二浅沟槽的底部形成热生长氧化硅层。
参考图3B,进行激光热退火,以在所述第一浅沟槽306a和第二浅沟槽306b的底部形成热生长氧化硅层307。可选地,所述激光的波长范围为200~350nm。进一步,所述激光的能量密度范围为1~2J/cm2。在一个示例中,在空气或氧气气氛下,进行所述激光热退火。利用激光加热第一浅沟槽306a和第二浅沟槽306b的底部,使其表面熔化,吸收来自周围环境中的氧,经过熔融再结晶形成了热生长氧化硅层307。示例性地,所述热生长氧化硅层的厚度为30~70埃。但并不限于此厚度范围,可根据实际需要进行调整。
在进行激光热退火过程中,位于顶面的垫氮氧化物层305和所述第一浅沟槽306a和第二浅沟槽306b的侧壁均暴露于热的空气或氧气气氛中,故还进一步地,在位于顶面的垫氮氧化物层305的表面和第一浅沟槽306a和第二浅沟槽306b的侧壁暴露出的垫氮化物层304的表面的形成一层极薄的SiON层308,其厚度小于20埃。同时,第一浅沟槽306a和第二浅沟槽306b的侧壁暴露出的垫氧化物层303和外延层301的表面形成热生长氧化硅层。
激光热退火过程可以实现快速的氧化,例如,其氧化时间小于1μs。由于是局部加热,而且时间短,故在激光热退火处理过程中不会产生N型多晶硅层302中的磷往外释放的问题。
执行步骤404,在所述第一浅沟槽和第二浅沟槽的底部和侧壁形成氧化物衬垫层。
如图3C所示,在第一浅沟槽306a和第二浅沟槽306b的底部和侧壁形成氧化物衬垫层309。
所述氧化物衬垫层309为氧化硅层。可采用化学气相沉积,原子层沉积等方法形成所述氧化物衬垫层。由于在之前403步骤中,在第一浅沟槽306a和第二浅沟槽306b的底部,尤其是在N型多晶硅层302的上方形成了热生长氧化硅层307,其可有效防止在氧化物衬垫层309沉积过程中,N型多晶硅层302中的磷往外扩散释放。因此不会对同批次进行相同工艺的其他晶圆造成磷污染问题,可提高器件的良率和性能,以及生产产能。
同时热生长氧化硅层307和位于其上方的氧化物衬垫层309形成双层结构,可共同作为所述第一浅沟槽306a和所述第二浅沟槽306b的衬垫层,能起到减小浅沟槽隔离结构漏电的作用。
执行步骤405,在所述第一浅沟槽和第二浅沟槽内形成隔离材料层。
具体地,在所述第一浅沟槽和第二浅沟槽内填充隔离材料并溢出,隔离材料通常为氧化物(例如HARP、HDP)、具有高介电常数的材料或者二者的结合,所述具有高介电常数的材料的介电常数通常为3.9以上。作为优选,所述隔离材料为HDP氧化物。采用HDP氧化物可很好的填充所述第一浅沟槽和第二浅沟槽,并且不会产生填充空洞等问题。
作为优选,在所述第一浅沟槽和第二浅沟槽中填充隔离材料之后还进一步包含平坦化的步骤,可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
如图3D所示,执行平坦化步骤,停止于垫氮化物层304的上方,以形成隔离材料层310。
参考图3E,去除所述垫氮化物层304和垫氧化物层303。在一个示例中,采用湿法去除工艺去除所述垫氮化物层304和垫氧化物层303,需要特别指出的是,采用湿法去除工艺去除所述垫氮化物层304时,填充的隔离材料层310并不会被去除,从而填充隔离材料层310的顶面明显高于垫氧化物层303;后续采用湿法去除工艺去除垫氧化物层303时,会去除部分隔离材料层310,但是由于所述隔离材料层310具有比较高的台阶,在去除垫氧化物层303后,隔离材料层310仍然会填充所述第一浅沟槽306a和第二浅沟槽306b,并且隔离材料层310的顶面会高于所述外延层301的顶面。
至此完成了CMOS图像传感器的浅沟槽隔离结构的制作,通过本发明的方法,在浅沟槽隔离结构的氧化物衬垫层形成之前,先进行激光热退火,在浅沟槽的底部即N型多晶硅层的上方形成热生长氧化硅,可有效防止在进行氧化物衬垫层沉积时,N型多晶硅层内的磷往外扩散释放对同批其他晶圆造成磷污染,同时形成的双层氧化物衬垫层还可起到减小浅沟槽隔离结构漏电的作用,进而提高了器件的性能和良率。
实施例二
本发明实施例还提供一种采用实施例一中方法制作的半导体器件,结构如下:
半导体衬底以及位于所述衬底上的外延层,其中所述外延层分为深沟槽区和有源区,在所述深沟槽区内形成有深沟槽,并在所述深沟槽内填充有N型多晶硅层。在一个示例中,所述半导体衬底为N型半导体衬底,所述外延层为N型外延层。可选地,所述N型多晶硅层为磷掺杂多晶硅层。
在所述外延层内形成有位于所述N型多晶硅层上方的第一隔离结构和位于所述有源区内的第二隔离结构。
其中,所述第一隔离结构和所述第二隔离结构包括位于底部的热生长氧化硅层,以及位于所述热生长氧化硅层上方和所述第一隔离结构与所述第二隔离结构侧壁上的氧化物衬垫层,以及位于所述氧化物衬垫层上方的隔离材料层。
在一个示例中,所述第一隔离结构和所述第二隔离结构的顶面高于所述外延层的顶面。
可选地,所述热生长氧化硅层的厚度为30~70埃。采用激光热退火的方法形成所述热生长氧化硅层。
综上所述,根据本发明实施例的半导体器件,其隔离结构包括热生长氧化硅和氧化物衬垫层的双层氧化物衬垫层,双层氧化物衬垫层可起到减小浅沟槽隔离结构漏电的作用,进而提高了器件的性能和良率。
实施例三
本发明还提供一种电子装置,其包括实施例二中的半导体器件或包括采用实施例一中方法制作的半导体器件。
由于包括的半导体器件具有更高的性能和良率,该电子装置同样具有上述优点。
该电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可以是具有上述半导体器件的中间产品,例如:具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制作方法,包括:
提供半导体衬底以及位于所述衬底上的外延层,其中所述外延层分为深沟槽区和有源区,在所述深沟槽区内形成有深沟槽,并在所述深沟槽内填充有N型多晶硅层;
在所述外延层内形成第一浅沟槽和第二浅沟槽,其中所述第一浅沟槽位于所述深沟槽区内的所述N型多晶硅层的上方,所述第二浅沟槽位于所述有源区内;
进行激光热退火,以在所述第一浅沟槽和第二浅沟槽的底部形成热生长氧化硅层;
在所述第一浅沟槽和所述第二浅沟槽的底部和侧壁形成氧化物衬垫层;
在所述第一浅沟槽和所述第二浅沟槽内形成隔离材料层。
2.根据权利要求1所述的方法,其特征在于,形成所述第一浅沟槽和所述第二浅沟槽的步骤包括:
在所述外延层上依次形成垫氧化物层、垫氮化物层和垫氮氧化物层;
图案化所述垫氮氧化物层、垫氮化物层、垫氧化物层和所述外延层,以形成所述第一浅沟槽和第二浅沟槽。
3.根据权利要求1所述的方法,其特征在于,所述半导体衬底为N型半导体衬底,所述外延层为N型外延层。
4.根据权利要求1所述的方法,其特征在于,所述激光的波长范围为200~350nm。
5.根据权利要求1所述的方法,其特征在于,所述激光的能量密度范围为1~2J/cm2
6.根据权利要求1所述的方法,其特征在于,在空气或氧气气氛下,进行所述激光热退火。
7.根据权利要求1所述的方法,其特征在于,热生长氧化硅层的厚度为30~70埃。
8.根据权利要求2所述的方法,其特征在于,在所述第一浅沟槽和第二浅沟槽内形成隔离材料层的步骤包括:
在所述第一浅沟槽和第二浅沟槽内填充隔离材料并溢出;
执行平坦化步骤,停止于所述垫氮化物层的上方,以形成隔离材料层;
去除所述垫氮化物层和垫氧化物层。
9.根据权利要求8所述的方法,其特征在于,形成的所述隔离材料层的顶面高于所述外延层的顶面。
10.根据权利要求2所述的方法,其特征在于,所述垫氧化物层为氧化硅层,所述垫氮化物层为氮化硅层,所述垫氮氧化物层为氮氧化硅层。
11.根据权利要求1所述的方法,其特征在于,所述N型多晶硅层为磷掺杂多晶硅层。
12.一种采用权利要求1-11中任一项所述的方法制作的半导体器件。
13.一种电子装置,其特征在于,包括权利要求12中所述的半导体器件。
CN201410451995.3A 2014-09-05 2014-09-05 一种半导体器件及其制作方法和电子装置 Active CN105390496B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410451995.3A CN105390496B (zh) 2014-09-05 2014-09-05 一种半导体器件及其制作方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410451995.3A CN105390496B (zh) 2014-09-05 2014-09-05 一种半导体器件及其制作方法和电子装置

Publications (2)

Publication Number Publication Date
CN105390496A CN105390496A (zh) 2016-03-09
CN105390496B true CN105390496B (zh) 2018-08-21

Family

ID=55422600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410451995.3A Active CN105390496B (zh) 2014-09-05 2014-09-05 一种半导体器件及其制作方法和电子装置

Country Status (1)

Country Link
CN (1) CN105390496B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448124B1 (en) * 1999-11-12 2002-09-10 International Business Machines Corporation Method for epitaxial bipolar BiCMOS
US7759731B2 (en) * 2006-08-28 2010-07-20 Advanced Analogic Technologies, Inc. Lateral trench MOSFET with direct trench polysilicon contact and method of forming the same
CN101436565A (zh) * 2007-11-13 2009-05-20 上海华虹Nec电子有限公司 浅沟槽隔离的制备方法
JP5661583B2 (ja) * 2011-09-21 2015-01-28 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
CN105390496A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
US7608872B2 (en) Complementary metal oxide semiconductor image sensor and method for fabricating the same
US7521315B2 (en) Method for fabricating image sensor capable of increasing photosensitivity
US9349768B2 (en) CMOS image sensor with epitaxial passivation layer
CN104637968B (zh) 采用深沟槽隔离的图像传感器及其制作方法
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
CN106972037A (zh) 半导体器件及其形成方法
US20140008705A1 (en) Semiconductor device
US9425343B2 (en) Mechanisms for forming image sensor device
CN106129073B (zh) 高介电常数介电层形成方法、图像传感器器件及其制造方法
CN104952896A (zh) 采用深沟槽隔离的图像传感器的制作方法
CN106601688A (zh) 一种半导体器件及其制备方法、电子装置
CN105390496B (zh) 一种半导体器件及其制作方法和电子装置
CN106601687B (zh) 一种半导体器件及其制备方法、电子装置
WO2016124110A1 (zh) 半导体器件及其制造方法、电子装置
CN108122840A (zh) 一种半导体器件及制备方法、电子装置
CN107799470A (zh) 一种半导体器件及其制造方法、电子装置
JPH03234042A (ja) 半導体装置及びその製造方法
TW201436099A (zh) 保護週邊半導體元件之結構與方法
CN102299112B (zh) 制作沟槽和浅沟槽隔离结构的方法
CN106601686A (zh) 一种半导体器件及其制备方法、电子装置
CN204632760U (zh) 采用深沟槽隔离的图像传感器
CN105097688A (zh) 一种半导体器件及其制造方法、电子装置
CN102299111B (zh) 制作互补型金属氧化物半导体器件结构的方法
JP4673589B2 (ja) 半導体装置およびその製造方法
CN102386134B (zh) 制作半导体器件结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant