CN105390445A - 半导体器件制造方法和半导体器件 - Google Patents

半导体器件制造方法和半导体器件 Download PDF

Info

Publication number
CN105390445A
CN105390445A CN201510535372.9A CN201510535372A CN105390445A CN 105390445 A CN105390445 A CN 105390445A CN 201510535372 A CN201510535372 A CN 201510535372A CN 105390445 A CN105390445 A CN 105390445A
Authority
CN
China
Prior art keywords
photodiode
grid layer
area
region
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510535372.9A
Other languages
English (en)
Inventor
木村雅俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105390445A publication Critical patent/CN105390445A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Automatic Focus Adjustment (AREA)

Abstract

本发明涉及半导体器件制造方法和半导体器件。本发明提高了固态图像传感器的性能，其中布置在像素阵列部中的每个像素都包括微透镜和多个光电二极管。并排布置在每个像素中的光电二极管之间的相对侧的位置，是由栅极图案自对准地限定的。使用与栅极层同层的检查图案作为叠加标记来检查并确定布线上的要形成微透镜的位置。

Description

半导体器件制造方法和半导体器件
相关申请的交叉引用参考
将2014年8月27日提出的日本专利申请No.2014-172686的公开，包括说明书、附图和摘要，通过引用的方式作为整体并入本文。
技术领域
本发明涉及一种半导体器件制造方法和半导体器件，特别是，涉及一种有效地应用于包括固态图像传感器的半导体器件的技术，及其制造方法。
背景技术
众所周知，包括在例如具有自动对焦***的数码照相机中的、且使用图像平面相位差技术的固态图像传感器(照片装置)，包括各有两个或多个光电二极管的像素。
在与图像传感器相关的日本未经审查的专利申请公开No.2013-106194和2000-292685中，描述了图像平面相位差检测***的理论，并且其声明了每个像素包括两个光电二极管。
发明内容
可以想象，待在半导体器件中形成的每个半导体区和每个层的位置，使用在半导体器件中形成的图案的位置作为基准来如下确定。例如，包括在像素中的光电二极管形成在使用形成在半导体衬底的主表面上方的元件隔离区作为基准确定的位置处。另一方面，通过布线层形成在半导体衬底上方的微透镜，在许多情况下，形成在使用出于包括在布线层中的多层布线的、最高层布线作为基准确定的位置处。
最高层布线形成在使用在其下面形成的通孔作为基准确定的位置处。通孔形成在使用在其下面形成的布线作为基准确定的位置处。在包括在布线层中的多层布线中，最底层布线形成在使用在其下面形成的接触孔作为基准确定的位置处。接触孔形成在使用形成在半导体衬底上方的栅电极作为基准确定的位置处。栅电极形成在使用元件隔离区作为基准确定的位置处。
如上所述，与光电二极管不同，微透镜基于对多层间接重复的叠加对准的结果形成。因此，重大错位趋于出现在光电二极管和微透镜之间。这种错位可能导致图像传感器产生伪离焦状态的图像。
从本说明书和附图的描述，本发明的其他目的和新的特征将变得明显。
在下面，简要概述本文公开的实施例中的典型实施例。
在根据本发明实施例的半导体器件制造方法中，并排布置在每个像素中的两个光电二极管之间的相对侧的位置是由栅极图案自对准地限定的，且使用与栅极层同层的检查图案作为基准来加以检查并确定要形成微透镜的布线层上方的位置。
根据本发明另一实施例的半导体器件包括布置在形成于衬底上方的第一区域中的像素中的两个光电二极管，形成在两个光电二极管之间的衬底上方的栅极图案，和形成在像素的上部分中的微透镜。该半导体器件进一步包括，在衬底上方的第二区域中，与栅极图案同层的检查图案和与微透镜同层的检查图案。
根据本说明书中所公开的发明的实施例，能够提高半导体器件的性能。特别是，能够提高图像传感器的对焦精度。
附图说明
图1示出了根据本发明第一实施例的半导体器件制造过程的流程。
图2是用于描述根据本发明第一实施例的半导体器件制造过程的截面图。
图3是用于描述从图2继续的半导体器件制造过程的平面图。
图4是用于描述从图2继续的半导体器件制造过程的截面图。
图5是用于描述从图3继续的半导体器件制造过程的平面图。
图6是用于描述从图4继续的半导体器件制造过程的截面图。
图7是用于描述从图5继续的半导体器件制造过程的平面图。
图8是用于描述从图6继续的半导体器件制造过程的截面图。
图9是用于描述从图7继续的半导体器件制造过程的平面图。
图10是用于描述从图9继续的半导体器件制造过程的平面图。
图11是用于描述从图8继续的半导体器件制造过程的截面图。
图12是用于描述从图10继续的半导体器件制造过程的平面图。
图13是用于描述从图11继续的半导体器件制造过程的截面图。
图14是用于描述从图12继续的半导体器件制造过程的平面图。
图15是用于描述从图13继续的半导体器件制造过程的截面图。
图16是用于描述从图14继续的半导体器件制造过程的平面图。
图17是用于描述从图15继续的半导体器件制造过程的截面图。
图18是示出根据本发明第一实施例的半导体器件的结构的示意图。
图19示出了根据本发明第一实施例的半导体器件的等效电路。
图20是根据本发明第一实施例的半导体器件的平面图。
图21是根据本发明第一实施例的半导体器件的平面图。
图22是根据本发明第一实施例的半导体器件的平面图。
图23是根据本发明第一实施例的半导体器件的平面图。
图24是根据本发明第一实施例的半导体器件的平面图。
图25是根据本发明第二实施例的半导体器件的平面图。
图26是根据本发明第二实施例的半导体器件的截面图。
图27是用于描述根据本发明第三实施例的半导体器件制造过程的平面图。
图28是用于描述从图27继续的半导体器件制造过程的平面图。
图29是用于描述根据本发明第三实施例的半导体器件制造过程的截面图。
图30是用于描述根据本发明第四实施例的半导体器件制造过程的平面图。
图31是用于描述根据本发明第四实施例的半导体器件制造过程的截面图。
图32是用于描述根据本发明第四实施例的半导体器件制造过程的平面图。
图33是用于描述根据本发明第四实施例的半导体器件制造过程的截面图。
图34是用于描述根据本发明第四实施例的半导体器件制造过程的平面图。
图35是用于描述从图34继续的半导体器件制造过程的平面图。
图36是用于描述从图35继续的半导体器件制造过程的平面图。
图37是用于描述根据本发明第四实施例的半导体器件制造过程的截面图。
图38是用于描述根据本发明第五实施例的半导体器件制造过程的平面图。
图39是用于描述根据本发明第五实施例的半导体器件制造过程的截面图。
图40是用于描述从图38继续的半导体器件制造过程的平面图。
图41是用于描述从图40继续的半导体器件制造过程的平面图。
图42是用于描述从图39继续的半导体器件制造过程的截面图。
图43是用于描述从图41继续的半导体器件制造过程的平面图。
图44是用于描述从图42继续的半导体器件制造过程的截面图。
图45是用于比较的示例半导体器件的平面图。
图46是用于比较的示例半导体器件的截面图。
具体实施方式
在下面，将参考附图详细描述本发明的实施例。注意，在描述下面的实施例中所提到的所有附图中，具有相同功能的部分和组件用相同的参考数字和符号表示，且作为规定，不会重复这种相同或相似的部分和组件的描述，除非特别必要。
在下面描述的实施例中，每个像素的阱区形成在P型半导体区中，且光电二极管形成在N型半导体区中。然而，在阱区的导电类型和光电二极管不同于上述的情况下，也能得到同样的效果。此外，在下面描述的实施例中，固态图像传感器是光从上方入射的类型。然而，只要使用相同的器件结构和相同的制造工艺流程，使用背面照明(BSI)类型的固态图像传感器也能获得同样的效果。
此外，在下面的描述中，包括在导电类型中的符号“-”或“+”表示n型或p型杂质的相对浓度。例如，在n型杂质的情况下，在“n-”、“n”和“n+”的顺序中杂质浓度越来越高，“n+”是最高的。此外，由同层的半导体膜形成的栅电极、栅极图案和检查图案，可统称为栅极层。
第一实施例
在下面，参考图1至17并参考图16至24，将分别描述根据本发明第一实施例的半导体器件制造方法和半导体器件。本实施例的半导体器件涉及一种固态图像传感器，特别是，在每个像素内具有多个光电二极管的固态图像传感器。固态图像传感器是一种互补金属氧化物半导体(CMOS)图像传感器，并通过基于图像平面相位差检测的焦点检测方法具有输出自动对焦的必要信息的功能。
图1示出了根据本发明第一实施例的半导体器件制造方法的工艺流程。图2、4、6、8、11、13、15和17是示出根据本实施例的半导体器件制造过程的截面图。图3、5、7、9、10、12、14和16是示出根据本实施例的半导体器件制造过程的平面图。在上述的各个截面图和平面图中，像素区域1A被表示在左侧上，检查图案1B被表示在右侧上。
下面的描述基于以下假设，包括在CMOS图像传感器中的每个像素都是用作为CMOS图像传感器中的像素形成电路的四晶体管像素，但也可以使用其他像素类型。在用于下面描述的平面图中，仅用光电二极管和浮置扩散电容部分示出了上述像素类型，省略了一些晶体管等。
图4、6、8、11、13、15和17示出了分别沿图3、5、7、10、12、14和16的线A-A和B-B得到的截面图。图18是示出本实施例的半导体器件的结构的示意图。图19示出了本实施例的半导体器件的等效电路。图20至24是示出形成在本实施例的半导体器件中的检查图案的位置的平面图。
像素区域1A是形成图像传感器的像素之一的区域。检查图案区域1B是用于检查/确定微透镜形成被形成的位置的叠加检查图案的区域。在本实施例中，检查图案也被用于检查/确定，除了微透镜的位置以外的，形成半导体区域的位置。检查图案区域1B位于，如随后参考图20至24所描述的，在形成固态图像传感器的半导体衬底(半导体晶片)上的区域附近的，或形成固态图像传感器的这种区域的末端部分中的划线内部。
在像素区域1A中，多个像素的有源区的AR被布置成横向(在X方向)邻接。在这种情况下，有源区AR形成得像横向延伸带一样，并要求如随后所描述的，待执行像素间隔离注入以使各个邻接像素隔离开。像素隔离通过在邻接像素之间形成元件隔离区而不执行像素间隔离注入也是可能的。
参考图1示出的制造工艺流程，首先，准备半导体衬底SB(图1中的步骤S1)。随后，在半导体衬底SB上方形成阱区WL(图1中的步骤S2)。在本实施例中，阱区WL形成在像素区域1A中的半导体衬底SB的上表面上方，没有阱区WL形成在图案区域1B的半导体衬底SB的上表面上方。然而，阱区WL也可形成在检查图案区域1B的半导体衬底的上表面上方。
半导体衬底SB由例如单晶硅(Si)形成。阱区WL通过例如离子注入方法将P型杂质(例如，硼(B))引入到半导体衬底SB的主表面中来形成。阱区WL是具有相对低的杂质浓度的P-型半导体区。
接下来，如图3和4所示，在半导体衬底SB的主表面上形成沟槽，并在沟槽中形成元件隔离区EI(图1中的步骤S3)。这限定(界定)了有源区，即在元件隔离区EI中露出的半导体衬底SB的上表面部分。元件隔离区EI可通过例如浅沟槽隔离(STI)方法或通过硅的局部氧化(LOCOS)方法形成。在本实施例中，元件隔离区EI通过STI方法形成。在图3中，示出了在检查图案区域1B中的元件隔离区EI，但没有示出包围有源区AR的元件隔离区EI。同样，在下面描述中提到的一些平面图中，省略了检查图案区域1B中的元件隔离区EI。参考图3，有源区AR中的半导体衬底SB的上表面被阱区WL完全覆盖。
下面描述的是其中在形成阱区WL之后形成每个有源区AR的情况，但可替代地，可在形成阱区WL之前形成有源区AR。在可替代的情况下，必须使用足够高的加速度能量执行P型杂质注入以穿透有源区AR和元件隔离区EI。
此外，在下面描述中提到的一些平面图中，省略了层间绝缘膜，且根据该情况，也没有示出在衬底上的布线。在图2至17中，在检查图案区域1B中形成的结构表示为比在像素区域1A中形成的结构小。然而，事实上，在检查图案区域1B中形成的结构大于在像素区域1A中示出的单个像素。
另外，如图3所示，被像素区域1A中的元件隔离区EI包围的有源区AR包括，在随后的工艺中，形成包括两个光电二极管的光接收部分的区域，和形成用于电荷积累的传输晶体管的漏区的浮置扩散电容部分的区域。在平面图中看时，形成光接收部分的区域是矩形的。形成浮置扩散电容部分的区域的两端，与形成光接收部分的区域的四个侧中的一侧相接触。即，有源区AR具有包括上述两个区域的矩形环结构，元件隔离区EI形成在被两个区域包围的位置。
换句话说，在图3示出的像素区域1A中，形成浮置扩散电容部分的区域被成形为，使得在元件隔离区EI一侧上，从形成光接收部分的区域的四个侧中的一侧上的两个部分突出的两个部分，彼此耦合。然而，从形成光接收部分的区域突出的浮置扩散电容部分的两个部分，不需要彼此耦合。当两个部分彼此不耦合时，有源区AR不具有矩形环结构。
在检查图案区域1B中，元件隔离区EI形成在半导体衬底SB的上表面上方。如图4所示，元件隔离区EI具有未达到阱区WL的底部的深度。
接下来，虽然没有说明，但执行用于隔离随后形成的光电二极管的杂质注入，即像素间隔离注入(图1中的步骤S4)。即，在像素区域1A中，例如通过离子注入方法将P型杂质(例如，硼(B))注入到包围着形成光电二极管的区域的区域中，在半导体衬底SB的上表面上方形成未示出的P型半导体区。P型半导体区被形成为，比随后形成光电二极管的N-型半导体区深。
像素间隔离注入是在随后形成的像素之间形成对电子的势垒。这会防止相邻像素之间的电子扩散，并提高了图像传感器的敏感度特性。
接下来，如图5和6所示，通过栅极绝缘膜在半导体衬底SB上方形成栅电极(图1中的步骤S5)。参考图5，在像素区域1A中，通过栅极绝缘膜(未示出)，在形成光接收部分的区域和形成包括在有源区AR中的浮置扩散电容部分的区域之间的边界部分上，形成栅电极G1和G2。即，在有源区AR中，栅电极G1形成在从形成光接收部分的区域的一个侧的两个部分突出的、浮置扩散电容部分的两个部分中的一个部分的正上方，栅电极G2形成在两个突出部分的另一部分的正上方。栅电极G1和G2是随后形成的传输晶体管的栅电极。在该步骤中，在未示出的区域中还形成随后形成的***晶体管的栅电极。
在形成栅电极G1和G2的过程中，栅极图案(栅极层)G3也被形成为，使得当从平面图中看时，栅极图案G3将包括在像素区域1A中的有源区AR中的形成光接收部分的区域在其中心分成两个。栅极图案G3通过绝缘膜GF形成在半导体衬底SB上方(见图6)。
当在平面图中看时，栅极图案G3在Y方向上沿半导体衬底的主表面延伸。在垂直于Y方向的、沿半导体衬底的主表面延伸的X方向上的栅极图案G3的两侧上，暴露出有源区AR而不被栅极图案G3覆盖。当在平面图中看时，形成光接收部分的区域被栅极图案G3分成了两个。有源区AR的一个突出部分从形成光接收部分的区域的一个分割部分突出，且栅电极G1形成在突出部分正上方。有源区AR的另一个突出部分从形成光接收部分的区域的另一个分割部分突出，栅电极G2形成在突出部分正上方。
在形成栅电极G1和G2和栅极图案G3的过程中，在检查图案区域1B中的元件隔离区EI上方，通过绝缘膜IF1(见图6)形成多个检查图案(栅极层)GM(仅示出了一个)。当在平面图中看时，每个检查图案GM为例如矩形。注意，在图5中，没有示出包围检查图案GM的元件隔离区EI。
在本实施例中，在半导体衬底SB上方形成绝缘膜和半导体膜之后，使用光刻技术和蚀刻方法处理半导体膜和绝缘膜。这样，使用绝缘膜，形成图6示出的上述栅极绝缘膜和绝缘膜GF和IF1，并使用半导体膜，形成栅电极G1和G2、栅极图案G3和检查图案GM。
即，上述栅极绝缘膜和绝缘膜GF和IF1是同一层，也就是说，当在制造过程中初步形成时，它们由连续的膜形成。图6示出的上述栅极绝缘膜和绝缘膜GF和IF1由例如氧化硅形成。当上述栅极绝缘膜例如通过热氧化方法形成时，将不需要在检查图案区域1B中的元件隔离区EI上方形成绝缘膜IF1。
图5示出的栅电极G1和G2、栅极图案G3和检查图案GM是同一层，其为例如多晶硅膜的栅极层。栅电极G1和G2、栅极图案G3和检查图案GM是通过使用用掩模形成的光致抗蚀剂膜作为掩模执行处理形成的图案，使得它们被形成为间隔开预定距离。即，检查图案GM的位置相对于栅极图案G3很少改变。
接下来，参考图7和8，在像素区域1A中的半导体衬底SB的上表面上方，形成包括N-型半导体区N1的光电二极管PD1，和包括N-型半导体区N2的光电二极管PD2(图1中的步骤S6)。即，例如，通过离子注入方法，通过将N型杂质(例如，砷(As)或磷(P))注入到像素区域1A中的半导体衬底SB的主表面中，在形成包括在有源区AR中的光接收部分的区域中形成N-型半导体区N1和N2。N-型半导体区N1和N2分别形成在栅极图案G3的X方向上的两侧上，将栅极图案G3夹在它们之间。
使用利用光刻技术形成的光致抗蚀剂膜(未示出)和栅极图案G3作为掩模，执行通过离子注入方法的杂质注入。这样，在有源区AR的上表面上方，形成彼此隔离的N-型半导体区N1和N2。当在平面图中看时，N-型半导体区N1和N2近似矩形。N-型半导体区N1和N2之间的相对侧的位置通过形成栅极图案G3的位置确定。即，基于栅极图案G3自对准地确定N-型半导体区N1和N2的彼此隔离的相对部分。
与邻近各个N-型半导体区N1和N2的栅极图案G3的一侧相对的那一侧与包围有源区AR的元件隔离区EI隔开。N-型半导体区N1的一部分形成在邻接栅电极G1的区域中的半导体衬底SB部分中。N-型半导体区N2的一部分形成在邻接栅电极G2的区域中的半导体衬底SB部分中。即，N-型半导体区N1是具有栅电极G1的场效应晶体管，并组成了将在随后过程中形成的传输晶体管TX1的源区。N-型半导体区N2是具有栅电极G2的场效应晶体管，并组成了将在随后过程中形成的传输晶体管TX2的源区。
在各个栅电极G1和G2的正下方的半导体衬底SB部分的主表面部分是没有形成N-型半导体区的沟道区。如图8所示，N-型半导体区N1和N2被形成为比元件隔离区EI深并且比阱区WL浅。
如在下面所描述的，基于检查图案GM，确定由光致抗蚀剂膜形成的上述图案的位置，该光致抗蚀剂膜确定了不包括邻接栅极图案G3的部分的N-型半导体区N1和N2的布局。
为了在形成N-型半导体区N1和N2的过程中形成用作为离子注入掩模的光致抗蚀剂膜，首先，将光致抗蚀剂膜涂覆在半导体衬底SB上方，随后，使用曝光掩模(光掩模或标线)使光致抗蚀剂膜曝光以将曝光掩模图案转移到光致抗蚀剂膜。当随后用显影处理光致抗蚀剂膜时，会形成光致抗蚀剂图案。
在曝光光致抗蚀剂膜时，检查图案GM用于防止曝光掩模的错位。例如，在形成光致抗蚀剂图案之后，光致抗蚀剂图案的错位通过在平面图上测量光致抗蚀剂图案和检查图案GM之间的距离确定。随后，一旦移除光致抗蚀剂图案之后，曝光掩模或半导体衬底SB的位置就会被适当地偏移，然后再次形成光致抗蚀剂图案。这样，能够形成没有相对于检查图案GM错位的光致抗蚀剂图案。使用如此形成的光致抗蚀剂图案作为掩模，使得能够形成相对于栅电极G1和G2、栅极图案G3和检查图案GM无错位的N-型半导体区N1和N2。
形成相对于元件隔离区EI的布局无错位的栅电极G1和G2、栅极图案G3和检查图案GM。这通过使用形成在元件隔离区EI中的叠加检查图案(未示出)检查它们的位置来实施。还可使用形成在元件隔离区EI中的叠加检查图案(未示出)检查并确定形成N-型半导体区N1和N2的位置。这能够防止N-型半导体区N1和N2相对于由元件隔离区EI限定的有源区AR的布局有错位。
如上所述，N-型半导体区N1和N2的布局包括，基于栅极图案G3自对准地限定的区和使用检查图案GM限定的区，使得能够防止N-型半导体区N1和N2相对于各栅极图案有错位。
形成N-型半导体区N1和N2导致形成了光电二极管PD1和光电二极管PD2，其中光电二极管PD1是包括N-型半导体区N1和阱区WL的光接收部分，光电二极管PD2是包括N-型半导体区N2和阱区WL的光接收部分。即，与N-型半导体区N1形成P-N结的阱区WL用作光电二极管PD1的阳极，N-型半导体区N1用作光电二极管PD1的阴极。同样，与N-型半导体区N2形成P-N结的阱区WL用作光电二极管PD2的阳极，N-型半导体区N2用作光电二极管PD2的阴极。在有源区AR中，当在平面图中看时，N-型半导体区N1和N2与位于它们之间的栅极图案G3并排布置。
接下来，如图9所示，例如通过离子注入方法将N型杂质(例如，砷(As)或磷(P))注入到有源区AR的部分中，形成作为N型杂质区的浮置扩散电容部分FD(图1中的步骤S7)。结果，形成传输晶体管TX1和TX2。传输晶体管TX1包括作为漏区的浮置扩散电容部分FD、作为源区的N-型半导体区N1和栅电极G1。传输晶体管TX2包括作为漏区的浮置扩散电容部分FD、作为源区的N-型半导体区N2和栅电极G2。在该工艺中，通过在未示出的区域中形成源/漏区，来形成***晶体管，诸如复位晶体管、放大器晶体管和选择晶体管。
浮置扩散电容部分FD形成在从有源区AR中的矩形光接收部分突出的区域中。即，当在平面图中看时，有源区AR被分成包括光电二极管PD1和PD2的光接收部分，和位于它们之间的具有栅电极G1和G2的浮置扩散电容部分FD。传输晶体管TX1和TX2共用作为漏区的浮置扩散电容部分FD。传输晶体管TX1和TX2可被分别布置以具有独立的漏区。在这种情况下，它们的漏区通过接触插塞和随后形成的布线相互电偶合。
通过以上工艺，形成了包括光电二极管PD1和PD2、传输晶体管TX1和TX2和其他***晶体管(未示出)的像素PE。虽然没有示出，但是多个像素PE以矩阵的方式布置在半导体衬底SB上的像素阵列部中。
当形成N型光电二极管时，形成上述漏区以具有比N-型半导体区N1和N2的杂质浓度高的N型杂质浓度。即使存在其中通过与图8示出的N-型半导体区N1和N2一样，将P+型杂质(例如，硼(B))注入到光电二极管区的表面部分中达到深度小于N-型半导体区N1和N2的深度从而形成浅P+层来形成光电二极管的情况，下面的描述是基于没有任何P+型表面层的假设。
接下来，如图10和11所示，在半导体衬底上方形成层间绝缘膜CL(图1中的步骤S8)，随后，通过层间绝缘膜CL形成接触插塞CP(图1中的步骤S9)。
在半导体衬底SB的主表面上方形成层间绝缘膜CL，例如氧化硅膜，以覆盖传输晶体管TX1和TX2、光电二极管PD1和PD2和检查图案GM。这通过例如化学气相沉积(CVD)方法来实施。随后，在层间绝缘膜CL上方形成光致抗蚀剂图案，然后，通过使用光致抗蚀剂图案作为掩模执行干蚀刻，形成暴露栅电极G1和G2和浮置扩散电容部分FD的接触孔。栅电极G1和G2和浮置扩散电容部分FD可具有形成在其上方的硅化物层。或者在包括光电二极管PD1和PD2的光接收部分正上方或者在检查图案GM正上方不形成接触孔。
随后，在层间绝缘膜CL和多个接触孔的表面上方形成金属膜，然后通过抛光，例如通过化学机械抛光(CMP)方法，移除形成在层间绝缘膜CL上的金属膜。结果，得到了由填充接触孔的金属膜部分形成的接触插塞CP。形成每个接触插塞CP的金属膜部分是层叠膜，其包括例如覆盖接触孔的侧壁和底表面的氮化钛膜和通过氮化钛膜沉积在接触孔的底表面上方的钨膜。
接触插塞CP的位置由接触孔的位置确定。使用光刻技术形成的接触孔的位置，使用在与栅电极G1和G2相同的层中形成的作为基准的检查图案GM确定。这可防止接触插塞CP相对于栅电极G1和G2错位。或者在包括光电二极管PD1和PD2的光接收部分上或在检查图案GM上不形成接触插塞CP。
接下来，如图12和13所示，在层间绝缘膜CL上方形成包括层间绝缘膜IL1和下层布线M1的第一布线层(图1中的步骤S10)。下层布线通过所谓的单镶嵌方法形成。
在本实施例中，例如，通过CVD方法，在层间绝缘膜CL上方形成层间绝缘膜IL1，例如氧化硅膜。随后，通过使用光刻技术和干法蚀刻方法处理层间绝缘膜IL1，形成通过作为开口部分的层间绝缘膜IL1的布线沟槽，以暴露出层间绝缘膜CL和接触插塞CP的上表面。接下来，在包括布线沟槽的表面的层间绝缘膜IL1上方形成金属膜，然后，例如通过CMP方法，移除在层间绝缘膜IL1上方的金属膜的不需要的部分。结果，通过掩埋在布线沟槽中的金属膜形成布线M1。或者在光电二极管PD1和PD2上方或在检查图案GM正上方不形成布线M1。
每个布线M1都具有其中依次层叠氮化钽膜和铜膜的层叠结构。布线沟槽的侧壁和底表面由氮化钽膜覆盖。在布线沟槽的底部处，布线M1被耦合到接触插塞CP的上表面。在图12中，没有示出耦合到形成在浮置扩散电容部分FD上方的接触插塞CP的布线M1。此外，在图12中，通过透明表示的相应布线M1，示出了提供在各栅电极G1和G2和相应布线M1之间的接触插塞CP。
形成布线M1的位置由布线沟槽的位置限定。基于接触孔形成图案检查/确定布线沟槽位置。
接下来，如图14和15所示，在层间绝缘膜IL1上方层叠包括多个上层布线的多个布线层(见图13)(图1中的步骤S11)。这形成了层叠布线层，其包括层间绝缘膜IL1、形成在层间绝缘膜IL1上方的多个层间绝缘膜、布线M1和层叠在布线M1上方的多个上层布线。在下面，将描述一种结构，其包括通过通孔插塞V2形成在布线M1上方的布线M2和通过通孔插塞V3形成在布线M2上方的布线M3。每个上层布线和每个上层布线下面的通孔插塞通过所谓的双镶嵌方法形成。在图15中，将层间绝缘膜CL和IL1和它们上方的层间绝缘膜表示为一个层间绝缘膜IL。
当在平面图中看时，布线M2和M3形成得比布线M1更远离光电二极管PD1和PD2。即，在光电二极管PD1和PD2正上方没有形成布线。在检查图案GM上方也没有形成布线。在层叠布线层中的最高层布线的每个布线M3上方，形成层间绝缘膜IL。在图14中，通过透明表示的布线M3示出了形成在布线M3和M2之间的通孔插塞V3。
在双金属镶嵌方法中，通过例如层间绝缘膜形成通孔之后，在层间绝缘膜的上表面上形成比通孔浅的布线沟槽，然后将金属掩埋在通孔和布线沟槽中。这样，能够在同一时间形成通孔中的通孔插塞和通孔插塞上方的布线沟槽中的布线。可选择地，首先可形成布线沟槽，其允许形成从布线沟槽的底部延伸至层间绝缘膜的底部的通孔。通孔插塞V2和V3和布线M2和M3主要由铜膜形成。布线M1分别通过通孔插塞V2、布线M2和通孔插塞V3电耦合到布线M3。
布线沟槽和通孔通过使用光刻技术和干法蚀刻方法处理层间绝缘膜而形成。当如上所述在形成通孔之后形成布线沟槽时，使用布线M1图案作为基准检查/确定其中有埋入的通孔插塞V2的通孔的位置。使用其中待埋入通孔插塞V2的通孔图案作为基准，检查/确定其中待形成有埋入的布线M2的布线沟槽的位置。同样，使用其中待埋入通孔插塞V3的通孔图案作为基准，检查/确定其中待形成有埋入的通孔插塞V3的通孔的位置。
接下来，如图16和17所示，在像素区域1A中，在层间绝缘膜IL上方形成滤色器CF(图1中的步骤S12)，然后在滤色器CF上方形成在像素PE正上方的微透镜ML(图1中的步骤S13)。在图16中，微透镜ML用虚线表示。在平面图中看时，微透镜ML和光电二极管PD1和PD2被叠加。
除了光电二极管PD1和PD2和浮置扩散区之外，每个像素PE还包括其他的晶体管，但是，为了描述方便，在附图中没有示出它们。实际上，在平面图中看时，这种晶体管位于与微透镜ML重叠的位置。
滤色器CF例如通过在形成在层间膜IL1的上表面上方的沟槽中埋入传输预定波长的光同时阻断其他波长的光的膜来形成。在本实施例中，在检查图案GM上方没有形成滤色器。为了在滤色器CF上方形成微透镜ML，当在平面图中看时，形成在滤色器CF上方的膜被处理成圆形图案，然后，例如，通过加热该膜表面，使该膜成为透镜形式。
在形成微透镜ML的同时，在检查区域1B中的层间绝缘膜IL上方，形成与微透镜ML在同一层的膜的检查图案MLP。当在平面图中看时，每个检查图案MLP可具有包围检查图案GM的平面布局的矩形环结构。下面的描述假定，每个检查图案MLP由矩形环图案形成，矩形环图案包括在Y方向上延伸的两个侧和在X方向上延伸的两个侧。
当在平面图中看时，每个检查图案MLP与包围在其中的检查图案GM隔开。参考图16，例如，方形检查图案GM的每个侧测量为15μm，检查图案MLP的每个侧测量为25μm。在检查图案MLP的Y或X方向上延伸的每个部分在X或Y方向上具有2至4μm的宽度。即，在检查图案GM和包围检查图案GM的检查图案MLP之间，在Y和X两个方向上的检查图案GM的两侧上的每个侧都有1到3μm的距离。
另一方面，微透镜ML具有例如4μm的直径。即，即使在图中示出相对小的检查图案GM和MLP，包括一对检查图案GM和MLP的每个叠加标记也都是大于像素的图案。
形成微透镜ML的图案的可想像的方法是，使用光刻技术或通过蚀刻方法，处理形成在滤色器CF上方的透射膜。即，使用光刻技术在透射膜上方形成光致抗蚀剂膜之后，通过曝光并显影光致抗蚀剂膜形成光致抗蚀剂图案，而且，随后，使用光致抗蚀剂图案作为掩模处理透射膜。当透射膜本身是光敏的时，通过曝光并显影透射膜，微透镜ML的图案和检查图案MLP可由透射膜形成。
使用检查图案GM和MLP检查形成微透镜ML的位置。即，为了防止微透镜ML相对于像素PE的光接收部分错位，使用检查图案GM和MLP调整曝光掩模相对于半导体衬底SB的位置。
上述调整执行如下。当如上所述使用光刻技术形成微透镜ML时，首先，在透射膜上方形成光致抗蚀剂图案。当在平面图中看时，光致抗蚀剂图案形成在其中在像素区域1A中形成微透镜ML的圆形区域中。其不能形成在圆形区域之外。光致抗蚀剂图案还形成在其中在检查图案区域1B中形成检查图案MLP的区域中。在其中形成检查图案MLP的每个矩形环区域外或者在被矩形环区域包围的每个区域中，不形成光致抗蚀剂图案。
检查光致抗蚀剂图案(即，形成在透射膜上方的以形成检查图案MLP的矩形环图案)和检查图案GM之间的位置关系。如果发现矩形环图案和检查图案GM相对于彼此未正确对准，则测量它们的错位量，然后移除光致抗蚀剂图案。随后，基于测量的错位量，在调整曝光掩模和半导体衬底SB相对于彼此的位置之后，再次形成光致抗蚀剂图案。这样，能够在所需的位置形成光致抗蚀剂图案。利用光致抗蚀剂图案作为掩模，当通过蚀刻形成微透镜ML和检查图案MLP时，能够防止微透镜ML相对于像素PE错位。
代替检查光致抗蚀剂图案和检查图案GM的错位，可使用其他方法，其中：使用光致抗蚀剂图案处理透射膜；形成微透镜ML的图案和每个检查图案MLP；检查检查图案MLP和相应的检查图案GM的错位。如果发现已在错位位置形成检查图案MLP，则一次移除微透镜ML和检查图案MLP，在考虑错位量校正检查图案MLP的位置之后，再次形成微透镜ML和检查图案MLP。
当通过曝光和显影直接处理光敏透射膜而不形成光致抗蚀剂图案时，在形成微透镜ML和检查图案MLP之后，使用检查图案GM和MLP检查微透镜ML的位置的错位。结果，如果作为结果检查图案MLP被发现超出所需的位置，则一次移除微透镜ML和检查图案MLP，然后在校正形成它们的位置之后，再次形成它们。
在本实施例中，使用由与栅电极G1和G2和栅极图案G3同层的膜形成的检查图案GM，来检查/确定微透镜ML的位置。如上所述，在形成特定膜的图案、用于形成特定图案的光致抗蚀剂图案或用于离子注入的掩模图案之后，使用检查图案GM能够检查形成这种图案的位置。检查图案GM也能用作为标记，即，在曝光操作之前用于确定曝光掩模的位置的对准标记。
本实施例的主要特征包括基于栅极图案G3，自对准地形成其中N-型半导体区N1和N2彼此分开的区域，通过使用与各栅电极同层的检查图案GM作为基准限定微透镜ML的位置，防止N-型半导体区N1和N2和微透镜ML之间的错位。
在随后的过程中，沿划线将半导体衬底SB，即半导体晶片切成多个分立的传感器芯片，从而形成由传感器芯片形成的多个固态图像传感器。这样，实现了包括根据本实施例的固态图像传感器的半导体器件。
在下面，参考图16至19，将描述根据本实施例的固态图像传感器的结构和操作。根据本实施例的半导体器件是一种CMOS图像传感器，且如图18所示，包括像素阵列部PEA、读出电路CC1和CC2、输出电路OC、行选择电路RC、控制电路COC和存储器电路MC。
在像素阵列部PEA中，多个像素PE以矩阵的方式布置。即，在包括在固态图像传感器中的半导体衬底的上表面上方，沿X轴方向和Y轴方向布置像素PE。每个像素PE被元件隔离区(像素隔离结构)包围。参考图18，X轴方向是沿着包括在固态图像传感器中的半导体衬底的主表面的方向并沿着像素PE的行延伸。垂直于X轴方向的Y轴方向也是沿着半导体衬底的主表面的方向并沿着像素PE的列延伸。
每个像素PE产生对应于所接收的光的强度的信号。行选择电路RC逐行地选择多个像素PE。由行选择电路RC选择的像素PE将它们所产生的信号输出到输出线OL(见图19)，这将在随后描述。读出电路CC1和CC2在横过像素阵列部PEA的Y轴方向上彼此相对地定位。读出电路CC1和CC2每个都读出从像素PE输出到输出线OL的信号并输出它们读到输出电路OC的信号。存储器电路MC是用于临时存储从输出线OL输出的信号的存储部分。
读出电路CC1读出在读出电路CC1侧的、布置在像素阵列部中的一半的像素PE所产生的信号，读出电路CC2读出在读出电路CC2侧的、布置在像素阵列部中的一半的像素PE所产生的信号。输出电路OC将由读出电路CC1和CC2读出的像素PE的信号输出到固态图像传感器的外部。控制电路COC全面地管理固态图像传感器的操作，和固态图像传感器的其他部件的操作。存储器电路MC用于通过存储从两个光电二极管之一输出的信号来测量从每个像素PE的两个光电二极管输出的电荷的量级。
图19示出了像素电路。图18示出的每个像素PE都具有图19示出的电路。如图19所示，每个像素PE包括执行光电转换的光电二极管PD1和PD2，传输光电二极管PD1所产生的电荷的传输晶体管TX1，和传输光电二极管PD2所产生的电荷的传输晶体管TX2。像素PE还包括积累由传输晶体管TX1和TX2传输的电荷的浮置扩散电容部分FD，和放大浮置扩散电容部分FD的电位的放大器晶体管AMI。像素PE进一步包括选择晶体管SEL，以确定是否将在放大器晶体管AMI放大的电位输出到耦合至读出电路CC1和CC2之一的输出线OL(见图18)；以及复位晶体管RST，其将光电二极管PD1和PD2和浮置扩散电容部分FD的阴极电位重置成预定电位。传输晶体管TX1和TX2、复位晶体管RST、放大器晶体管AMI和选择晶体管SEL都是例如N型MOS晶体管。
光电二极管PD1和PD2的阳极每个都施加有作为负极侧电源电位的接地电位GND。光电二极管PD1和PD2的阴极分别耦合到传输晶体管TX1和TX2的源极。浮置扩散电容部分FD耦合到传输晶体管TX1和TX2的漏极、复位晶体管RST的源极和放大器晶体管AMI的栅极。复位晶体管RST和放大器晶体管AMI的漏极每个都施加有正极侧电源电位VCC。放大器晶体管AMI的源极耦合到选择晶体管SEL的漏极。选择晶体管SEL的源极耦合到输出线OL，该输出线OL耦合到读出电路CC1和CC2中的一个。
接下来，将描述像素的操作。首先，给传输晶体管TX1和TX2和复位晶体管RST的栅电极施加指定的电位，使传输晶体管TX1和TX2和复位晶体管RST处于导通状态。这导致光电二极管PD1和PD2中的剩余电荷和浮置扩散电容部分FD中积累的电荷流向正极侧电源电位VCC，从而，初始化光电二极管PD1和PD2和浮置扩散电容部分FD中的电荷。随后，使复位晶体管RST进入截止状态。
接下来，当每个光电二极管PD1和PD2的P-N结用入射光照射时，在每个光电二极管PD1和PD2处会发生光电转换。结果，在每个光电二极管PD1和PD2中就会产生电荷。由此产生的电荷通过传输晶体管TX1和TX2完全传输到浮置扩散电容部分FD。传输到浮置扩散电容部分FD的电荷在那里被积累，造成浮置扩散电容部分FD的电位的变化。
接下来，当选择晶体管SEL进入导通状态时，浮置扩散电容部分FD的变化之后的电位被放大器晶体管AMI放大，并随后输出到输出线OL。随后，读出电路CC1或CC2读出输出线OL的电位。在基于图像相位差检测执行自动对焦的情况下，光电二极管PD1和PD2中的电荷分别通过传输晶体管TX1和TX2不同时传输到浮置扩散电容部分FD。在这种情况下，顺序传输并读出电荷。在成像操作中，光电二极管PD1和PD2中的电荷同时传输到浮置扩散电容部分FD。
在下面，主要参考图19，将更详细地描述本实施例的固态图像传感器的操作。固态图像传感器的操作包括成像和自动对焦。
首先，将描述成像的像素操作。对于成像，给传输晶体管TX1和TX2和复位晶体管RST的栅电极施加指定的电位，从而，使它们处于导通状态。这会导致光电二极管PD1和PD2中的剩余电荷和浮置扩散电容部分FD中积累的电荷流向正极侧电源电位VCC，从而，初始化光电二极管PD1和PD2和浮置扩散电容部分FD中的电荷。随后，使复位晶体管RST进入截止状态。
接下来，当每个光电二极管PD1和PD2的P-N结用入射光照射时，在每个光电二极管PD1和PD2处会发生光电转换。结果，在光电二极管PD1中产生电荷L1和在光电二极管PD2中产生电荷R1。即，光电二极管PD1和PD2是光接收元件，其对应于入射光的量通过光电转换内部地产生信号电荷，即，光电转换元件。
接下来，将电荷L1和R1传输到浮置扩散电容部分FD。在成像操作中，包括在像素PE中的两个光电二极管PD1、PD2***作为单个光电转换部分，使得在组合成一个信号之后读出光电二极管PD1和PD2中的电荷。即，在成像操作中，收集在两个光电二极管PD1和PD2中产生的电荷信号，将它们相加之后，作为单一的像素信息。
因此，不必分开地读出光电二极管PD1和PD2中的电荷。通过接通传输晶体管TX1和TX2，将光电二极管PD1和PD2中的电荷传输到浮置扩散电容部分FD。这导致从光电二极管PD1和PD2传输的电荷在浮置扩散电容部分FD中被积累，造成浮置扩散电容部分FD的电位的变化。
在上述过程中，电荷被如下组合。首先，利用在光电二极管PD1中积累的电荷L1和在光电二极管PD2中积累的电荷R1，通过给传输晶体管TX1和TX2的栅电极G1和G2施加电压，接通传输晶体管TX1和TX2。这使得电荷L1和R1被传输到浮置扩散电容部分FD以在那里被组合。
接下来，使选择晶体管SEL处于导通状态，并用放大器晶体管AMI放大浮置扩散电容部分FD的变化之后的电位。这样将对应于浮置扩散电容部分FD的电位变化的电信号输出到输出线OL。即，通过使选择晶体管SEL操作，通过放大器晶体管AMI输出的电信号就会输出到外面。结果，读出电路CC1或CC2(见图18)读出输出线OL的电位。
接下来，将描述基于图像平面相位差检测执行的自动对焦的像素操作。在作为本实施例的半导体器件的固态图像传感器中，每个像素都包括多个光电转换部分(例如，光电二极管)。当将固态图像传感器应用于例如具有使用图像平面相位差检测方法的自动对焦检测***的数码照相机时，包括在每个像素中的多个光电二极管会提高自动对焦的精度和速度。
在这种数码照相机中，基于由包括在每个像素中的光电二极管中的一个检测到的信号和由包括在每个像素中的光电二极管中的另一个检测到的信号之间的差异，即相位差，计算为了对焦数码照相机的镜头要移动的距离。这使得能够快速自动对焦。在每个像素中包括多个光电二极管导致在固态图像传感器中形成了数量增加的精细光电二极管，使得自动对焦的精度得以提高。因此，对于不同于上述成像操作的自动对焦操作，必须分开地读出包括在每个像素中的多个光电二极管所产生的电荷。
在自动对焦检测操作中，首先，将指定电位施加到每个传输晶体管TX1和TX2和复位晶体管RST的栅电极，从而使传输晶体管TX1和TX2和复位晶体管RST处于导通状态。这样初始化每个光电二极管PD1和PD2和浮置扩散电容部分FD中的电荷。随后，使复位晶体管RST处于截止状态。
接下来，用入射光照射每个光电二极管PD1和PD2的P-N结，导致在每个光电二极管PD1和PD2处发生光电转换。结果，在每个光电二极管PD1和PD2中产生电荷。在下面，在光电二极管PD1中产生的电荷将被称为电荷L1，在光电二极管PD2中产生的电荷将被称为电荷R1。
接下来，将电荷中的一个传输到浮置扩散电容部分FD。在本示例中，首先，通过接通传输晶体管TX1，将光电二极管PD1中的电荷L1读出到浮置扩散电容部分FD，从而改变浮置扩散电容部分FD的电位。随后，使选择晶体管SEL处于导通状态，并用放大器晶体管AMI放大浮置扩散电容部分FD的变化之后的电位。然后，将放大的电位输出到输出线OL。即，在用放大器晶体管AMI放大之后，输出对应于浮置扩散电容部分FD，即电荷检测部分的电位变化的电信号。用读出电路CC1或CC2(见图18)读出输出线OL的电位。将表示从输出线OL读出的电荷L1的信号存储在存储器电路MC中(见图18)。
这时，光电二极管PD1中产生的电荷L1仍保留在浮置扩散电容部分FD中，且浮置扩散电容部分FD的电位处于变化的状态。此外，光电二极管PD2中的电荷R1仍保留而没有被传输。
接下来，接通传输晶体管TX2，并将光电二极管PD2中的电荷R1读出到浮置扩散电容部分FD。这进一步改变了浮置扩散电容部分FD的电位。
作为结果，在浮置扩散电容部分FD中，将从光电二极管PD1传输的并存储在浮置扩散电容部分FD中的电荷L1，和在电荷L1之后，从光电二极管PD2传输的电荷R1，组合并存储在浮置扩散电容部分FD中。即，在浮置扩散电容部分FD中存储电荷L1+R1。
随后，使选择晶体管SEL处于导通状态，并用放大器晶体管AMI放大浮置扩散电容部分FD的变化之后的电位。将放大的电位输出到输出线OL，然后待由读出电路CC1或CC2(见图18)读出。为了从如上所述读出的电荷L1+R1的值计算光电二极管PD2产生的电荷R1，从电荷L1+R1的值减去存储在存储器电路MC(见图18)中的电荷L1的值。这样，能够读出光电二极管PD2产生的电荷R1。例如，在控制电路COC(见图18)中执行该计算。
接下来，对于自动对焦检测，基于布置在像素阵列部PEA(见图18)中的每个像素PE包括的光电二极管PD1和PD2检测到的电荷L1和R1之间的差异，即相位差，计算为了对焦数码照相机的镜头要移动的距离。
当如上所述顺序读出光电二极管PD1和PD2中的电荷时，首先可读出光电二极管PD2中的电荷R1，随后读出光电二极管PD1中的电荷L1。
还有可想得到的用于自动对焦的其他方法，其中省略从组合电荷L1+R1的值计算电荷R1的操作。在该方法中，首先接通传输晶体管TX1之后，读出并存储电荷L1，通过接通复位晶体管RST重置浮置扩散电容部分FD。这使得能够通过接通传输晶体管TX2，随后仅读出光电二极管PD2中的电荷R1。在这种情况下，也必须将电荷L1存储在存储器电路MC中(见图18)，但可分开地读出电荷L1和R1而不执行上述计算。
当使用包括本实施例的固态图像传感器的数码照相机不管拍摄静止图像还是视频时，在每个像素中执行前述的成像操作。在视频拍摄期间，在每个像素中执行上述自动对焦操作。对于静止图像的拍摄，存在着在每个像素中执行上述自动对焦操作的情况，和其中在每个像素中不执行上述自动对焦操作的其他情况，且替代地，使用不包括在固态图像传感器中的自动对焦装置。
接下来，参考图16和17，将描述本实施例的半导体器件的结构。如图16所示，像素区域1A中的像素PE的区域大部分被形成光电二极管PD1和PD2的光接收部分占用。多个***晶体管(未示出)位于光接收部分周围。光接收部分和每个***晶体管的有源区被元件隔离区EI包围。本文提到的***晶体管是指图19示出的复位晶体管RST、放大器晶体管AMI和选择晶体管SEL。
当在平面图中看时，图16示出的光接收部分的有源区AR近似矩形。在有源区AR中，光电二极管PD1和PD2在X轴方向上并排布置。光电二极管PD1和PD2互相隔开，并且当在平面图中看时它们都是矩形。栅极图案G3形成在光电二极管PD1和PD2之间的半导体衬底部分上。
浮置扩散电容部分FD是在有源区AR中形成的半导体区，并用作传输晶体管TX1和TX2的漏区。浮置扩散电容部分FD处于电浮置状态，使得在其中积累的电荷得以保留，除非复位晶体管操作。
传输晶体管TX1和TX2的漏区是形成在半导体衬底的主表面上的N+型半导体区。半导体区的上表面与接触插塞CP耦合。每个栅极G1和G2的上表面也与接触插塞CP耦合。
光电二极管PD1包括形成在半导体衬底的主表面上的N-型半导体区N1，和为P型半导体区的阱区WL。同样，光电二极管PD2包括形成在半导体衬底的主表面上的N-型半导体区N2和阱区WL。作为光接收元件的光电二极管PD1和PD2可分别被视为形成在N-型半导体区N1和N2中。在有源区AR中，N-型半导体区N1和N2分别被P-型阱区WL包围。
当在平面图中看时，有源区AR是近似矩形。近似矩形的四个边中的一个具有两个延伸为彼此耦合的突出部分。也就是说，当在平面图中看时，有源区AR具有矩形环形状，并包括突出部分和矩形光接收部分。当在平面图中看时，元件隔离区EI形成在矩形环形状的内部。突出部分组成了传输晶体管TX1和TX2的漏区。即，传输晶体管TX1和TX2共用作为其漏区的浮置扩散电容部分FD。栅电极G1和G2分别被定位跨过两个突出部分。
当输出捕获的图像时，组合每个像素的两个光电二极管中的信号(电荷)并作为一个信号输出。这使得能够获得图像质量相当于每个像素只包括一个光电二极管的固态图像传感器的图像质量。
包括布线M1、M2和M3的层叠布线层，形成在半导体衬底上。当在平面图中看时，布线没有与包括光电二极管PD1和PD2的光接收部分重叠。
参考图16，在检查图案区域1B中，元件隔离区EI形成在半导体衬底上。在元件隔离区EI上，检查图案GM由与栅电极G1和G2和栅极图案G3同层的膜形成。与微透镜ML同层的膜的检查图案MLP形成在检查图案GM上形成的层间绝缘膜(未示出)上。当在平面图中看时，检查图案MLP具有包围检查图案区域1B的矩形环形状。检查图案GM由与栅电极G1和G2和栅极图案G3同层的膜形成并等于它们的高度。微透镜ML和检查图案MLP属于同一层且高度彼此相等。
在图17中，以沿其中在像素PE中布置光电二极管PD1和PD2的方向得到的截面图，示出了像素区域1A中的像素PE(见图16)。在图17示出的截面图中，未示出在半导体衬底SB上分层的多个层间绝缘膜之间的层边界。如图17中示出的像素区域1A所示，P-型阱区WL形成在由N型单晶硅形成的半导体衬底SB的上表面上。在阱区WL上，形成元件隔离区EI以便界定该有源区和其他有源区。元件隔离区EI都由氧化硅膜形成，都埋在在半导体衬底SB的上表面中形成的沟槽中。
N-型半导体区N1和N2在N-型阱区WL的上表面上彼此隔开地形成。利用N-型半导体区N1形成P-N结的阱区WL用作光电二极管PD1的阳极。利用N-型半导体区N2形成P-N结的阱区WL用作光电二极管PD2的阳极。N-型半导体区N1和N2形成在元件隔离区EI之间的有源区中。栅极图案G3通过绝缘膜GF形成在N-型半导体区N1和N2之间的半导体衬底SB部分上。
如上所述，在像素中形成的有源区中，形成包括N-型半导体区N1和阱区WL的光电二极管PD1，和包括N-型半导体区N2和阱区WL的光电二极管PD2。在有源区中，光电二极管PD1和PD2与暴露在它们之间的半导体衬底SB部分的上表面上的阱区WL并排布置。
N-型半导体区N1和N2被形成为比阱区WL深。在半导体衬底SB的上表面中其中埋有元件隔离区EI的沟槽比N-型半导体区N1和N2浅。
层间绝缘膜IL形成在半导体衬底SB上，覆盖元件隔离区EI和光电二极管PD1和PD2。层间绝缘膜IL是包括多个层叠绝缘膜的层叠的层。在层间绝缘膜IL中，层叠多个布线层。在最底层的布线层中，形成被层间绝缘膜IL覆盖的布线M1。布线M2通过层间绝缘膜IL形成在布线M1上。布线M3通过层间绝缘膜IL形成在布线M2上。滤色器CF形成在层间绝缘膜IL上。微透镜ML形成在滤色器CF上。在固态图像传感器的操作期间，通过微透镜ML和滤色器CF用光照射光电二极管PD1和PD2。
没有布线形成在形成光电二极管PD1和PD2的有源区正上方。这是为了防止任何布线阻挡入射光通过微透镜ML到达组成像素的光接收部分的光电二极管PD1和PD2。由于布线M1至M3位于有源区外面，所以防止了光电转换发生在形成***晶体管等的有源区的外面。
在图17中示出的检查图案区域1B中，元件隔离区EI形成在在半导体衬底SB的上表面中形成的沟槽中，检查图案GM通过绝缘膜IF1形成在元件隔离区EI上。层间绝缘膜IL形成在检查图案GM上，覆盖检查图案GM的顶表面和侧壁。检查图案MLP形成在层间绝缘膜IL上。
检查图案MLP形成在邻接检查图案GM的区域正上方，即，检查图案MLP没有形成在检查图案GM正上方。也没有布线形成在检查图案GM正上方。这使得当使用检查图案GM作为叠加标记形成微透镜ML时，可以从层间绝缘膜IL的上方观察检查图案GM，而不被任何布线干扰。
接下来，参考图20至24，将描述形成用作叠加标记的检查图案的位置。在图20至23中，图16中示出的检查图案GM和MLP两者都被表示为叠加标记MK。图20至23都是示出布置在半导体晶片上的两个传感器芯片区域SC的平面图。即，图20至23都是示出在通过划片划分之前半导体晶片的一部分的平面图。
图20到23用于描述基于不同的示例形成叠加标记MK的位置。可采用图20至23示出的叠加标记MK的任何一种布局。也可采用图20至23未示出的其他布局。在图20到23中，多个叠加标记MK位于像素阵列部的外面。
当半导体晶片通过划片被划分时，每个传感器芯片区域SC构成传感器芯片。在半导体晶片的表面上沿Y方向和X方向布置的传感器芯片区域SC，通过划线(划线区域、划片区域)SL相互隔开。当通过划片划分半导体晶片时，用划片刀切割划线区域。
如图20所示，每个传感器芯片区域SC在其中央部分中包括像素阵列部PEA。在像素阵列部PEA中，多个像素PE(见图18)以矩阵方式布置。在各传感器芯片区域SC中包围像素阵列部PEA的区域，即各传感器芯片区域SC的外边缘区域，是形成像读出电路、输出电路、行选择电路、控制电路和存储器电路以及引线键合焊盘这样的电路的地方。
当在平面图中看时，每个传感器芯片区域SC是矩形且被划线SL包围。即，彼此相邻的传感器芯片区域SC通过划线SL分离。在图20中示出的示例中，叠加标记MK形成在划线SL上。在图20中示出的示例中，当在平面图中看时，叠加标记MK位于，在X方向上彼此相邻的各传感器芯片区域SC的四个角附近。如图21所示，叠加标记MK还可分别位于，在邻近各传感器芯片区域SC的四个边的划线SL的中心部分中。
此外，如图22所示，叠加标记MK可形成在传感器芯片区域SC中。在图22示出的示例中，叠加标记MK位于，在传感器芯片区域SC的内角附近且在像素阵列部PEA的外部的各传感器芯片区域SC中。随着划片技术的改进和划线SL的宽度越来越小，存在其中在划线SL上难以定位叠加标记MK的情况。可想而知，在这种情况下，叠加标记MK形成在各传感器芯片区域SC的内部。还存在其中许多类型的测试元素组(TEGs)位于划线SL上，叠加标记MK不能位于划线SL上的情况。在这种情况下，叠加标记MK也想像得到地位于各传感器芯片区域SC中。
此外，如图23所示，在每个传感器芯片区域SC中，叠加标记MK可以不位于传感器芯片区域SC的内角附近但在多个焊盘PD之间，多个焊盘PD位于沿传感器芯片区域SC的四个边的边缘部分中。图23是在传感器芯片区域SC的角附近的一部分的放大平面图。
当如上所述叠加标记MK位于每个传感器芯片区域SC的内部时，即使在将半导体晶片划片成单独的传感器芯片之后，也会保留在每个传感器芯片区域SC中的叠加标记MK。
即使叠加标记MK位于每个传感器芯片区域SC外面的划线SL上，如图20和21所示，也存在其中在将半导体晶片划片成单独的传感器芯片之后，叠加标记MK或部分或全部地保留在单个传感器芯片区域SC的边缘部分中的情况。这被认为是发生在使用薄划片刀切割划线SL时，使得划线SL的相当一部分被保留周作为单个传感器芯片区域SC的边缘部分。
图24示出了其中使构成叠加标记MK的检查图案GM和MLP部分留下而未被划片完全切割掉的示例的情况。图24是在传感器芯片SCH的边缘部分中剩下的划线部分的放大平面图。在图24中，“DS”表示由晶圆划片产生的传感器芯片SCH的划片表面。在下面的描述中，从每个传感器芯片SCH剩下的而没有被切割掉的划线部分被视为传感器芯片SCH的部分。即，划片表面构成传感器芯片SCH的侧。
参考图24的平面图，检查图案GM和MLP位于与划片表面DS接触的位置，并在传感器芯片内，检查图案MLP被形成为包围检查图案GM。元件隔离区EI形成在检查图案GM和MLP之间，还形成在检查图案MLP的外面。与该示例一样，即使当将叠加标记MK形成在划线上时，也存在其中或部分或全部留下叠加标记MK而不被晶片划片切割掉的情况。
在下面，参考示出比较示例的图45和46，将描述本实施例的半导体器件的效果。图45是用于比较的示例半导体器件的平面图。图46是用于比较的示例半导体器件的截面图。图45示出了与图16一样的像素区域1A和检查图案区域1B。图46示出了与图17一样的像素区域1A和检查图案区域1B。在由图46的截面图示出的示例中，微透镜相对于像素错位。
除以下几个方面之外，构造与参考图2至17描述的本实施例的半导体器件完全相同的，在图45和46中作为比较示例示出的半导体器件。即，用于比较的示例半导体器件在N-型半导体区N1和N2之间的半导体衬底SB的部分正上方没有栅极图案G3(见图16)。此外，在用于比较的示例半导体器件中，形成在检查图案区域1B中的检查图案包括布线M3和与微透镜ML同一层的检查图案MLP。在图45示出的示例半导体器件中，检查图案MLP在检查图案区域1B中被形成为包围由布线M3形成的检查图案。
即，N-型半导体区N1和N2不使用与栅极G1和G2同层的图案作为掩模自对准地形成。而且，包括在用于比较的示例半导体器件中的微透镜ML，使用在半导体衬底SB上分层的布线中的最高层布线M3作为基准形成。用于比较的示例半导体器件的上述方面使示例半导体器件不同于本实施例的半导体器件。
在制造用于比较的示例半导体器件的过程中，使用元件隔离区EI作为基准，通过光刻注入形成N-型半导体区N1和N2的杂质。同样，使用最高层布线M3作为基准，通过光刻形成用于用光照射光电二极管PD1和PD2的微透镜ML。使用标记作为基准，通过光刻形成最高层布线M3，该标记是在其中埋入通孔插塞V3形成通孔的过程中在其下面形成的孔。使用在形成布线M2的过程中在其下面形成的金属膜标记作为基准形成通孔。
使用标记作为基准形成最底层的布线M1，该标记是在其下面形成的接触孔且其中埋入了接触插塞CP。使用与栅电极G1和G2同层的图案作为基准形成接触孔。使用元件隔离区EI作为基准形成栅电极G1和G2。
如上所述，鉴于N-型半导体区N1和N2的位置使用的元件隔离区EI作为基准加以确定，在对多层间接重复下面的基于元件隔离区EI的初始对准的叠加对准之后，通过光刻形成微透镜ML。因此，重大错位趋向于出现在N-型半导体区N1和N2和微透镜ML之间。在图46中，点划线通过微透镜ML的中心延伸，虚线通过N-型半导体区N1和N2之间的中心延伸，点划线和虚线两者都垂直于半导体衬底SB的主表面延伸。希望点划线和虚线重合，但是，在图46中，它们互相偏移表明N-型半导体区N1和N2和微透镜ML没有准确对准。
当用基于图像平面相位差检测实现的对焦来成像物体时，通过出瞳(照相机镜头)的光入射应均匀到达包括在固态图像传感器中的光电二极管PD1和PD2，使光电二极管PD1和PD2产生相等的入射光的输出。然而，在图46示出的用于比较的示例半导体器件的其中N-型半导体区N1和N2和微透镜ML相对于彼此没有准确对准的情况下，即使在对焦状态下，光电二极管PD1和PD2的入射光输出也不匹配。在这种情况下，即使实现对焦，照相机镜头也会移动对应于N-型半导体区N1和N2和微透镜ML之间的错位幅度的距离。因此会产生散焦图像。
根据本实施例，如图16和17所示，通过形成包括在像素PE的同一有源区AR中的光电二极管PD1和PD2之间的栅极图案G3，使N-型半导体区N1和N2自对准地形成为彼此分开。同样，根据本实施例，检查图案GM被形成为与栅极图案G3同层的叠加标记，而不在检查图案GM正上方形成任何布线图案，使用检查图案GM作为形成微透镜ML的基准层。
通过离子注入自对准形成的N-型半导体区N1和N2的栅极图案G3侧上的末端部分相对于栅极图案G3没有错位。同样，使用基于检查图案GM的检查图案MLP作为基准形成微透镜ML，最小化微透镜ML的中心和N-型半导体区N1和N2之间的中心之间错位。这是因为微透镜ML和N-型半导体区N1和N2都使用栅极图案G3作为基准形成。
因此，在使用固态图像传感器(传感器芯片)的自动对焦中，能够提高对焦精度。这最终提高了半导体器件的性能。
由于位于微透镜ML下面的滤色器CF的效果，在不能直接使用检查图案GM作为基准通过光刻形成微透镜ML的情况下，可使用检查图案GM作为基准通过光刻形成最高层布线M3，然后使用布线M3作为基准通过光刻形成微透镜ML。
如同在用于比较的示例半导体器件的情况一样，在与通过最高层布线形成涉及由对元件隔离区间接执行的多个对准操作造成的总对准误差的微透镜的情况相比的情况下，能够大大减少微透镜ML和N-型半导体区N1和N2之间的错位幅度。因此，在使用固态图像传感器(传感器芯片)的自动对焦中，能够提高对焦精度。这最终提高了半导体器件的性能。
在图20到23中示出的布局中，当在平面图中看时，叠加标记MK位于有效像素区域(像素阵列部PEAs)的外面。即，叠加标记MK被定位为包围每个像素阵列部PEA，其中在每个像素中N-型半导体区N1和N2和微透镜ML需要精确对准。因此，当每个像素阵列部PEA的四个角附近的叠加标记MK被定位得如由相关叠加标准规定的时，在由位于其四个角附近的叠加标记MK包围的每个像素阵列部PEA中布置的每个像素中的微透镜和栅极层之间的错位幅度，能够很容易地保持在位于每个像素阵列部PEA的四个角附近的叠加标记MK的错位内。
此外，参考图16和17，不需要改变栅极图案G3的电位。它的电位优选是固定的或保持浮置。例如，当希望将栅极图案G3的电位固定在接地电位时，不必有从控制电路区额外延伸到图像区域(像素阵列部)外的电位供应线，因为接地电位区已经包括在每个像素PE中。这能够减少像素区域1A中的布线数量，使得由光屏蔽造成的光晕影被减少以提高敏感度特性。
然而，当使栅极图案G3保持在负电位时，需要有负电位供应线，在栅极图案G3附近的界面态中产生的暗电子能够与在负电位产生的空穴再组合，以便能够减少在黑暗时间成像中的噪音。此外，当使栅极图案G3处于浮置状态时，能够减少耦合到栅极图案G3的栅极布线或金属布线，使得能够降低光晕影以提高敏感度特性。
由于不需要形成耦合到栅极图案G3的栅极布线或金属布线，所以能够减小在控制信号线和其他布线之间产生的耦合电容，控制信号线使传输晶体管TX1和TX2用于将光电二极管PD1和PD2中的电荷传输到浮置扩散电容部分FD。这使得能够减少用于栅电极G1和G2的控制信号布线的电容，减少与电容相关的充电/放电电流，并最终降低半导体器件的能耗。
在本实施例中，每个光电二极管使用P型阱区作为阳极并使用为N-型半导体区的扩散层作为阴极，但使用包括其他类型的光电二极管的固态图像传感器，例如，包括N型阱和包括在N型阱中的P-型扩散层的光电二极管或包括与形成在其表面上的像素阱的导电类型相同的扩散层的光电二极管，也能得到与本实施例类似的效果。此外，基于布线层中的布线由铜(Cu)制成的假设已描述了本实施例，但布线不限于铜。例如，可使用主要由铝(Al)或钨(W)形成的布线。
第二实施例
在与前述第一实施例相比较的本发明的第二实施例中，使用栅极图案自对准地形成每个光电二极管的更多部分。图25是根据第二实施例的半导体器件的平面图。图26示出了沿图25的线A-A和B-B获取的截面图。在与图16和17一样的图25和26中，都示出了像素区域1A和检查图案区域1B。在示出成品像素PE的图25中，省略了除布线M1和通孔插塞以外的布线，以使图更容易理解。
如图25和26所示的本实施例与第一实施例的区别在于，在X方向上的栅极图案G3的两侧上形成一对栅极图案(栅极层)G4。栅极图案G4与栅电极G1和G2、栅极图案G3和通过绝缘膜GF形成在半导体衬底SB上的检查图案GM属于同一层。
即，在其中形成栅电极G1和G2、栅极图案G3和检查图案GM的过程中，也形成栅极图案G4。与不同于第一实施例的本实施例的方面相关的主要特征是，使用栅极图案G3和G4两者自对准地形成N-型半导体区N1和N2。即，在本实施例中，在N-型半导体区N1和N2每个的四个边中，不仅是在X方向上像素PE中心侧上的边，还是在X方向上远离像素PE中心的边，都具有使用栅极层作为基准自对准地限定的位置。
如果不形成栅极图案G4，可能发生如下问题。当使用栅极层作为基准执行光刻，以形成参考图7和8描述的用作为离子注入过程(图1中的步骤S6)中的离子注入掩模的抗蚀图案时，横向叠加误差，即在X方向上的叠加误差，可能发生在栅极层和抗蚀图案之间。当这种叠加误差发生时，注入杂质离子以在栅极图案G3的两侧上形成N-型半导体区N1和N2的两个区域变得不相等。这最终使N-型半导体区N1和N2的面积不相等。在这种状态下，即使当完美地执行对焦时，光电二极管PD1和PD2的输出也会变得不相等。
根据本实施例，另一方面，在参考图5和6描述的栅极层形成过程(图1中的步骤S5)中，除在光电二极管PD1和PD2之间形成的栅极图案G3以外，在栅极图案G3和光电二极管PD1和PD2的X方向上的两侧上，形成在Y方向延伸的栅极图案G4。这使得在每个N-型半导体区N1和N2的X方向上的两侧中，一个可以使用栅极图案G3作为掩模通过离子注入自对准地形成，另一个可以使用一对栅极图案G4中一个作为掩模通过离子注入自对准地形成。
即，自对准地限定了每个矩形N-型半导体区N1和N2的在Y方向上延伸的两侧的位置。因此，即使在用于形成N-型半导体区N1和N2的离子注入中，使用栅极层作为基准执行光刻的结果出现横向叠加误差，也能防止光电二极管PD1和PD2彼此的面积变得不相等。因此，即使出现上述叠加误差，栅极层和光电二极管PD1和PD2之间的相对位置关系也不会改变。这使得能够提高易受叠加误差影响的生产利润率，并提高半导体器件的可靠性。
根据本实施例，能够得到与第一实施例得到的效果类似的效果。
与栅极图案G3相同，不需要特别改变栅极图案G4的电位。优选地，它们被固定在负电位或接地电位或处于浮置状态。
第三实施例
在本发明的第三实施例中，在形成光电二极管之后，移除与第一实施例一样的在光电二极管之间形成的栅极图案。图27和28都是根据第三实施例的制造过程中的半导体器件的平面图。图29示出了沿图28的线A-A和B-B获取的截面图。在与图16和17一样的图27至29中，都示出了像素区域1A和检查图案区域1B。
包括像素的固态图像传感器，其中在每个像素中在充当光电转换部分的两个光电二极管附近形成了栅极层，存在栅极层成为光屏蔽使固态图像传感器的敏感度降低的问题。用作为栅电极材料的多晶硅通过光电转换吸收光。特别是，当使入射光倾斜时，它不会到达被光电二极管的栅极层挡住的部分，结果使图像传感器敏感度下降。
根据本实施例，另一方面，在参考图5和6描述的过程中(图1中的步骤S5)，形成栅极图案G3，然后使用栅极图案G3作为掩模，自对准地形成N-型半导体区N1和N2。随后，通过重新执行光刻只使栅极图案G3被暴露，并通过干蚀刻或湿蚀刻移除栅极图案G3，如图27所示。
根据本实施例的半导体器件制造过程包括移除栅极图案G3的过程。在其他方面，它与根据第一实施例的半导体器件制造过程相同。因此，如图28和29所示，除在本实施例的半导体器件中没有形成栅极图案G3(见图16)之外，本实施例的半导体器件被构造为与第一实施例的半导体器件完全相同。最晚在形成层间绝缘膜CL(见图11)的过程(图1中的步骤S8)之前，移除栅极图案G3。
根据本实施例，能够得到与第一实施例得到的效果类似的效果。
根据本实施例，在执行形成N-型半导体区N1和N2的离子注入过程之后，移除在光电二极管PD1和PD2之间形成的栅极图案G3。因此，当使光倾斜地入射到完成的半导体器件的每个像素时，不会出现，栅极图案G3挡住包括在像素中的光电二极管PD1和PD2。即，能够防止固态图像传感器的敏感度下降，从而能够提高半导体器件的性能。
第四实施例
在本发明的第四实施例中，使用栅极层作为基准，将用于像素隔离的离子注入到在上述第二实施例中形成的三个栅极图案附近的半导体衬底部分中。图30和31分别是根据本实施例的制造过程中的半导体器件的平面图和截面图。在与图16和17一样的图30和31中，都示出了像素区域1A和检查图案区域1B。
在本实施例中，在参考图2至6描述的过程的类似过程之后，如图30所示，执行与第一实施例有关的、描述的而没有任何说明的用于像素间隔离的注入(图1中的步骤S4)。在本实施例中，栅极图案G4如在上述第二实施例中形成。图30是示出包括P-隔离区PS的结构的平面图，P-隔离区PS在形成包括栅电极G1和G2、栅极图案G3和G4和检查图案GM的栅极层之后，通过光刻将相对低浓度的P型杂质(例如，硼(B))注入到指定区域中形成。P-隔离区PS使用栅极层(例如，检查图案GM)作为基准形成。在本实施例中，P-隔离区PS通过将离子注入到包括栅极图案G4正下方的区域的半导体衬底部分的主要表面中形成。
在如上所述形成P-隔离区PS之后，执行类似于参考图9至17描述的过程的过程，以得到如图31所示的结构。在本实施例中，N-型半导体区N1和N2在X方向上的一对栅极图案G4之间，即在一对P-隔离区PS之间的区中自对准地形成。
P-隔离区PS通过从栅极图案G4的上方垂直将离子注入到半导体衬底SB中形成，使得每个P-隔离区PS的栅极图案G4正下方的部分比未被栅极图案G4覆盖的其他部分浅，如图31所示。即，当在截面图中看时，每个P-隔离区PS的栅极图案G4正下方的底部呈凹形而远离于半导体衬底SB的主表面。因此，将注入杂质以形成P-隔离区PS的部分通过栅极图案G4引入到半导体衬底SB中。
包括形成在栅极图案G4正下方的部分的P-隔离区PS浅于它的其他部分并深于N-型半导体区N1和N2。这是因为在每个像素中形成的光二极管PD1和PD2在半导体衬底SB的主表面上需要像素间隔离。在本实施例中，没有在栅极图案G4的正下方形成元件隔离区EI。
P-隔离区PS是防止在每个像素中执行光电转换所产生的电子扩散到相邻像素的隔离部分，从而，提高图像传感器的敏感度特性。即，注入P型杂质的P-隔离区PS形成对抗电子的势垒，以防止电子扩散到相邻像素。
除非在相对于N-型半导体区N1和N2的正确位置执行P-隔离注入以形成P-隔离区PS，否则两个光电二极管PD1和PD2中的一个的输出会大于两个光电二极管PD1和PD2中的另一个的输出。这即使在对焦的状态也会导致两个光电二极管PD1和PD2之间的输出差异，从而不能精确执行自动对焦。
根据本实施例，使用栅极层作为基准通过P-隔离注入形成P-隔离区PS，然后还使用栅极层作为基准，通过注入N型杂质形成N-型半导体区N1和N2。这样，P-隔离区PS和N-型半导体区N1和N2和栅极层之间的叠加错位可以保持非常小。
根据本实施例，能够得到与上述第二实施例得到的效果类似的效果。
第一变形示例
在下面，将描述本实施例的第一变形示例。第一变形示例是参考图30和31描述的实施例、上述第二实施例和上述第三实施例的组合。即，在使用三个栅极图案作为掩模自对准地形成光电二极管之后，移除在光接收部分中的三个栅极图案，然后使用栅极层作为基准执行P-隔离注入。
图32和33分别是根据本实施例的制造过程中的半导体器件的平面图和截面图。在与图16和17一样的图32和33中，都示出了像素区域1A和检查图案区域1B。
在本变形示例中，首先，执行类似于参考图2至6描述的过程的过程。在上述第二实施例的情况下，除了栅极图案G3以外，还形成栅极图案G4(见图25)。此外，在移除栅极图案G3和G4之后，在随后的过程中执行图1示出的步骤S4中的注入过程。随后，执行参考图7和8描述的注入过程。在该过程中，使用栅极图案G4作为掩模，通过离子注入自对准地形成光电二极管PD1和PD2。
接下来，使用光刻技术和蚀刻方法选择性地移除栅极图案G3和G4。随后，使用栅极层(例如，检查图案GM)作为基准形成一对P-隔离区PS。P-隔离区PS是深于N-型半导体区N1和N2的半导体区域。在本变形示例中，一对P-隔离区PS形成在有源区AR中，其在包括N-型半导体区N1和N2的光接收部分的X方向的两侧上。P-隔离区PS在Y方向上的宽度大于N-型半导体区N1和N2。由于形成了P-隔离区PS，所以光电二极管PD1和PD2与相邻像素电隔离。
在不同于参考图31描述的制造过程的本变形示例中，在移除栅极图案G4之后执行P-隔离注入。这样，能够得到图32示出的结构，而不会使P-隔离区PS的底部呈凹形。随后，通过执行类似于参考图9-17描述的过程的过程，完成如图33所示的半导体器件。
根据本变形示例，能够得到与参考图30和31描述的实施例得到的效果类似的效果。例如，能够防止N-型半导体区N1和N2、P-隔离区PS和各栅极层之间的相对错位。
此外，根据本变形示例，能够防止由栅极图案遮蔽引起的固态图像传感器的敏感度的下降。
第二变形示例
在下面，将描述本实施例的第二变形示例。在本变形示例中，在光接收部分中没有形成任何栅极图案，几乎在整个光接收部分形成N-型半导体区。随后，执行P+隔离注入以隔离N-型半导体区并限定光电二极管。
图34至36是平面图，图37是截面图，每个都示出了根据本实施例的制造过程中的半导体器件。在与图16和17一样的图34至37中，都示出了像素区域1A和检查图案区域1B。
在本变形示例中，首先，如图34所示，执行类似于参考图2至6描述的过程的过程。在本变形示例中，形成栅电极G1和G2和检查图案GM，而没有形成栅极图案G3(见图5)和栅极图案G4(见图25)。
接下来，如图35所示，在有源区AR中的形成光接收部分的区域中，形成在X方向上延伸的N-型半导体区N3。N-型半导体区N3被形成为，例如，在有源区AR的X方向上从一端部分延伸到另一端部分，而没有被分割。与N-型半导体区N1和N2(见图8)一样的N-型半导体区N3是为光电二极管的部分的半导体区。N-型半导体区N3的部分形成在邻接栅电极G1和G2的半导体衬底SB部分的上表面上。即，N-型半导体区N3在有源区AR的形成光接收部分的大部分区域上延伸。
接下来，如图36所示，在有源区AR中，通过使用栅极层(例如，检查图案GM)作为基准形成光致抗蚀剂图案并执行P+隔离注入，形成每个在Y方向上延伸的三个P+隔离区PR。也就是说，使用通过使用栅极层(例如，检查图案GM)作为基准形成的光致抗蚀剂图案，执行离子注入以将相对高浓度的P型杂质(例如，硼(B))注入到半导体衬底SB的主表面中。这样，形成在X方向上布置的每个都在Y方向上延伸的三个P+隔离区。
三个P+隔离区PR中的两个形成在N-型半导体区N3的X方向上的两侧上(见图35)，剩下的一个形成在N-型半导体区N3的X方向上的中心中。这样，在N-型半导体区N3中，基于预定的布局限定了N-型半导体区N1和N2。
即，三个P+隔离区PR中的、在X方向上的中心的一个被定位为使N-型半导体区N1和N2互相隔离。其他两个P+隔离区PR被定位为分别限定N-型半导体区N1和N2在X方向上的外侧，同时还使当前像素与相邻像素隔离。因此，限定了N-型半导体区N1和N2，并通过形成如上所述的P+隔离区PR形成了光电二极管PD1和PD2。
随后，通过执行类似于参考图9至17描述的过程的过程，完成如图37所示的半导体器件。
执行上述P+隔离注入是为了，限定光电二极管PD1和PD2的布局，使光电二极管PD1和PD2互相隔离，防止在像素中执行光电转换所产生电子扩散到相邻像素，并最终提高固态图像传感器的敏感度特性。
然而，有一个问题。例如，如果除了P+隔离注入之外，还执行用于形成N-型半导体区N1和N2的光刻工艺和离子注入，则可能会使P+隔离区PR和N-型半导体区N1和N2错位，导致两个光电二极管PD1和PD2中一个的输出大于两个光电二极管PD1和PD2中另一个的输出。这即使在对焦的状态也会导致两个光电二极管PD1和PD2之间的输出差异，从而不能精确执行自动对焦。
根据本变形示例，在大的有源区AR中形成N-型半导体区N3(见图35)之后，通过使用栅极层为基准形成P+隔离区PR，来限定N-型半导体区N1和N2。这样，能够抑制P+隔离区和N-型半导体区N1和N2相对于栅极层的错位。而且，通过使用栅极层叠加控制图案，即使用检查图案GM作为基准，形成微透镜ML，能够抑制微透镜ML与P+隔离区PR和N-型半导体区N1和N2之间的叠加错位。
本变形示例中执行的P+隔离注入以限定光电二极管的布局，不是为了像素间隔离。其适用于关于形成光电二极管的N-型半导体区的***区域。在这种情况下，能够减小P+隔离区和N-型半导体区之间的叠加错位，从而能够降低在像素中形成的两个光电二极管之间的输出差异。
第五实施例
在本发明的第五实施例中，在像素中形成的两个光电二极管通过在它们之间形成的元件隔离区相互隔离，且形成微透镜的位置使用在元件隔离区中形成的叠加标记加以检查和确定。
图38、40、41和43是平面图，图39、42和44是截面图，每个都示出了根据本实施例的制造过程中的半导体器件。在与图16和17一样的图38至44中，都示出了像素区域1A和检查图案区域1B。
在本实施例中，首先，如图38和39所示，执行参考图2至4描述的过程。在本实施例中，在像素区域1A的有源区AR中形成光接收部分的区域被元件隔离区EI分开。即，有源区AR不具有矩形环结构。在这种情况下形成的元件隔离区EI具有例如从半导体衬底SB的主表面起500nm或以上的深度。
当在平面图中看时，有源区AR是矩形的并包括随后形成光接收部分的两个区。两个区通过元件隔离区EI在X方向上彼此相邻。有源区AR从两个区的不同于两个相对侧的两个侧部分地突出，有源区AR的两个突出部分彼此耦合。
此外在本实施例中，检查图案EIM被形成为检查图案区域1B中的叠加标记。与有源区AR一样的每个检查图案EIM是由包围其的元件隔离区EI限定的图案。即，每个检查图案EIM由从半导体衬底SB的元件隔离区EI暴露的主表面部分形成。限定每个检查图案EIM的元件隔离区EI由与像素区域1A中形成的元件隔离区EI同层的膜形成。即，检查图案EIM是通过元件隔离区EI的布局限定的元件隔离图案。
接下来，如图40所示，通过栅极绝缘膜(未示出)在半导体衬底SB上形成栅电极G1和G2。栅电极G1和G2被构造为与第一实施例相同的结构。在随后的过程中，它们形成两个传输晶体管。在本实施例中，没有形成与栅电极G1和G2同层的检查图案。此外，在形成光接收部分的区域附近，不同于栅电极G1和G2的栅极图案不由与栅电极G1和G2相同的层形成。
接下来，如图41和42所示，使用光刻技术和使用检查图案EIM作为基准的离子注入方法，在像素区域1A的有源区AR中形成N-型半导体区N1和N2。因此，形成包括N-型半导体区N1的光电二极管PD1和包括N-型半导体区N2的光电二极管PD2。光电二极管PD1和PD2通过元件隔离区EI彼此隔离。
N-型半导体区N1和N2在X方向上彼此相对。N-型半导体区N1和N2的彼此相对的侧均由元件隔离区EI和有源区AR之间的边界限定。因此，N-型半导体区N1和N2的彼此相对的侧相对于元件隔离区EI自对准地形成。即，在本实施例中，使用分开有源区AR的元件隔离区EI作为用于形成N-型半导体区N1和N2的离子注入过程中的掩模。
接下来，如图43和44所示，通过执行类似于参考图9至17描述的过程的过程，完成如图37所示的半导体器件。在与第一实施例不同的本实施例中，使用通过元件隔离区EI限定的检查图案EIM作为基准检查要形成微透镜ML的位置。如图43所示，形成包围每个检查图案EIM的检查图案MLP。使用这些检查图案EIM和MLP校准微透镜ML，使得能够形成相对于元件隔离区EI没有大的错位的微透镜ML。
根据本实施例，在形成光电二极管PD1和PD2的离子注入过程中，使用元件隔离区EI作为掩模能自对准地形成N-型半导体区N1和N2，使得N-型半导体区N1和N2由元件隔离区EI的边缘部分限定。即，光电二极管PD1和PD2彼此相对的侧与在它们之间形成的元件隔离区EI相接触。根据本实施例，为了防止相对于元件隔离区EI自对准形成的N-型半导体区N1和N2和微透镜ML之间的错位，基于由元件隔离区EI限定的检查图案EIM，检查并确定要形成微透镜ML的位置。
因此，N-型半导体区N1和N2和微透镜ML使用元件隔离区EI作为基准形成。因此，根据与以下示例相比较的本实施例，其中N-型半导体区N1和N2使用元件隔离区EI作为基准形成而微透镜ML使用栅极层或上层布线作为基准形成，能够减少N-型半导体区N1和N2和微透镜ML之间的错位。当使用固态图像传感器自动对焦时，这提高了对焦精度。结果，提高了半导体器件的性能。
此外，在本实施例中，没有任何栅极图案形成在光电二极管PD1和PD2之间，没有栅极图案挡住光入射到像素。这可防止由遮蔽引起的固态图像传感器的敏感度的下降。
在前述第四实施例中，在形成用于埋入元件隔离区EI的沟槽之后，或者在形成元件隔离区EI之后，可执行用于像素隔离执行的P型杂质的注入等。
基于实施例已经以具体的项描述了本发明人做出的发明，但本发明不限制于该实施例。在不偏离其范围的情况下，能以各种方式修改本发明。
以下表示上述实施例的说明部分。
(1)一种用于制造具有设置有像素的固态图像传感器的半导体器件的、半导体器件制造方法包括以下步骤(a)至(f)，其中像素包括第一光电二极管、第二光电二极管和透镜。在步骤(a)中，准备在其上表面上具有第一区域和第二区域的衬底。在步骤(b)中，在第一区域中的衬底的上表面上形成第一导电类型的阱区。在步骤(c)中，在第一区域中的衬底的上表面上，形成不同于第一导电类型的第二导电类型的第一半导体区。在步骤(d)中，在第二区域中的衬底上形成栅极层。在步骤(e)中，在步骤(c)之后，在第一区域中的衬底的上表面上，形成第一光电二极管和第二光电二极管。这是通过在第一区域中的衬底的上表面上，形成第一导类型的第二半导体区、第三半导体区和第四半导体区来实现，使得第二至第四半导体区以规定的方向布置在使用栅极层作为基准确定的位置处。第一光电二极管包括第一半导体区的第一部分，该第一部分由第二半导体区和第三半导体区限定。第二光电二极管包括第一半导体区的第二部分，该第二部分由第三半导体区和第四半导体区限定。在步骤(f)中，在步骤(e)之后，在衬底上形成布线层。在步骤(g)中，在布线层上，在使用栅极层作为基准确定的位置处，形成透镜。第一半导体区被形成为浅于第二至第四半导体区。
(2)一种半导体器件，其具有提供有像素的固态图像传感器，该像素包括第一光电二极管、第二光电二极管和透镜，其包括：在其上表面上具有第一区域和第二区域的衬底；形成在第一区域中的衬底上的第一元件隔离区；形成在第一区域中的衬底的上表面上的第一光电二极管和第二光电二极管，以分别在第一元件隔离区的两侧上邻接第一元件隔离区；形成在第二区域中的衬底上的元件隔离图案；形成在第一元件隔离区和元件隔离图案的每一个上的布线层；形成在第一区域中的布线层上的透镜；以及形成在第二区域中的布线层上的检查图案，当在平面图中看时其包围着元件隔离图案。在半导体器件中：元件隔离图案由与第一元件隔离区同一层的第二元件隔离区限定；并且透镜和检查图案由同一层的膜形成。

Claims (16)

1.一种半导体器件制造方法，其用于制造具有固态图像传感器的半导体器件，所述固态图像传感器设置有包括第一光电二极管、第二光电二极管和透镜的像素，所述方法包括以下步骤：
(a)准备衬底，所述衬底在其上表面上方具有第一区域和第二区域；
(b)在所述第一区域中的所述衬底的上表面上方形成第一导电类型的阱区；
(c)在所述第一区域中的所述衬底上方形成第一栅极层，以及在所述第二区域中的所述衬底上方形成第二栅极层；
(d)通过使用所述第一栅极层作为掩模将杂质注入到所述第一区域中的所述衬底的上表面中，在所述第一区域中的所述衬底的上表面上方形成毗邻所述第一栅极层的所述第一光电二极管和所述第二光电二极管，所述第一光电二极管和所述第二光电二极管包括不同于所述第一导电类型的第二导电类型的第一半导体区；
(e)在所述步骤(d)之后，在所述衬底上方形成布线层；以及
(f)在所述布线层上方，在使用所述第二栅极层作为基准来确定的位置中，形成所述透镜，
其中，在所述步骤(d)中，当在平面图中看时，所述第一光电二极管和所述第二光电二极管分别形成在所述第一栅极层的两侧上。
2.根据权利要求1所述的半导体器件制造方法，
其中，在所述步骤(c)中，在所述第一区域中形成所述第二栅极层、一对第三栅极层和位于所述第三栅极层之间的所述第一栅极层，以及
其中，在所述步骤(d)中，使用所述第一栅极层和所述第三栅极层作为掩模，在所述第一栅极层和一个所述第三栅极层之间形成所述第一光电二极管，以及在所述第一栅极层和另一个所述第三栅极层之间形成所述第二光电二极管。
3.根据权利要求1所述的半导体器件制造方法，进一步包括以下步骤：
(d1)在所述步骤(d)之后，移除所述第一栅极层。
4.根据权利要求2所述的半导体器件制造方法，进一步包括以下步骤：
(c1)在所述步骤(d)之前，通过将杂质注入到包含有在每个所述第三栅极层的正下方的区域的、所述第一区域中的所述衬底的上表面中，在所述第一区域中的所述衬底的上表面上方，形成一对所述第一导电类型的第二半导体区，使得所述第二半导体区并排位于在所述第一栅极层的正下方的区域的两侧上，
其中，在所述步骤(d)中，在所述第二半导体区之间形成所述第一光电二极管和所述第二光电二极管，
其中，在所述步骤(c1)中，在使用所述第二栅极层作为基准来确定的位置处，形成所述第二半导体区，
其中，所述第二半导体区被形成为比所述第一半导体区深，以及
其中，在每个所述第二半导体区的所述第三栅极层之一的正下方的底部呈凹形而远离于所述衬底的上表面。
5.根据权利要求2所述的半导体器件制造方法，进一步包括以下步骤：
(d2)在所述步骤(d)之后，移除所述第一栅极层；以及
(d3)在所述步骤(d2)之后，通过将杂质注入到所述第一区域中的所述衬底的上表面中，在所述第一区域中的所述衬底的上表面上方，形成一对所述第一导电类型的第二半导体区，
其中，所述第二半导体区被形成为使得，在所述第一光电二极管和所述第二光电二极管所布置的方向上，所述第二半导体区分别在所述第一光电二极管和所述第二光电二极管的两侧上，
其中，在所述步骤(d3)中，在使用所述第二栅极层作为基准来确定的位置处，形成所述第二半导体区，以及
其中，所述第二半导体区被形成为比所述第一半导体区深。
6.根据权利要求1所述的半导体器件制造方法，
其中，所述固态图像传感器包括像素阵列部，在所述像素阵列部中布置有多个所述像素，以及
其中，多个所述第二栅极层位于所述像素阵列部的外部。
7.根据权利要求1所述的半导体器件制造方法，其中，
在所述第二栅极层的正上方没有形成布线。
8.根据权利要求1所述的半导体器件制造方法，其中，
所述固态图像传感器通过基于图像平面相位差检测的对焦检测方法来执行自动对焦。
9.根据权利要求1所述的半导体器件制造方法，其中，
在所述步骤(d)中，使用所述第二栅极层作为基准，来确定所述第一光电二极管和所述第二光电二极管的除了将与所述第一栅极层相接触的侧部以外的、该第一光电二极管和该第二光电二极管所要形成的位置。
10.一种半导体器件制造方法，其用于制造具有固态图像传感器的半导体器件，所述固态图像传感器设置有包括第一光电二极管、第二光电二极管和透镜的像素，所述方法包括以下步骤：
(a)准备衬底，所述衬底在其上表面上方具有第一区域和第二区域；
(b)在所述第一区域中的所述衬底的上表面上方形成第一导电类型的阱区；
(c)在所述第一区域中的所述衬底上方形成元件隔离区，以及在所述第二区域中的所述衬底上方形成元件隔离图案；
(d)通过使用所述元件隔离区作为掩模将杂质注入到所述第一区域中的所述衬底的上表面中，在所述第一区域中的所述衬底的上表面上方，形成毗邻所述元件隔离区的所述第一光电二极管和所述第二光电二极管，所述第一光电二极管和所述第二光电二极管包括不同于所述第一导电类型的第二导电类型的第一半导体区；
(e)在所述步骤(d)之后，在所述衬底上方形成布线层；以及
(f)在所述布线层上方，在使用所述元件隔离图案作为基准来确定的位置中，形成所述透镜，
其中，在所述步骤(d)中，当在平面图中看时，所述第一光电二极管和所述第二光电二极管分别形成在所述元件隔离区的两侧上。
11.一种半导体器件，其具有固态图像传感器，所述固态图像传感器设置有包括第一光电二极管、第二光电二极管和透镜的像素，所述半导体器件包括：
衬底，所述衬底在其上表面上方具有第一区域和第二区域；
第一导电类型的阱区，所述阱区形成在所述第一区域中的所述衬底的上表面上方；
第一栅极层，所述第一栅极层形成在所述第一区域中的所述衬底上方；
所述第一光电二极管和所述第二光电二极管，该第一光电二极管和该第二光电二极管形成在所述第一区域中的所述衬底的上表面上方以至分别在所述第一栅极层的两侧上邻接所述第一栅极层，
第二栅极层，所述第二栅极层形成在所述第二区域中的所述衬底上方；
布线层，所述布线层形成在所述第一栅极层和所述第二栅极层的每一个的上方；
所述透镜，该透镜形成在所述第一区域中的所述布线层上方；以及
检查图案，所述检查图案形成在所述第二区域中的所述布线层上方以至在平面图中看时包围所述第二栅极层，
其中，所述第一光电二极管和所述第二光电二极管均具有不同于所述第一导电类型的第二导电类型的第一半导体区，
其中，所述第一栅极层和所述第二栅极层由同一层的膜形成，以及
其中，所述透镜和所述检查图案由同一层的膜形成。
12.根据权利要求11所述的半导体器件，进一步包括形成在所述第一区域中的一对第三栅极层，使得在所述第一光电二极管、所述第一栅极层和所述第二光电二极管被并排形成的方向上，所述第一光电二极管和所述第二光电二极管位于所述第三栅极层之间，
其中，一个所述第三栅极层邻接所述第一光电二极管，并且另一个所述第三栅极层邻接所述第二光电二极管。
13.根据权利要求12所述的半导体器件，进一步包括所述第一导电类型的第二半导体区，所述第二半导体区形成在位于每个所述第三栅极层的正下方的所述衬底的上表面上方，
其中，所述第二半导体区被形成为比不同于所述第一导电类型的所述第二导电类型的所述第一半导体区深，所述第一半导体区包括所述第一光电二极管和所述第二光电二极管，以及
其中，在每个所述第二半导体区的所述第三栅极层之一的正下方的底部呈凹形而远离于所述衬底的上表面。
14.根据权利要求11所述的半导体器件，
其中，所述固态图像传感器包括像素阵列部，在所述像素阵列部中布置有多个所述像素，以及
其中，多个所述第二栅极层位于所述像素阵列部的外部。
15.根据权利要求11所述的半导体器件，其中，
在所述第二栅极层的正上方没有形成布线。
16.根据权利要求11所述的半导体器件，其中，
所述固态图像传感器通过基于图像平面相位差检测的对焦检测方法来执行自动对焦。
CN201510535372.9A 2014-08-27 2015-08-27 半导体器件制造方法和半导体器件 Pending CN105390445A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014172686A JP6362478B2 (ja) 2014-08-27 2014-08-27 半導体装置の製造方法および半導体装置
JP2014-172686 2014-08-27

Publications (1)

Publication Number Publication Date
CN105390445A true CN105390445A (zh) 2016-03-09

Family

ID=55403442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510535372.9A Pending CN105390445A (zh) 2014-08-27 2015-08-27 半导体器件制造方法和半导体器件

Country Status (5)

Country Link
US (1) US20160064447A1 (zh)
JP (1) JP6362478B2 (zh)
KR (1) KR20160025466A (zh)
CN (1) CN105390445A (zh)
TW (1) TW201620125A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109167941A (zh) * 2018-11-09 2019-01-08 德淮半导体有限公司 图像传感器及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054966A (ja) * 2015-09-10 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10043905B2 (en) * 2015-09-11 2018-08-07 Toshiba Memory Corporation Semiconductor device
US10204943B2 (en) 2016-08-10 2019-02-12 Canon Kabushiki Kaisha Image sensor, method of manufacturing the same, and camera with pixel including light waveguide and insulation film
JP6860467B2 (ja) * 2017-10-26 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 フォトダイオード、画素回路、および、フォトダイオードの製造方法
US10429743B2 (en) * 2017-11-30 2019-10-01 International Business Machines Corporation Optical mask validation
US10650111B2 (en) 2017-11-30 2020-05-12 International Business Machines Corporation Electrical mask validation
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834192A (zh) * 2009-03-11 2010-09-15 索尼公司 固态图像拾取装置及其制造方法
CN102956654A (zh) * 2011-08-12 2013-03-06 佳能株式会社 光电转换装置的制造方法
CN103094292A (zh) * 2011-11-03 2013-05-08 全视科技有限公司 用于提供图像传感器像素中的经改进全阱容量的方法、设备及***
CN103258832A (zh) * 2012-02-17 2013-08-21 瑞萨电子株式会社 半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077577B2 (ja) 1999-04-01 2008-04-16 オリンパス株式会社 撮像素子
JP2001250931A (ja) * 2000-03-07 2001-09-14 Canon Inc 固体撮像装置およびこれを用いた撮像システム
JP2003179221A (ja) * 2001-12-11 2003-06-27 Mitsubishi Electric Corp リニアイメージセンサの製造方法及びその構造
JP4221940B2 (ja) * 2002-03-13 2009-02-12 ソニー株式会社 固体撮像素子及び固体撮像装置並びに撮像システム
JP2006351853A (ja) * 2005-06-16 2006-12-28 Fujifilm Holdings Corp 固体撮像素子およびその製造方法
JP4710660B2 (ja) * 2006-03-10 2011-06-29 株式会社ニコン 固体撮像素子及びこれを用いた電子カメラ
JP5164370B2 (ja) * 2006-12-13 2013-03-21 キヤノン株式会社 撮像装置の製造方法
JP5076528B2 (ja) * 2007-02-06 2012-11-21 株式会社ニコン 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
KR100904589B1 (ko) * 2007-06-25 2009-06-25 주식회사 동부하이텍 이미지 센서의 제조방법
JP2011044887A (ja) * 2009-08-20 2011-03-03 Canon Inc 固体撮像装置
JP6039165B2 (ja) * 2011-08-11 2016-12-07 キヤノン株式会社 撮像素子及び撮像装置
JP5755111B2 (ja) 2011-11-14 2015-07-29 キヤノン株式会社 撮像装置の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834192A (zh) * 2009-03-11 2010-09-15 索尼公司 固态图像拾取装置及其制造方法
CN102956654A (zh) * 2011-08-12 2013-03-06 佳能株式会社 光电转换装置的制造方法
CN103094292A (zh) * 2011-11-03 2013-05-08 全视科技有限公司 用于提供图像传感器像素中的经改进全阱容量的方法、设备及***
CN103258832A (zh) * 2012-02-17 2013-08-21 瑞萨电子株式会社 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109167941A (zh) * 2018-11-09 2019-01-08 德淮半导体有限公司 图像传感器及其制造方法
CN109167941B (zh) * 2018-11-09 2021-02-09 德淮半导体有限公司 图像传感器及其制造方法

Also Published As

Publication number Publication date
JP2016048711A (ja) 2016-04-07
JP6362478B2 (ja) 2018-07-25
TW201620125A (zh) 2016-06-01
US20160064447A1 (en) 2016-03-03
KR20160025466A (ko) 2016-03-08

Similar Documents

Publication Publication Date Title
CN105390445A (zh) 半导体器件制造方法和半导体器件
CN102800683B (zh) 光电转换设备和制造光电转换设备的方法
US9893109B2 (en) Method for manufacturing a solid state image sensor with pixels having photodiodes patterned through overlapping divided exposure
KR102175614B1 (ko) 톱니 모양의 포토다이오드 구조물을 갖는 cmos 이미지 센서
US9842869B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20160071902A1 (en) Solid-state image sensor and camera
US9935141B2 (en) Semiconductor device and manufacturing method thereof
US9704906B2 (en) Manufacturing method of semiconductor device and semiconductor device
KR20150130266A (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
JP2010003928A (ja) 固体撮像装置及びその製造方法
US10074686B2 (en) Method of manufacturing semiconductor unit and the semiconductor unit
US20230207582A1 (en) Photo diode with dual backside deep trench isolation depth
TWI718760B (zh) Cmos圖像感測器及形成圖像感測器的方法
JP2009071310A (ja) イメージセンサー及びその製造方法
KR102524998B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
TWI679755B (zh) 用於全局式快門的互補式金屬氧化物半導體影像感測器
KR101024770B1 (ko) 이미지센서 및 그 제조방법
JP6877166B2 (ja) 半導体装置及びその製造方法
US20230307484A1 (en) Pixel Cell Having Anti-Blooming Structure and Image Sensor
CN118053885A (zh) 图像传感器和制造图像传感器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160309

WD01 Invention patent application deemed withdrawn after publication