CN105366630B - 一种半导体器件的制造方法和电子装置 - Google Patents
一种半导体器件的制造方法和电子装置 Download PDFInfo
- Publication number
- CN105366630B CN105366630B CN201410370709.0A CN201410370709A CN105366630B CN 105366630 B CN105366630 B CN 105366630B CN 201410370709 A CN201410370709 A CN 201410370709A CN 105366630 B CN105366630 B CN 105366630B
- Authority
- CN
- China
- Prior art keywords
- upper substrate
- semiconductor devices
- manufacture method
- mems
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000009434 installation Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000004140 cleaning Methods 0.000 claims abstract description 15
- 238000001179 sorption measurement Methods 0.000 claims description 14
- 239000011469 building brick Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 238000007669 thermal treatment Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 5
- 238000006243 chemical reaction Methods 0.000 claims 2
- 239000002344 surface layer Substances 0.000 claims 2
- 238000010521 absorption reaction Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000006701 autoxidation reaction Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/54—Providing fillings in containers, e.g. gas fillings
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
- B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。该半导体器件的制造方法包括：步骤S101：对上部衬底进行刻蚀以去除牺牲层；步骤S102：对上部衬底进行热处理以释放出位于上部衬底内的气体；步骤S103：对上部衬底进行湿法清洗以去除位于上部衬底表面的自然氧化物层；步骤S104：将上部衬底与形成有MEMS器件的下部衬底键合以形成位于MEMS器件上方的空腔。该方法由于在对上部衬底进行刻蚀以去除牺牲层的步骤之后、将上部衬底与下部衬底键合的步骤之前增加了对上部衬底进行热处理的步骤，可以释放出上部衬底内的气体，因而可以提高半导体器件的品质因子和良率。本发明的电子装置，采用了上述半导体器件，同样具有上述优点。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。
背景技术
在半导体技术领域中，MEMS(微机电***)因其自身的优势得到了越来越广泛的应用。在MEMS器件的具体应用中，有一些产品需要在真空环境下工作，所以需要采用如图1所示的结构，即，在形成有MEMS器件1101的下部衬底110的上方键合(bonding)上部衬底120以在MEMS器件1101的上方形成空腔130，并且，为了保证空腔130的真空度，通常在上部衬底120上形成朝向MEMS器件1101的吸附层1201以吸附衬底释放的气体(out gassing)。其中，释放的气体主要来自上部衬底(晶圆)120在湿法刻蚀、炉管工艺、刻蚀工艺等工艺处理的过程中所累积的气体，这些气体通常可能包括诸如H2、OH-、N2、水汽等多种气体。
由于现有技术中不存在可以用于检测释放的气体的量的技术和设备，所以目前往往通过测试MEMS器件的品质因子(Q-Factor)的方法来表征释放气体的程度以及MEMS器件是否满足客户要求的标准。其中，品质因子是评估MEMS器件是否在正常环境下工作的一个重要参数，在同等条件下，品质因子越高表明MEMS器件的工作环境越适合。
现有技术中用于制造上述结构的半导体器件的方法，包括如下步骤：利用H2O2对上部衬底进行刻蚀以去除位于上部衬底上的牺牲层；利用DHF对上部衬底进行清洗以去除位于上部衬底表面的氧化物层；将上部衬底与形成有MEMS器件的下部衬底键合以形成位于MEMS器件上方的空腔。由于利用H2O2对上部衬底进行刻蚀的步骤所产生气体会累积在上部衬底中，这些气体往往在键合后被释放，从而对MEMS器件造成不良影响。在某些情况下，虽然在上部衬底的朝向MEMS器件的区域形成有吸附层，但是仍无法完全吸收释放的气体，从而造成制得的半导体器件的品质因子和良率难以满足要求。
因此，为解决现有技术中按上述方法形成的半导体器件的品质因子和良率比较低的问题，有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法和电子装置，以提高制得的半导体器件的品质因子和良率以及使用该半导体器件的电子装置的性能。
本发明的一个实施例提供一种半导体器件的制造方法，所述方法包括：
步骤S101：对上部衬底进行刻蚀以去除位于所述上部衬底之上的牺牲层；
步骤S102：对所述上部衬底进行热处理以释放出位于所述上部衬底内的气体；
步骤S103：对所述上部衬底进行湿法清洗以去除位于所述上部衬底表面的自然氧化物层；
步骤S104：将所述上部衬底与形成有MEMS器件的下部衬底键合以形成位于所述MEMS器件上方的空腔。
在一个实例中，在所述步骤S102中，所述热处理在反应室内进行。
在一个实例中，在所述步骤S102中，所述热处理的工艺温度为280-320℃，工艺时间为15-25小时。
在一个实例中，在所述步骤S102中，所述热处理的工艺温度为300℃，工艺时间为20小时。
在一个实例中，在所述步骤S101中，所述刻蚀包括湿法刻蚀，所采用的刻蚀液包括H2O2。
在一个实例中，在所述步骤S101中，所述上部衬底上形成有与位于所述下部衬底上的MEMS器件相对应的凹槽。
在一个实例中，在所述步骤S101中，所述上部衬底上形成有与所述MEMS器件相对应的吸附层；在所述步骤S104中，所述吸附层朝向所述MEMS器件。
在一个实例中，所述吸附层的材料包括钛。
在一个实例中，在所述步骤S103中，所述湿法清洗所采用的清洗液包括DHF。
在一个实例中，在所述步骤S104之后还包括步骤S105：对由所述上部衬底与所述下部衬底键合形成的结构进行划片分割处理。
本发明的另一个实施例提供一种电子装置，包括电子组件以及与所述电子组件电连接的半导体器件，其中，所述半导体器件的制造方法包括：
步骤S101：对上部衬底进行刻蚀以去除位于所述上部衬底之上的牺牲层；
步骤S102：对所述上部衬底进行热处理以释放出位于所述上部衬底内的气体；
步骤S103：对所述上部衬底进行湿法清洗以去除位于所述上部衬底表面的自然氧化物层；
步骤S104：将所述上部衬底与形成有MEMS器件的下部衬底键合。
本发明的半导体器件的制造方法，由于在对上部衬底进行刻蚀以去除牺牲层的步骤之后、在将上部衬底与下部衬底键合的步骤之前，增加了对上部衬底进行热处理的步骤，可以释放出上部衬底内的气体，避免在键合后释放出大量气体而对MEMS器件造成不良影响，因而可以提高半导体器件的品质因子和良率。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有的一种半导体器件的结构的剖视图；
图2A、图2B和图2C为现有的一种半导体器件的制造方法的相关步骤的示意图；
图3A、图3B、图3C和图3D为本发明的一个实施例的一种半导体器件的制造方法的相关步骤的示意图；
图4为本发明的一个实施例的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为更好的理解本实施例的半导体器件的制造方法的技术方案和优势，先简要介绍现有技术中的半导体器件的制造方法。其中，图2A、图2B和图2C为现有的一种半导体器件的制造方法的相关步骤的示意图。
现有技术中的半导体器件的制造方法，如图2A至2C所示，包括如下步骤：
步骤E1：利用H2O2对上部衬底120进行刻蚀以去除位于上部衬底120上的锗，如图2A所示。
其中，在利用H2O2对上部衬底进行刻蚀时往往会产生大量的释放气体。
步骤E2：利用DHF对上部衬底120进行清洗以去除位于上部衬底120上的自然氧化物层，如图2B所示。
步骤E3：将上部衬底120与形成有MEMS器件1101的下部衬底110键合在一起，如图2C所示。
其中，上部衬底120上可以形成有吸附层1201，上部衬底120在MEMS器件的上方形成有空腔130，如图2C所示。
由于利用H2O2对上部衬底进行刻蚀的步骤所产生气体会累积在上部衬底中，这些气体往往在键合后被释放，从而对MEMS器件造成不良影响。在某些情况下，虽然在上部衬底的朝向MEMS器件的区域形成有吸附层，但是仍无法完全吸收释放的气体，从而造成制得的半导体器件的品质因子和良率难以满足要求。
本发明实施例的半导体器件的制造方法，可以解决上述技术问题，提高制得的半导体器件的品质因子和良率。
下面，参照图3A至图3D以及图4来描述本发明实施例提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图3A至图3D为本发明实施例的一种半导体器件的制造方法的相关步骤的示意图；图4为本发明实施例的一种半导体器件的制造方法的流程图。
本实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：对上部衬底120进行刻蚀，以去除位于上部衬底120上的牺牲层，如图3A所示。
其中，上部衬底120上的牺牲层的材料通常为锗。
对上部衬底120进行刻蚀可以采用湿法刻蚀。所述刻蚀所采用的刻蚀液可以为H2O2或其他合适的液体。
在进行刻蚀的过程中，会产生大量的气体并被捕获到上部衬底120之中。例如，在利用H2O2对上部衬底进行刻蚀时，会产生水汽、H2等气体，大量的气体被捕获在上部衬底120中。
其中，上部衬底120可以为各种可行的衬底。示例性地，上部衬底120的与位于下部衬底上的MEMS器件相对应的位置形成有凹槽，以用于在与下部衬底键合后在MEMS器件的上方形成空腔。
步骤A2：对上部衬底120进行热处理，以释放出位于上部衬底120内的气体，如图3B所示。
其中，通过对上部衬底120进行热处理，可以去除对上部衬底120进行刻蚀的步骤(步骤A1)中残留在上部衬底120内的气体，避免残留在上部衬底120内的气体在上部衬底120与下部衬底110键合后对MEMS器件造成不良影响。在图3B中，示意了通过热处理释放出N2、H2和水汽(H2O)的情况。
示例性地，对上部衬底120进行热处理在反应室内进行，该反应室可以采用炉管工艺的反应室。其中，工艺温度可以为280-320℃，具体地可以为300℃。工艺时间可以控制在15-25小时，具体地，可以为20小时。由于热处理的目的是去除气体，因此在热处理的过程中，需控制反应室处于真空或接近真空的状态。
步骤A3：对上部衬底120进行湿法清洗，以去除位于上部衬底120表面的自然氧化物层，如图3C所示。
其中，对上部衬底120进行湿法清洗所采用的清洗液可以为DHF或其他合适的液体。
在对上部衬底120进行湿法清洗以去除自然氧化物层的过程中，也可能会有少量气体被上部衬底120所吸收，但是，所吸收的气体的量不足以对MEMS器件的良率和品质因子造成影响。
步骤A4：将上部衬底120与形成有MEMS器件1101的下部衬底110键合，以形成位于所述MEMS器件上方的空腔，如图3D所示。
键合之后，上部衬底120的与下部衬底110之间形成有位于MEMS器件1101的上方的空腔130，如图3D所示。
其中，上部衬底120的与MEMS器件相对应的位置可以形成有吸附层1201。键合之后，吸附层1201朝向MEMS器件1101，如图3D所示。吸附层1201可以吸收空腔130内的气体，使空腔接近真空状态。其中，吸附层1201的材料可以为钛或其他合适的材料。在某些情况下，吸附层1201可以省略。
在本实施例中，形成有MEMS器件1101的下部衬底110，可以采用各种可行的技术来制造，在此并不进行限定。
至此，完成了本实施例的半导体器件的制造方法的关键步骤的介绍。在步骤A1至步骤A4之间还可以包括其他步骤，并且，在步骤A4之后也可以包括其他步骤。
示例性地，在步骤A4之后还可以包括步骤A5：对由上部衬底120与下部衬底110键合形成的结构进行划片分割处理。
通常，上部衬底120与下部衬底110均为晶圆，下部衬底110上通常形成有多个具有独立功能的半导体器件(包括MEMS器件)，与普通半导体器件制程相似，在完成器件制造后，需要进行划片分割的工艺，以形成多个独立的包括MEMS器件的半导体器件。
关于划片分割处理的方法，可以采用现有的各种半导体制程中常用的方法，此处并不进行限定。
相对于现有技术，本发明实施例的方法可以提高制得的半导体器件的品质因子和良率。通过采用RF电性测试(RF WAT test)的方法对采用现有技术与本发明实施例的方法制造的半导体器件的品质因子进行测试可以发现，在相同的实验条件下(设定的品质因子的规格均为15000，且其他实验条件相同)，采用现有技术中的方法形成的半导体器件的品质因子仅为14000，良率仅为45.6％；而采用本实施例的方法制得的半导体器件的品质因子可以达到18700，良率可以达到95.6％。
由此可见，本实施例的半导体器件的制造方法，由于在对上部衬底120进行刻蚀以去除牺牲层的步骤(步骤A1)之后、将上部衬底120与下部衬底110进行键合的步骤(步骤A4)之前增加了对上部衬底120进行热处理的步骤，可以释放出上部衬底120内的气体，因此可以避免在上部衬底120与下部衬底110键合后，上部衬底120释放的气体对MEMS器件造成不良影响，从而可以提高半导体器件的品质因子和良率。
也就是说，本发明实施例通过工艺流程的改变，使得一部分气体在键合(Bonding)的步骤之前就离开了上部衬底，因而可以提高半导体器件的品质因子(Q-facor)和良率。
图4示出了本发明实施例提出的一种半导体器件的制造方法的示意性流程图，用于简要示出该制造方法的典型流程。
步骤S101：对上部衬底进行刻蚀以去除位于所述上部衬底之上的牺牲层；
步骤S102：对所述上部衬底进行热处理以释放出位于所述上部衬底内的气体；
步骤S103：对所述上部衬底进行湿法清洗以去除位于所述上部衬底表面的自然氧化物层；
步骤S104：将所述上部衬底与形成有MEMS器件的下部衬底键合以形成位于所述MEMS器件上方的空腔。
实施例二
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的半导体器件。其中，所述半导体器件为根据实施例一所述的半导体器件的制造方法制造的半导体器件。
示例性地，该半导体器件的制造方法包括：
步骤S101：对上部衬底进行刻蚀以去除位于所述上部衬底之上的牺牲层；
步骤S102：对所述上部衬底进行热处理以释放出位于所述上部衬底内的气体；
步骤S103：对所述上部衬底进行湿法清洗以去除位于所述上部衬底表面的自然氧化物层；
步骤S104：将所述上部衬底与形成有MEMS器件的下部衬底键合以形成位于所述MEMS器件上方的空腔。
本发明实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该分频电路的中间产品。其中，该电子组件可以为任何可行的组件，在此并不进行限定。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：对上部衬底进行湿法刻蚀以去除位于所述上部衬底之上的牺牲层；
步骤S102：对所述上部衬底进行热处理以释放出位于所述上部衬底内的气体，所述步骤在真空或接近真空反应室内进行；
步骤S103：对所述上部衬底进行湿法清洗以去除位于所述上部衬底表面的自然氧化物层；
步骤S104：将所述上部衬底与形成有MEMS器件的下部衬底键合以形成位于所述MEMS器件上方的空腔。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述热处理的工艺温度为280-320℃，工艺时间为15-25小时。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述热处理的工艺温度为300℃，工艺时间为20小时。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述刻蚀包括湿法刻蚀，所采用的刻蚀液包括H2O2。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述上部衬底上形成有与位于所述下部衬底上的MEMS器件相对应的凹槽。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述上部衬底上形成有与所述MEMS器件相对应的吸附层(1201)；在所述步骤S104中，所述吸附层朝向所述MEMS器件。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述吸附层的材料包括钛。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述湿法清洗所采用的清洗液包括DHF。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104之后还包括步骤S105：对由所述上部衬底与所述下部衬底键合形成的结构进行划片分割处理。
10.一种电子装置，其特征在于，包括电子组件以及与所述电子组件电连接的半导体器件，其中，所述半导体器件的制造方法包括：
步骤S101：对上部衬底进行湿法刻蚀以去除位于所述上部衬底之上的牺牲层；
步骤S102：对所述上部衬底进行热处理以释放出位于所述上部衬底内的气体，所述步骤在真空或接近真空反应室内进行；
步骤S103：对所述上部衬底进行湿法清洗以去除位于所述上部衬底表面的自然氧化物层；
步骤S104：将所述上部衬底与形成有MEMS器件的下部衬底键合，以形成位于所述MEMS器件上方的空腔。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410370709.0A CN105366630B (zh) | 2014-07-30 | 2014-07-30 | 一种半导体器件的制造方法和电子装置 |
| US14/738,513 US9425068B2 (en) | 2014-07-30 | 2015-06-12 | Semiconductor device, related manufacturing method, and related electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410370709.0A CN105366630B (zh) | 2014-07-30 | 2014-07-30 | 一种半导体器件的制造方法和电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105366630A CN105366630A (zh) | 2016-03-02 |
| CN105366630B true CN105366630B (zh) | 2018-03-30 |
Family
ID=55180783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410370709.0A Active CN105366630B (zh) | 2014-07-30 | 2014-07-30 | 一种半导体器件的制造方法和电子装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9425068B2 (zh) |
| CN (1) | CN105366630B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1933096A (zh) * | 2005-09-14 | 2007-03-21 | 中国科学院半导体研究所 | 一种低温晶片直接键合方法 |
| CN102945793A (zh) * | 2012-12-03 | 2013-02-27 | 上海集成电路研发中心有限公司 | 一种外延生长锗硅应力层的预清洗方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006016260A1 (de) * | 2006-04-06 | 2007-10-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Mikromechanische Gehäusung mit mindestens zwei Kavitäten mit unterschiedlichem Innendruck und/oder unterschiedlicher Gaszusammensetzung sowie Verfahren zu deren Herstellung |
| FR2982073B1 (fr) * | 2011-10-28 | 2014-10-10 | Commissariat Energie Atomique | Structure d'encapsulation hermetique d'un dispositif et d'un composant electronique |
-
2014
- 2014-07-30 CN CN201410370709.0A patent/CN105366630B/zh active Active
-
2015
- 2015-06-12 US US14/738,513 patent/US9425068B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1933096A (zh) * | 2005-09-14 | 2007-03-21 | 中国科学院半导体研究所 | 一种低温晶片直接键合方法 |
| CN102945793A (zh) * | 2012-12-03 | 2013-02-27 | 上海集成电路研发中心有限公司 | 一种外延生长锗硅应力层的预清洗方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160035589A1 (en) | 2016-02-04 |
| US9425068B2 (en) | 2016-08-23 |
| CN105366630A (zh) | 2016-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448898B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN105374862B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN104681556B (zh) | 一种集成电路及其制造方法和电子装置 | |
| CN104094397A (zh) | 使用可转移的重新分布层制造重新分布的电子器件的方法 | |
| CN107304038B (zh) | 一种mems器件及其制备方法、电子装置 | |
| US20120285483A1 (en) | Method of cleaning a wafer | |
| CN105366630B (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN105097954B (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN106328546B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105990222B (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
| WO2010120685A8 (en) | Scrubber clean before oxide chemical mechanical polish (cmp) for reduced microscratches and improved yields | |
| CN105984839B (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN106032264B (zh) | 一种cmems器件及其制备方法、电子装置 | |
| CN105448683B (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN105742170A (zh) | 浮栅制备方法 | |
| CN104681555B (zh) | 一种集成电路及其制造方法和电子装置 | |
| CN102683312B (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN106158621B (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
| CN101110348A (zh) | 微电子元件的表面处理、分类与组装方法及其储存结构 | |
| CN107857233A (zh) | 一种mems器件及其制备方法和电子装置 | |
| CN106185788B (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN101308764B (zh) | 消除蚀刻工序残留聚合物的方法 | |
| CN106298627B (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN105097695A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105984838A (zh) | 一种mems器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |