CN105359278B - 具有改进的晶体管关断控制方法的有源二极管 - Google Patents
具有改进的晶体管关断控制方法的有源二极管 Download PDFInfo
- Publication number
- CN105359278B CN105359278B CN201480035880.4A CN201480035880A CN105359278B CN 105359278 B CN105359278 B CN 105359278B CN 201480035880 A CN201480035880 A CN 201480035880A CN 105359278 B CN105359278 B CN 105359278B
- Authority
- CN
- China
- Prior art keywords
- signal
- active diode
- capacitor
- delay
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title abstract description 7
- 230000003071 parasitic effect Effects 0.000 claims abstract description 8
- 230000000052 comparative effect Effects 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000008859 change Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 230000002035 prolonged effect Effects 0.000 claims 1
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 18
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 13
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 2
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 2
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 2
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013499 data model Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
- H03K17/133—Modifications for switching at zero crossing in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0051—Diode reverse recovery losses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
公开了具有改进的晶体管关断控制方法的有源二极管。该有源二极管包括:比较器,该比较器用于将晶体管的寄生二极管的两端的电压进行比较;以及栅极驱动器,该栅极驱动器用于根据比较器的比较结果控制晶体管的栅极端子,并且该有源二极管估计晶体管的导通时间并使用导通时间来控制晶体管的栅极端子。
Description
技术领域
本发明涉及整流器,尤其涉及使用有源二极管进行操作的有源整流器。
背景技术
图1是图示已有的有源二极管电路的图,图2是图示由延迟引起的正向导通的示例的图,其中,延迟可以由于图1中图示的比较器和栅极驱动器二者而发生。
有源二极管包括开关M1;并且由于MOSFET特性,寄生二极管D1位于漏极与源极之间。当作为寄生二极管D1的相对端处的电压即阴极K和阳极A处的电压的VKA转变为负使得D1导通时,有源二极管检测该时间点并且导通开关M1以减少传导损耗。然而,如可以在图2中看出的,如果存在由于比较器10和栅极驱动器20二者而发生的延迟较长的情况,则如图2所图示的,即使VKA已转变为(+),也可能产生M1导通的区间。在这里,发生有源二极管的正向导通,这导致不必要的电力消耗。如果控制电路已被设计成具有最小延迟,则可以减小正向导通的区间时长;然而,的确发生了一些不可避免的延迟,并且如果VKA信号非常快,则由延迟引起的问题可能会更大。
换言之,在使用有源二极管来处理高速输入信号的情况下,由于由比较器10、栅极驱动器20等引起的受控的控制信号的延迟,即使当有源二极管应当关断时,有源二极管也仍然导通,因此导致有源二极管的正向导通。这样的特性是导致不必要的电力消耗的原因。
技术问题
本发明的目的是提供能够改进其功耗的有源整流器。
此外,本发明的目的是提供满足快速动态特性的有源整流器。
技术方案
有源二极管包括:比较器,其对晶体管的寄生二极管的相对端处的电压进行比较;以及栅极驱动器,其响应于比较器的比较结果来控制晶体管的栅极端子,其中,有源二极管估计晶体管导通的时间并且使用所估计的时间来控制晶体管的栅极端子。
有源二极管还可以包括导通时长估计器,其通过使用相对端电压信号来估计晶体管导通的时间,相对端电压信号表示寄生二极管的相对端处的电压是正还是负。
导通时长估计器可以包括:第一电容器,其响应于相对端电压信号为负而根据第一信号的水平和第二信号的水平而被充电,第一信号和第二信号是根据相对端电压信号而生成的;第二电容器,其响应于相对端电压信号为负而根据第一信号的水平和第二信号的水平而被充电,第一信号和第二信号是根据相对端电压信号而生成的;以及第三电容器,其响应于相对端电压信号为负而被充电,其中,有源二极管可以将第一基准信号或第二基准信号与比较信号进行比较并且估计晶体管导通的时间,其中,第一基准信号和第二基准信号可以由于对第一电容器和第二电容器进行充电而分别生成的,比较信号是由于对第三电容器进行充电而生成的。
第一信号的脉冲水平可以针对相对端电压信号的每个周期而改变,以及第二信号的脉冲水平根据相对端电压信号的下降沿而改变。
第一电容器和第二电容器可以具有相同的电容,第三电容器可以具有比第一电容器和第二电容器更小的电容。
导通时长估计器可以用将比较信号与基准信号进行比较,基准信号具有在第一基准信号的电压和第二基准信号的电压中较大的电压。
导通时长估计器可以生成信号,该信号用于在比与比较信号进行比较的基准信号更高的区间处控制关断晶体管。
有源二极管可以还包括断开时刻控制器,其根据导通时长估计器的估计信号和栅极驱动器的栅极驱动信号来控制晶体管关断的时间点。
断开时刻控制器可以包括:断开控制器,其接收来自导通时长估计器的估计信号并且基于反相信号来延迟和输出所接收的估计信号,反相信号均通过对比较器的输出信号和栅极驱动器的栅极驱动信号进行反相来获取;以及逻辑电路,其接收来自断开控制器的延迟的输出信号并且关断栅极驱动器。
断开控制器可以包括可变延迟部件,其接收来自导通时长估计器的估计信号并且根据基本延迟值和可变附加延迟值来延迟和输出所接收的估计信号;以及计数器,其接收反相信号并且对附加延迟值进行计数。
计数器可以包括:D触发器,其接收反相信号;以及可逆计数器,其根据D触发器的输出来对附加延迟值进行上计数或倒计数。
断开控制器可以还包括延迟部件,其延迟栅极驱动信号的反相信号并且将所延迟的反相信号输出至D触发器。
断开控制器可以还包括延迟部件,其延迟栅极驱动信号的反相信号并且将所延迟的反相信号输出至D触发器。
有益效果
包括根据示例性实施方式的有源整流器的有源二极管中的每个有源二极管可以通过比较器、栅极驱动器等补偿控制信号的延迟,以在需要关断有源二极管的时间点处关断有源二极管。总之,采用这样的有源二极管的有源整流器产生了改进功耗的功效。
此外,如果有源整流器是使用根据本发明的示例性实施方式的有源二极管实现的,则即使在连接至整流器的负载被改变或者输入电流的电流大小和频率被改变等的情况下,这样的有源整流器也可以产生满足快速动态特性的功效。
附图说明
被包括以提供本发明的进一步理解并且被合并在本说明书中以及构成本说明书的一部分的附图图示了本发明的实施方式,并且与说明书一起用于说明本发明的原理。
图1是图示已有的有源二极管电路的图。
图2是图示由延迟引起的正向导通的示例的图,其中,延迟可以由于图1中所图示的比较器和栅极驱动器二者而发生。
图3是图示具有MOSFET关断的改进控制方法的有源二极管电路的示例的图。
图4是图示断开控制电路的示例的图。
图5是图示图4中所图示的断开控制电路的操作时序的示例的图。
图6是图示断开控制电路的示例的图,在断开控制电路中对由于比较器和栅极驱动器二者而可以发生的延迟进行补偿。
图7和图8是图示根据示例性实施方式的断开控制电路的仿真的图。
图9是图示使用根据示例性实施方式的具有MOSFET关断的改进控制方法的有源二极管的有源整流器电路的示例的图。
图10是图示图9中所图示的有源整流器的VRECT波形、VAC+波形、和VAC-波形的图。
图11是图示根据示例性实施方式的导通时长估计(ODE)电路的操作波形的图。
图12是图示增加了导通时长估计器的断开控制电路的示例的图。
图13是图示根据示例性实施方式的导通时长估计(ODE)电路的图。
图14是图示根据示例性实施方式的用于生成导通时长估计所必需的信号的时刻生成器的电路的图。
图15是图示电路的示例的图,在该电路中根据示例性实施方式的有源整流器耦接至DC-DC转换器。
图16是图示图15中所图示的电路的仿真结果的图。
具体实施方式
通过参照附图所描述的优选实施方式,本发明的以上所提及的方面和附加方面可以更清楚。在下文中,对本发明进行具体描述,以帮助本领域技术人员通过这些示例性实施方式来容易地理解和实现本发明。
图3是图示具有MOSFET关断的改进控制的有源二极管电路的示例的图;图4是图示断开控制电路的示例的图。
如图3中所图示的,有源二极管包括:比较器100,比较器100对M1的寄生二极管D1的相对端处的电压进行比较;以及栅极驱动器200,栅极驱动器200基于比较器100的比较结果来控制M1的栅极端子。根据示例性实施方式的有源二极管可以还包括断开时刻控制器300。断开时刻控制器300控制M1以在VKA转变为正的时间点处关断M1。根据示例性实施方式,断开时刻控制器300可以根据来自比较器100的输出信号和来自栅极驱动器200的栅极驱动信号来调节M1的关断时刻。
如图3中所图示的,断开时刻控制器300可以包括断开控制器310和逻辑电路320。断开控制器310接收来自比较器100的输出信号并且输出所接收的输出信号;更具体地,断开控制器310在考虑到来自比较器100的输出信号和来自栅极驱动器200的栅极驱动信号二者的反相信号的情况下确定输出被延迟的时间长度,其中,在该确定之后,所述断开控制器310在输出被发送出去之前将输出延迟与所确定的延迟时间一样多的时间。当接收到表明输出已经被延迟并且来自断开控制器310的输出(在下文中被称为“延迟的输出信号”)被接收的信号时,逻辑电路320关断栅极驱动器200。如图3中所图示的,逻辑电路320可以是SR锁存器。
如图4中所图示的,断开控制器310可以包括可变延迟部件311和计数器312。可变延迟部件311接收来自比较器100的输出信号并且输出该信号,该信号要被延迟与根据基本延迟值和可变附加延迟值确定的延迟时长一样多的时间。计数器312通过接收来自比较器100的输出信号的反相信号和来自栅极驱动器200的栅极驱动信号的反相信号来对附加延迟值进行计数。如图4中所图示的,计数器312可以包括:D触发器312-1,来自比较器100的输出信号和来自栅极驱动器200的栅极驱动信号二者的反相信号被输入至D触发器312-1;以及可逆计数器312-2,可逆计数器312-2根据D触发器312-1来调节附加延迟值。
在下文中,参照图3和图4来具体描述控制有源二极管的MOSFET关断的操作。比较器100检测电压VKA并且确定所检测的电压VKA是正还是负。如果VKA为负,则VKA_NEG转变为“高”;以及因为VKA_NEG是至SR锁存器320的输入S,所以SR锁存器320的输出也转变为“高”,这进而使栅极驱动器200的输入信号IN转变为“高”,因此导通M1。断开控制器310为断开控制电路,该断开控制电路通过使用栅极驱动信号VG和VKA_NEG的反相信号来生成TOFF信号。TOFF信号是SR锁存器320的输入R(复位),导致SR锁存器320的输出变为“低”。因此,因为栅极驱动器200的输入信号IN为“低”,所以M1关断。这样的关断方法允许断开控制器310生成最佳的断开时间。
在断开控制电路上,信号VKA_NEG通过可变延迟部件311并且生成TOFF信号。可变延迟部件311具有Td0的基本延迟并且根据延迟的输入信号生成附加延迟Td(DELAY)。Td0是低于VKA的信号周期的一半的值。在TOFF从低到高改变的时间点处,图3中的SR锁存器320被复位以关断M1。图4中的断开控制电路对出现信号VGB的上升沿和VKA_POS的上升沿的时间点进行比较。在这里,信号VGB的所述上升沿是通过将来自栅极驱动器200的输出信号VG反相而生成的上升沿。如果信号VG在VKA_POS从低改变到高的点处转变为低,则意味着晶体管的导通/断开时刻完全处于控制之下。因此,VKA_POS的上升沿是控制基准并且也是目的。
因为VKA_POS转变为高的时间点是电压VKA转变为(+)的时间点,所以如果来自栅极驱动器200的输出信号VG转变至低水平的时间点是比VKA_POS转变为高的时间点更迟的时间点,则需要将栅极驱动器200的断开时刻提前,或者在相反的情况下,需要将栅极驱动器200的断开时刻推迟。图4中的D触发器312-1对VGB和VKA_POS的相位进行比较,其中,如果VGB为高,即M1已经关断,则在VKA_POS转变为高的时间点处,输出Q转变为高以增大可逆计数器312-2的值,或者在相反的情况下,减小可逆计数器312-2的值。可变延迟部件311根据可逆计数器312-2的输出(DELAY)改变延迟时长。当DELAY值变得更大时,延迟时长增大,以向后移动M1关断的时间点。可以如下在等式1中示出由可变延迟部件311的输入DELAY引起的延迟。
Td=TdO+△Td×DELAY (1)
总之,Td确定M1关断的时间点,这被理解为确定栅极驱动器200的输出脉冲宽度。
图5是图示根据示例性实施方式的断开控制电路的操作时序的示例的图。
如果电压VKA低于0V,则VKA_NEG转变为高。以VKA_NEG的反相形式生成VKA_POS。为了提供关注于操作的描述,在图5中不考虑由比较器100和栅极驱动器200引起的延迟。假设在开始处,可逆计数器312-2被复位,至可逆计数器312-2的输出DELAY为零。即使DELAY为零,可变延迟部件311仍然具有Td0的初始延迟;这意味着VKA_NEG具有Td0的延迟,这进而生成延迟的TOFF信号。在这里,因为VG转变为低的时间点比VKA_POS转变为高的时间点更快,所以D触发器312-1的输出转变为高,并且可逆计数器312-2的输出在VKA_POS的反相信号的上升沿处加1。D触发器312-1的输出仍然为高,直至第三周期为止,但是在第四周期中,可变延迟部件311的延迟在比VKA_POS转变为高的时间点更迟的时间开始,从而导致可逆计数器312-2的输出减1。
在第四周期之后,可逆计数器312-2的输出在正(+)或负(-)之间波动,从而进入稳定状态。虽然图5中所图示的有些夸大,但在稳定状态下,如果由DELAY增大或减小的延迟因数ΔTd是很小的值,则TOFF时序通常持续地被控制。从而,在最佳状态下,M1关断。为了描述的方便,假定比较器100和栅极驱动器200的各自的延迟Td1和Td2为零,但即使目前存在所述延迟,也仍然由已经被应用的延迟Td1和Td2生成其相位被比较的信号VGB,从而对延迟Td1和Td2进行补偿以生成TOFF。如果在以上所提及的操作中VKA的频率改变很快,则这样的控制可能会太困难,而在VKA的频率几乎规律变化的应用中,则根据以上所提及的操作,可以在确切的时间处关断有源二极管。
然而,在实际电路中,当生成信号VKA_POS时可能发生延迟。为了补偿该延迟,如图6中所图示的,断开控制器310可以还包括延迟部件313。延迟部件313对信号VGB增加与Tdx一样多的延迟并且输入该结果。因此,可以对由比较器100和逻辑电路生成的VKA_POS的延迟进行补偿。
总之,根据本发明的示例性实施方式的有源二极管检测二极管的相对端之间的电压VKA,找到有源二极管要关断的时间点,以及将导通有源二极管的信号延迟以生成关断有源二极管的断开信号。然后,通过所提出的控制器来控制生成延迟的可变延迟电路,以补偿在比较器、栅极驱动器和逻辑电路中生成的延迟,从而执行最佳操作。
图7和图8是图示根据示例性实施方式的断开控制电路的仿真的图,其中,图7图示了断开控制的控制还未完成的状态,图8图示了断开控制的控制完成的状态。
如图7中所图示的,因为断开控制未完全被控制,所以可逆计数器312-2的输入UPDN为H。如果断开控制的控制是完全的,那么可逆计数器312-2的输出进入稳定状态,D触发器的输出上翻/下翻(up/down)如图8中所图示的被重复,使得延迟被控制,并且由比较器100、栅极驱动器200和逻辑电路的延迟补偿生成栅极驱动信号VG。
图9是图示使用根据示例性实施方式的具有MOSFET关断的改进控制方法的有源二极管的有源整流器电路的示例的图;图10是图示图9中所图示的有源整流器的VRECT波形、VAC+波形、和VAC-波形的图。
通过使用上面所描述的有源二极管,有源整流器可以被实现为如图9中所图示的那样。在使用其中流过的电流是IB的一般二极管的整流器的情况下,由于二极管的导通压降和VBE而会发生与IB*VBE一样多的功耗。VBE可以根据二极管类型而改变:例如,肖特基势垒二极管的VBE为近似0.3V,而对于P/N结二极管VBE为近似0.6V。如果使用通过使用MOSFET来导通的有源二极管,则通过MOSFET的导通电阻Rdson即IB*Rdson来确定在有源二极管的相对端处的电压。通常,如果MOSFET的尺寸变得更大,则确立IB*Rdson<VBE,导致与使用一般二极管的整流器相比,对功耗的改进。在图9中,通过使用四个有源二极管AD1、AD2、AD3和AD4来实现有源整流器,并且改变为正弦波的电流源Iin连接至整流器输入端。电流源Iin导通有源二极管,从而产生如图9中所图示的平滑电压VRECT。Iin是正弦波,这意味着变化的信号,因此如图10中所图示的那样改变VAC+电压和VAC-电压。
以上所提及的有源二极管确定有源二极管的导通时长使得通过断开控制电路将输入电流有效地传输至CRECT,但是需要具有进入正常状态所花费的时间,该时间是由可逆计数器312-2操作的。如果连接至VRECT的负载改变,或者Iin的电流大小和频率改变一点,则由于进入正常状态所花费的时间而使有源二极管可能不会满足快速动态特性。因此,可以通过导通时长估计(ODE)来解决这样的问题。
图11是图示根据示例性实施方式的导通时长估计(ODE)电路的操作波形的图;图12是图示增加了导通时长估计器的断开控制电路的示例的图。
如图11中所图示的,将对关于在VAC+和VAC-如图11中所图示的那样起作用时有源整流器的AD1的操作进行描述。AD2至AD4也执行与AD1相同的操作。生成VKA_POS信号,VKA_POS信号通过AC+和GND电压给出二极管的电压VKA是正(+)的信息。此外,通过使用VKA_POS信号来生成第一信号(信号A)和第二信号(信号B)。如图11中所图示的,信号A的脉冲水平针对VKA_POS信号的每一个周期而改变,以及信号B的脉冲水平根据VKA_POS信号的下降沿而改变。当VKA_POS处于低水平(L)即在由于低的VAC+而需要AD1进行操作时的时间点处时,如果A和B二者都处于高水平(H),则生成信号INT。第一基准信号INT1是通过在VKA_POS处于低水平(L)的区间期间使用电流的恒定水平对电容器进行充电而生成的信号。从而,如等式2中所示的确定INT1的电压。
在这里,I指示用于对电容器进行充电的电流;C,电容;TON,满足VKA_POS=L的区间。从而,与有源二极管的导通时间成比例地生成INT1的峰值电压。保持该电压直到下一次VKA_POS变成L为止。从而,通过使用附加电容器来生成第二基准信号INT2以测量在满足VKA_POS=L的下一区间期间的导通时间。
生成VRAMP信号(要进行比较的信号),其中,VRAMP信号与用于导通时间估计的已生成的INT1信号进行比较。VRAMP被设置成比INT1增大的速度更快速一点。从而,如图11中所图示的,VRAMP比INT1和INT2更快速地增大。如果将首先确定的INT1电压与VRAMP电压进行比较,则可以估计粗略的导通时间。VKA_POS处于低水平(L)处,并且VRAMP生成信号以在比INT1或INT2更小的区间期间导通有源二极管。通过这些处理,可以生成估计的导通时间(ETOT),估计的导通时间(ETOT)用于通过之前已生成的VKA_POS信号来估计和确定粗略导通时间。
然而,因为ETOT是估计时间,估计时间不指示准确的断开时间,因此需要确定理想的断开时间。为此,可以通过修改图6中所图示的断开控制电路以配置具有图12中所图示的导通时长估计器314的断开控制电路来获取根据示例性实施方式的断开控制器310。导通时长估计器314对导通时间进行估计并且生成ETOT,其中,导通时间是先前VKA_POS处于低水平(L)处的区间的70~80%。通过使用可变延迟部件311,最终微调所述ETOT信号以确定准确的导通时间。
图13是图示图2中所图示的导通时长估计器的电路的示例的图。
图13是图示ODE电路的示例的图。如果VKA_POS处于低水平(VKA_POS=L);A处于高水平(A=H);且B处于高水平(B=H),则M4和M3导通使得电流I对第一电容器C1进行充电以生成INT1电压。如果A和B二者都不处于高水平(A=B=H),则M3和M4关断使得INT1不进一步增大。当A处于(A=H)的高水平且B处于低水平(B=L)时,C1被复位并且然后接地。如果VKA_POS处于低水平(VKA_POS=L);A处于低水平(A=L);且B处于低水平(B=L),则M7和M8导通使得电流I对第二电容器C2进行充电以生成INT2电压。如果A和B二者都不处于低的水平(A=B=L),则M7和M8关断使得INT2不进一步增大。如果VKA_POS处于低水平(VKA_POS=L),则M9导通使得电流I对第三电容器C3进行充电以生成VRAMP信号。在这里,C3被设置成比C1和C2大近似0.7倍;VRAMP比INT1或INT2增大快1或0.7倍。M14~M19是比较器电路,其中,如果响应于INT1或INT2与VRAMP的比较,确定VRAMP较大,则ETOT处于高水平(ETOT=H)。比较器中的M14和M15是用于检测两个栅极输入信号中的最大信号的电路。通过包括M11和M12的缓冲电路将INT1和INT2施加至M14和M15的栅极。因为缓冲电路的增益几乎为1,因此可以将INT1和INT2的大小信息在不被改变的情况下施加至M14和M15。由于在INT1和INT2之中,仅将大信号与VRAMP进行比较,因此图11中所图示的第一ETOT已通过INT1与VRAMP的比较而被获取,而下一ETOT已通过INT2与VRAMP的比较而被获取。然后,根据哪个ETOT生成来重复如上的比较操作。如果VKA_POS处于高水平(VKA_POS=H),则M10导通,从而使C3被放电,并且M10已准备好再次生成VRAMP信号。
图14是图示根据示例性实施方式的用于生成导通时长估计所必需的信号的时刻生成器的电路的图。
图14中所图示的时刻生成器通过使用VKA_POS和触发器DFF1来生成A和反相的!A。为了防止在生成第一信号A之前生成信号B,在生成第一信号A之前第一信号A针对DFF2置位以复位DFF3。信号RESET是将复位所有DFF1、DFF2和DFF3,并且在开始时生成一次。
图15是图示电路的示例的图,在该电路上根据示例性实施方式的有源整流器耦接至DC-DC转换器。图16是图示图15中所图示的电路的仿真结果的图。
如图15中所图示的,根据示例性实施方式的有源整流器连接至DC-DC转换器,然后进行仿真,在仿真中,由负载消耗的功率从100mW增大到5W。如图16中所图示的,增大负载,导致电压VRECT减小,并且VAC+示出了在地之下的部分在变化。可以由ODE电路生成INT1和INT2,并且其峰值可以根据负载的变化而变化。通过INT1和INT2生成ETOT,并且粗略地确定有源二极管导通的时间点。然后,根据由可逆计数器312-2生成的控制回路来控制微小的延迟,并且确定完整的导通时间(或MOSFET断开时间)。如上所述,根据示例性实施方式的有源二极管可以控制有源整流器以通过用于关断有源二极管的控制电路使效率最大化。
虽然已经参照本发明的优选实施方式详细示出和描述了本发明,但是本领域技术人员将理解,在不背离如所附权利要求限定的本发明的精神和范围的情况下,可以对形式和细节做出各种改变。优选实施方式应当仅以描述性意义被考虑而非出于限制的目的。因此,本发明的范围不是由本发明的具体实施方式而是由所附权利要求来限定,并且该范围内的所有差异应当被理解为被包括在本发明中。
Claims (12)
1.一种有源二极管,包括:
比较器,所述比较器被配置成对晶体管的寄生二极管的相对端处的电压进行比较;
栅极驱动器,所述栅极驱动器被配置成响应于所述比较器的比较结果来控制所述晶体管的栅极端子;以及
导通时长估计器,所述导通时长估计器被配置成通过使用相对端电压信号来估计所述晶体管导通的时间,所述相对端电压信号表示所述寄生二极管的相对端处的电压是正还是负,
其中,所述有源二极管被配置成使用所估计的时间来控制所述晶体管的栅极端子。
2.根据权利要求1所述的有源二极管,其中,所述导通时长估计器包括:
第一电容器,所述第一电容器被配置成响应于所述相对端电压信号为负而根据第一信号的水平和第二信号的水平被充电,所述第一信号和所述第二信号是根据所述相对端电压信号而生成的;
第二电容器,所述第二电容器被配置成响应于所述相对端电压信号为负而根据第一信号的水平和第二信号的水平而被充电,所述第一信号和所述第二信号是根据所述相对端电压信号而生成的;以及
第三电容器,所述第三电容器被配置成响应于所述相对端电压信号为负而被充电,
其中,所述有源二极管被配置成将第一基准信号或第二基准信号与比较信号进行比较并且估计所述晶体管导通的时间,其中,所述第一基准信号和所述第二基准信号是由于对所述第一电容器和所述第二电容器进行充电而分别生成的,所述比较信号是由于对所述第三电容器进行充电而生成的。
3.根据权利要求2所述的有源二极管,其中,所述第一信号的脉冲水平针对所述相对端电压信号的每个周期而改变,以及所述第二信号的脉冲水平根据所述相对端电压信号的下降沿而改变。
4.根据权利要求2所述的有源二极管,其中,所述第一电容器和所述第二电容器具有相同的电容,所述第三电容器具有比所述第一电容器和所述第二电容器更小的电容。
5.根据权利要求4所述的有源二极管,其中,所述导通时长估计器被配置成将所述比较信号与基准信号进行比较,所述基准信号具有在所述第一基准信号的电压和所述第二基准信号的电压中较大的电压。
6.根据权利要求5所述的有源二极管,其中,所述导通时长估计器被配置成生成用于在比与所述比较信号进行比较的所述基准信号更高的区间处控制关断所述晶体管的信号。
7.根据权利要求1所述的有源二极管,还包括:
断开时刻控制器,所述断开时刻控制器被配置成根据所述导通时长估计器的估计信号和所述栅极驱动器的栅极驱动信号来控制所述晶体管被关断的时间点。
8.根据权利要求7所述的有源二极管,其中,所述断开时刻控制器包括:
断开控制器,所述断开控制器被配置成接收来自所述导通时长估计器的所述估计信号并且基于反相信号来延迟和输出所接收的估计信号,所述反相信号均通过对所述比较器的输出信号和所述栅极驱动器的栅极驱动信号进行反相来获取;以及
逻辑电路,所述逻辑电路被配置成接收来自所述断开控制器的延迟的输出信号并且关断所述栅极驱动器。
9.根据权利要求8所述的有源二极管,其中,所述断开控制器包括:
可变延迟部件,所述可变延迟部件被配置成接收来自所述导通时长估计器的所述估计信号并且根据基本延迟值和可变附加延迟值来延迟和输出所接收的估计信号;以及
计数器,所述计数器被配置成接收所述反相信号以及对所述附加延迟值进行计数。
10.根据权利要求9所述的有源二极管,其中,所述计数器包括:
D触发器,所述D触发器被配置成接收所述反相信号;以及
可逆计数器,所述可逆计数器被配置成根据所述D触发器的输出来对所述附加延迟值进行上计数或倒计数。
11.根据权利要求10所述的有源二极管,其中所述断开控制器还包括:
延迟部件,所述延迟部件被配置成延迟所述栅极驱动信号的所述反相信号并且将所延迟的反相信号输出至所述D触发器。
12.根据权利要求8所述的有源二极管,其中,所述逻辑电路是SR锁存器,所述SR锁存器被配置成通过所述SR锁存器的置位端子接收所述比较器的输出信号,以及通过所述SR锁存器的复位端子接收所述断开控制器的延迟的输出信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0074629 | 2013-06-27 | ||
KR1020130074629A KR101462610B1 (ko) | 2013-06-27 | 2013-06-27 | 트랜지스터 턴 오프 제어 방식이 개선된 능동 다이오드 |
PCT/KR2014/003692 WO2014208885A1 (ko) | 2013-06-27 | 2014-04-25 | 트랜지스터 턴 오프 제어 방식이 개선된 능동 다이오드 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105359278A CN105359278A (zh) | 2016-02-24 |
CN105359278B true CN105359278B (zh) | 2018-04-03 |
Family
ID=52142180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480035880.4A Expired - Fee Related CN105359278B (zh) | 2013-06-27 | 2014-04-25 | 具有改进的晶体管关断控制方法的有源二极管 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9876497B2 (zh) |
KR (1) | KR101462610B1 (zh) |
CN (1) | CN105359278B (zh) |
WO (1) | WO2014208885A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10541617B2 (en) * | 2016-06-02 | 2020-01-21 | Semiconductor Components Industries, Llc | Overload protection for power converter |
KR102685402B1 (ko) * | 2017-01-16 | 2024-07-15 | 삼성전자주식회사 | 반도체 장치 및 그 동작 방법 |
US10033396B1 (en) * | 2017-03-26 | 2018-07-24 | Nxp Usa, Inc. | Active switch having low leakage current |
CN107040152B (zh) * | 2017-05-25 | 2019-05-03 | 西安交通大学 | 基于延迟控制器的有源整流器 |
US10516327B2 (en) * | 2017-07-19 | 2019-12-24 | Semiconductor Components Industries, Llc | System and method for controlling switching device in power converter |
US10224817B1 (en) * | 2018-07-19 | 2019-03-05 | Navitas Semiconductor, Inc. | Power transistor control signal gating |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1289476A (zh) * | 1998-12-02 | 2001-03-28 | 精工爱普生株式会社 | 供电装置、供电方法、携带式电子机器和电子表 |
CN1420622A (zh) * | 2001-11-19 | 2003-05-28 | 精工电子有限公司 | 二极管电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06284589A (ja) * | 1993-03-25 | 1994-10-07 | Nippon Moriseru Kk | 半導体装置および二次電池電源装置 |
JP2003309978A (ja) * | 1998-12-02 | 2003-10-31 | Seiko Epson Corp | 電力供給装置、電力供給方法、携帯型電子機器および電子時計 |
JP2001008494A (ja) * | 1999-06-22 | 2001-01-12 | Denso Corp | ブリッジ形電力変換回路 |
JP3681374B2 (ja) * | 2002-12-19 | 2005-08-10 | 株式会社日立製作所 | 電流検出装置及びそれを用いたpwmインバータ |
JP4867279B2 (ja) * | 2005-10-17 | 2012-02-01 | パナソニック株式会社 | 電力変換装置 |
US8232830B2 (en) * | 2007-02-02 | 2012-07-31 | Mitsubishi Electric Corporation | Rectifier with less conduction loss than a diode |
KR101502153B1 (ko) * | 2013-04-30 | 2015-03-12 | 주식회사 맵스 | 능동 다이오드 드라이버 |
KR101440120B1 (ko) * | 2013-06-03 | 2014-09-12 | 주식회사 맵스 | 트랜지스터 턴 오프 제어 방식이 개선된 능동 다이오드 |
-
2013
- 2013-06-27 KR KR1020130074629A patent/KR101462610B1/ko active IP Right Grant
-
2014
- 2014-04-25 CN CN201480035880.4A patent/CN105359278B/zh not_active Expired - Fee Related
- 2014-04-25 WO PCT/KR2014/003692 patent/WO2014208885A1/ko active Application Filing
- 2014-04-25 US US14/898,958 patent/US9876497B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1289476A (zh) * | 1998-12-02 | 2001-03-28 | 精工爱普生株式会社 | 供电装置、供电方法、携带式电子机器和电子表 |
CN1420622A (zh) * | 2001-11-19 | 2003-05-28 | 精工电子有限公司 | 二极管电路 |
Also Published As
Publication number | Publication date |
---|---|
KR101462610B1 (ko) | 2014-11-20 |
CN105359278A (zh) | 2016-02-24 |
US9876497B2 (en) | 2018-01-23 |
WO2014208885A1 (ko) | 2014-12-31 |
US20160373109A1 (en) | 2016-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105359278B (zh) | 具有改进的晶体管关断控制方法的有源二极管 | |
TWI390826B (zh) | 直流/直流轉換器及其方法 | |
TWI549410B (zh) | 開關電源電路及方法 | |
US10615698B2 (en) | Resonant power converter and control method thereof | |
US10056849B2 (en) | Piezoelectric energy harvesting system with frequency mismatch tolerance | |
US10411700B2 (en) | Method and apparatus for driving power switch tube | |
CN105264670B (zh) | 具有改进的晶体管关断控制方法的有源二极管 | |
US10193465B2 (en) | DC/DC conversion apparatus | |
CN103929048B (zh) | 一种开关电源的过零检测电路 | |
CN112803780B (zh) | 一种变换器及电源适配器 | |
US20170093287A1 (en) | Dc/dc conversion apparatus | |
CN109756135A (zh) | 一种同步整流控制电路 | |
CN108736732A (zh) | 用于控制电源转换器的设备和方法 | |
CN215580941U (zh) | 同步整流控制器和同步整流*** | |
CN206948183U (zh) | 开关电源电感的电流过零检测电路 | |
CN106655725B (zh) | 一种电源变换器及其超前驱动控制电路 | |
CN114915191B (zh) | 用于自动确定功率转换器中的开关状态的***及方法 | |
EP2892135A1 (en) | Power supply and energy efficient gate driver | |
WO2016082418A1 (zh) | 一种功率因数控制方法及装置 | |
JPWO2015178106A1 (ja) | 電源装置の回路 | |
CN104348336A (zh) | 一种全桥副边整流控制电路 | |
CN114070019A (zh) | 驱动电路、驱动方法及开关电源 | |
CN217606021U (zh) | 逆变桥功率管硬开关快速检测电路 | |
CN210327407U (zh) | 一种低压单、三相ac-dc高效率智能同步整流电路 | |
CN114123789B (zh) | 一种同步整流转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180403 |