CN105355557A - 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法 - Google Patents

一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法 Download PDF

Info

Publication number
CN105355557A
CN105355557A CN201510844510.1A CN201510844510A CN105355557A CN 105355557 A CN105355557 A CN 105355557A CN 201510844510 A CN201510844510 A CN 201510844510A CN 105355557 A CN105355557 A CN 105355557A
Authority
CN
China
Prior art keywords
hemt device
fin
gan base
sin
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510844510.1A
Other languages
English (en)
Inventor
张鹏
何云龙
宓珉翰
张濛
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201510844510.1A priority Critical patent/CN105355557A/zh
Publication of CN105355557A publication Critical patent/CN105355557A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法,首先在GaN基异质结表面生长SiN层作为掩蔽层,然后光刻出Fin图形,并依次刻蚀SiN层和GaN基异质结层,形成Fin结构,最后再在Fin结构的栅位置光刻形成金属栅图形,刻蚀掉未被光刻胶掩蔽的SiN,然后在Fin结构侧壁形成介质层,最后在栅槽位置光刻栅图形,在整个结构表面进行金属蒸发,并剥离掉光刻胶,形成金属栅;其中,刻蚀SiN层和GaN基异质结分别在不同的刻蚀工艺气体下进行。

Description

一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法
【技术领域】
本发明涉及一种半导体器件,特别涉及一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法。
【背景技术】
GaN基化合物作为第三代半导体材料,由于其突出的材料特性,已成为现代国际上研究的热点。GaN材料特有的异质结极化效应以及GaN材料的高电子饱和速度,使得GaN基HEMT器件成为良好的微波功率器件。而随着无线通信市场的快速发展以及传统军事应用的持续发展,微波器件在人类生活及工作的许多方面扮演着重要的角色。
GaN基HEMT器件的常规结构如图1所示,包括衬底1’、衬底上自下而上依次为GaN基异质结材料的缓冲层3’和势垒层5’,在所述势垒层上为源漏电极7’和栅电极9’,源漏电极为两个分别在栅电极的两侧,所述缓冲层通常为GaN,所述势垒层通常为AlGaN或InAlN,在源漏电极和栅电极之间的势垒层上还有钝化层。所述缓冲层和势垒层形成异质结结构,在异质结结构上,由于压电极化和自发极化效应,会在势垒层和缓冲层交接处,较靠近缓冲层的位置,形成一层带负电的二维电子气,由于能带的关系,二维电子气具有一定限域性。因此,当源漏电极存在电压差时,电子就会在该二维平面上根据电势方向移动,形成电流。同时,通过栅极施加一定负电压,能够耗尽电子,获得器件的开关控制。但是,传统的GaN基HEMT器件存在器件泄漏电流较大,无法获得成熟的增强型器件等问题。
目前,一种新的HEMT结构是引入硅基CMOS中的Fin-FET概念,构建GaN基HEMT器件的Fin-FET器件。由于加入了Fin-FET,能得到更好的栅控,降低器件的漏电流,得到更大的电流开关比,同时更好的栅控能力,有助于实现高质量的增强型GaN基HEMT器件。但是,这种Fin-FET器件,由于在工艺上,要首先刻蚀GaN/AlGaN基异质结材料形成Fin,刻蚀GaN的气体主要是氯基气体,如Cl2,而Fin的宽度需要在100nm以内,才能形成增强型的效果,而在该部工艺的光刻中,作为掩蔽的光刻胶对于氯基气体的刻蚀比往往很差,这样会形成刻蚀深宽比很低(即侧壁不陡直)的Fin,相当于减小了Fin的有效宽度,即损耗了器件的栅宽,降低了器件的饱和电流,栅控效果等性能。
【发明内容】
本发明提供了一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法,使用耐氯基气体刻蚀的SiN介质作为Fin的刻蚀掩蔽层,不但保证了Fin的有效宽度,而且能够形成侧壁陡直,形貌良好的Fin,同时SiN又是很好的GaN基异质结材料的钝化层,能够有效抑制GaN基HEMT器件的电流崩塌效应。
一种基于GaN基HEMT器件的Fin-HEMT器件的制备方法,首先在GaN基异质结表面生长SiN层作为掩蔽层,然后光刻出Fin图形,并依次刻蚀SiN层和GaN基异质结层,形成Fin结构,再在Fin结构的栅位置光刻形成栅图形,刻蚀掉未被光刻胶掩蔽的SiN,然后在Fin结构侧壁形成介质层,最后在栅槽位置光刻栅图形,在整个结构表面进行金属蒸发,并剥离掉光刻胶,形成金属栅;其中,刻蚀SiN层和GaN基异质结分别在不同的刻蚀工艺气体下进行。
刻蚀SiN层采用氟基气体作为刻蚀的工艺气体,刻蚀GaN基异质结层采用氯基气体作为刻蚀的工艺气体。
所述氟基气体包括CF4、SF6,所述氯基气体包括BCl3或Cl2
在Fin结构的栅位置形成金属栅的工艺步骤为:首先在栅位置光刻形成栅图形,再采用氟基气体作为刻蚀的工艺气体,刻蚀掉未被光刻胶掩蔽的SiN,形成栅槽,然后在栅槽位置光刻栅图形并进行金属蒸发,形成金属栅。
所述介质层的相对介电常数K大于SiO2或SiN的相对介电常数。
所述介质层为Al2O3,AlN,HfO2等相对介电常数高于SiN材料的介质层,相对介电常数范围在7以上。
一种基于GaN基HEMT器件的Fin-HEMT器件,包括衬底、生长在衬底上的GaN基异质结、形成在GaN基异质结上的Fin结构以及位于Fin结构上的栅金属,其中,所述Fin结构包括GaN以及设置在GaN上表面的SiN层;且Fin结构的侧面生长有与SiN相同材质或不同材质的介质层。
所述介质层的相对介电常数大于SiO2或SiN的相对介电常数。
所述介质层的相对介电常数大于7。
与现有技术相比,本发明至少具有以下有益效果:本发明使用耐氯基气体刻蚀的SiN介质作为Fin的刻蚀掩蔽层,不但保证了Fin的有效宽度,而且能够形成侧壁陡直,形貌良好的Fin,以提高器件性能,同时SiN又是很好的GaN基异质结的钝化层,能够有效抑制GaN基HEMT器件的电流崩塌效应。
【附图说明】
图1为GaN基HEMT器件的常规结构示意图。
图2为本发明提出的一种基于GaN基HEMT器件的Fin-HEMT器件的结构图。
图3为本发明器件的制备方法流程图,其中,包括有介质层。
图4为本发明器件的制备方法流程图,其中,不包括介质层。
【具体实施方式】
本专利的发明内容如图2所示,在GaN基HEMT器件的Fin-HEMT器件中,通过在表面使用耐Cl2刻蚀的SiN介质作为Fin的刻蚀掩蔽层,能够形成侧壁陡直,形貌良好的Fin,以提高器件性能,同时SiN又是很好的GaN基异质结的钝化层,能够有效抑制GaN基HEMT器件的电流崩塌效应(已有研究表明,SiN介质是目前GaN基HEMT器件领域最稳定,最能够抑制电流崩塌的钝化材料),因此在刻蚀后SiN层无需去除,可直接作为Fin-HEMT器件的上表面钝化层,同时可以在侧面采用其他相对于SiN具有更高的相对介电常数的材料作为栅介质层(简称高K介质,相对介电常数在7以上),如Al2O3,AlN,HfO2等,栅介质层能够修复材料刻蚀损伤,同时采用高相对介电常数的材料作为栅介质,其可以在相同等效电容的情况下,获得更厚的物理厚度,从而能进一步抑制栅漏电;或者,在相同的物理厚度的情况下,获得更高的等效电容,从而增强栅极的控制能力,相对常规的单介质材料HEMT器件,这种双材料介质层同时具有两种介质材料的优势,进而获得更好的器件性能。
本专利的工艺步骤如图3和图4所示:
1.在异质结表面生长SiN层,工艺方法可为PECVD淀积技术;
2.在wafer表面(即SiN层),通过光刻技术形成Fin的光刻胶图形,主要步骤为涂胶、曝光、显影;
3.刻蚀掉SiN层,其中没有光刻胶掩蔽的SiN表面被刻蚀掉,刻蚀可采用ICP技术或RIE技术,光刻采用氟基气体作为刻蚀的工艺气体,如CF4、SF6
4.变换刻蚀工艺气体和其他刻蚀条件,继续刻蚀GaN基异质结层,形成Fin结构,光刻可采用Cl基气体作为刻蚀的工艺气体,如BCl3或Cl2等,刻蚀完成后如有残留的光刻胶,可在去胶液中去除;
5.在Fin上,栅位置处光刻形成栅图形,并刻蚀掉未被光刻胶掩蔽的SiN(可采用ICP或RIE技术,采用F基气体作为刻蚀的工艺气体,如CF4、SF6);
6.选择性地,在Fin结构侧面生长高K介质,形成侧面的介质层。
7.在栅槽位置光刻栅图形,并在wafer整个表面进行金属蒸发,并剥离掉光刻胶,形成金属栅。
本发明先生长SiN,再利用SiN做掩蔽层,来刻蚀出GaN材料Fin结构,SiN具有高的抗Cl2刻蚀性,能够获得良好的Fin形貌,同时SiN层无需去除,可直接作为HEMT器件的钝化层,提高器件性能。其次,本发明在Fin结构的侧壁生长其他高K介质层,可以降低器件漏电,相对平面HEMT器件,这种双材料介质层同时具有两种介质材料的优势,能够获得更好的器件性能。

Claims (10)

1.一种基于GaN基HEMT器件的Fin-HEMT器件的制备方法,其特征在于:首先在GaN基异质结表面生长SiN层作为掩蔽层,然后光刻出Fin图形,并依次刻蚀SiN层和GaN基异质结GaN基异质结,形成Fin结构,再在Fin结构的栅位置光刻形成栅图形,刻蚀掉未被光刻胶掩蔽的SiN,然后在Fin结构侧壁形成介质层,最后在栅槽位置光刻栅图形,在整个结构表面进行金属蒸发,并剥离掉光刻胶,形成金属栅;其中,刻蚀SiN层和GaN基异质结GaN基异质结分别在不同的刻蚀工艺气体下进行。
2.根据权利要求1所述的一种基于GaN基HEMT器件的Fin-HEMT器件的制备方法,其特征在于:刻蚀SiN层采用氟基气体作为刻蚀的工艺气体,刻蚀GaN基异质结采用氯基气体作为刻蚀的工艺气体。
3.根据权利要求2所述的一种基于GaN基HEMT器件的Fin-HEMT器件的制备方法,其特征在于:所述氟基气体包括CF4、SF6,所述氯基气体包括BCl3或Cl2
4.根据权利要求1所述的一种基于GaN基HEMT器件的Fin-HEMT器件的制备方法,其特征在于:在Fin结构的栅位置形成金属栅的工艺步骤为:首先在栅位置光刻形成栅图形,再采用氟基气体作为刻蚀的工艺气体,刻蚀掉未被光刻胶掩蔽的SiN,形成栅槽,然后在栅槽位置光刻栅图形并进行金属蒸发,形成金属栅。
5.根据权利要求1至4中任意一项所述的一种基于GaN基HEMT器件的Fin-HEMT器件的制备方法,其特征在于:所述介质层的相对介电常数K大于SiO2或SiN的相对介电常数。
6.根据权利要求5所述的一种基于GaN基HEMT器件的Fin-HEMT器件的制备方法,其特征在于:所述介质层为Al2O3或AlN或HfO2。
7.一种基于GaN基HEMT器件的Fin-HEMT器件,其特征在于:包括衬底、外延生长在衬底上的GaN基异质结、形成在GaN基异质结上的Fin结构以及位于Fin结构上的栅金属,其中,所述Fin结构包括GaN以及设置在GaN上表面的SiN层,且Fin结构的侧面生长有与SiN相同材质或不同材质的介质层。
8.根据权利要求7所述的一种基于GaN基HEMT器件的Fin-HEMT器件,其特征在于:所述介质层的相对介电常数大于SiO2或SiN的相对介电常数。
9.根据权利要求7所述的一种基于GaN基HEMT器件的Fin-HEMT器件,其特征在于:所述介质层的相对介电常数大于7。
10.根据权利要求7所述的一种基于GaN基HEMT器件的Fin-HEMT器件,其特征在于:所述介质层为Al2O3或AlN或HfO2。
CN201510844510.1A 2015-11-26 2015-11-26 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法 Pending CN105355557A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510844510.1A CN105355557A (zh) 2015-11-26 2015-11-26 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510844510.1A CN105355557A (zh) 2015-11-26 2015-11-26 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法

Publications (1)

Publication Number Publication Date
CN105355557A true CN105355557A (zh) 2016-02-24

Family

ID=55331499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510844510.1A Pending CN105355557A (zh) 2015-11-26 2015-11-26 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN105355557A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449374A (zh) * 2016-12-12 2017-02-22 东莞市广信知识产权服务有限公司 一种GaAs‑pHEMT器件制备过程中去除有机污染的方法
CN108321200A (zh) * 2017-12-28 2018-07-24 中国电子科技集团公司第五十五研究所 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法
JP2021044357A (ja) * 2019-09-10 2021-03-18 住友電工デバイス・イノベーション株式会社 高電子移動度トランジスタの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103140930A (zh) * 2010-09-24 2013-06-05 英特尔公司 具有界面层的非平面量子阱器件及其形成方法
US20140016360A1 (en) * 2012-07-10 2014-01-16 Fujitsu Limted Compound semiconductor device and method of manufacturing the same
CN104218082A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 高迁移率鳍型场效应晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103140930A (zh) * 2010-09-24 2013-06-05 英特尔公司 具有界面层的非平面量子阱器件及其形成方法
US20140016360A1 (en) * 2012-07-10 2014-01-16 Fujitsu Limted Compound semiconductor device and method of manufacturing the same
CN104218082A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 高迁移率鳍型场效应晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. ARULKUMARAN,等: "In0.17Al0.83N/AlN/GaN Triple T-shape Fin-HEMTs with gm=646 mS/mm, ION=1.03 A/mm, IOFF=1.13 μA/mm, SS=82 mV/dec and DIBL=28 mV/V at VD=0.5 V", 《2014 IEEE INTERNATIONAL ELECTRON DEVICES MEETING》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449374A (zh) * 2016-12-12 2017-02-22 东莞市广信知识产权服务有限公司 一种GaAs‑pHEMT器件制备过程中去除有机污染的方法
CN108321200A (zh) * 2017-12-28 2018-07-24 中国电子科技集团公司第五十五研究所 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法
CN108321200B (zh) * 2017-12-28 2021-06-01 中国电子科技集团公司第五十五研究所 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法
JP2021044357A (ja) * 2019-09-10 2021-03-18 住友電工デバイス・イノベーション株式会社 高電子移動度トランジスタの製造方法
JP7294570B2 (ja) 2019-09-10 2023-06-20 住友電工デバイス・イノベーション株式会社 高電子移動度トランジスタの製造方法

Similar Documents

Publication Publication Date Title
US10026834B2 (en) Method of manufacturing enhanced device and enhanced device
EP3059757B1 (en) Group-iii nitride semiconductor device and manufacturing method therefor
CN102598275B (zh) 具有场板的半导体器件
CN105190853B (zh) 通过选择性循环蚀刻形成的finFET隔离
CN104377241A (zh) 功率半导体器件及其制造方法
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN105164811A (zh) 半导体器件的电极及其形成方法
CN105655395A (zh) 一种增强型高电子迁移率晶体管及其制作方法
CN104269434A (zh) 一种高电子迁移率晶体管
CN102637726A (zh) MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN110729362B (zh) 基于低功函数阳极金属的低开启电压GaN微波二极管及制备方法
CN104966731A (zh) 具有三明治栅极介质结构的hemt器件及其制备方法
CN104134690A (zh) 一种高电子迁移率晶体管及其制备方法
CN105470294A (zh) 一种垂直型氮化镓功率开关器件及其制备方法
CN105355557A (zh) 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法
CN105428411A (zh) 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN106257686A (zh) 半导体器件及其制造方法
CN110707158B (zh) 阳极边缘浮空的GaN微波二极管及制备方法
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
EP4383346A1 (en) Semiconductor device and manufacturing method therefor
CN110504316A (zh) 一种具有分割子器件的GaN高电子迁移率晶体管及其制造方法
JP2014056998A (ja) InAlN層とGaN層を含む積層型窒化物半導体装置
CN107195670B (zh) GaN基增强型MOS-HEMT器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160224