CN105334907A - 时钟同步方法和数据处理*** - Google Patents

时钟同步方法和数据处理*** Download PDF

Info

Publication number
CN105334907A
CN105334907A CN201510631075.4A CN201510631075A CN105334907A CN 105334907 A CN105334907 A CN 105334907A CN 201510631075 A CN201510631075 A CN 201510631075A CN 105334907 A CN105334907 A CN 105334907A
Authority
CN
China
Prior art keywords
clock
cpu
refresh command
synchronization apparatus
clock synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510631075.4A
Other languages
English (en)
Inventor
解军
邱昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU CHENGDIAN GUANGXIN TECHNOLOGY Co Ltd
Original Assignee
CHENGDU CHENGDIAN GUANGXIN TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU CHENGDIAN GUANGXIN TECHNOLOGY Co Ltd filed Critical CHENGDU CHENGDIAN GUANGXIN TECHNOLOGY Co Ltd
Priority to CN201510631075.4A priority Critical patent/CN105334907A/zh
Publication of CN105334907A publication Critical patent/CN105334907A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

本发明提供了一种时钟同步方法和数据处理***，涉及信号处理领域，所述数据处理***包括多个CPU以及分别与所述多个CPU连接的时钟同步装置，所述方法包括：所述时钟同步装置接收所述多个CPU中的其中一个发送的时钟刷新命令；根据所述时钟刷新命令对当前的所述时钟同步装置保存的***时间进行更新；将更新后的***时间发送到所述多个CPU，以使所述多个CPU的时钟同步。本发明实施例提供的时钟同步方法和数据处理***，能够从任意一个CPU处获得时钟刷新命令，经过时钟同步装置对***时间更新后，再转发到各个CPU，使得整个***中各个CPU的时钟同步，避免因时钟不同步导致错误的情况发生，有效地保证了***的正常工作。

Description

时钟同步方法和数据处理***
技术领域
本发明涉及信号处理领域，具体而言，涉及一种时钟同步方法和数据处理***。
背景技术
现有的数据处理***中，要求其中的各个CPU基于时间对数据进行处理，各类数据获取都依赖于整个***时标进行工作。然而各个***的CPU都有自己的时钟，如果这些时钟不一致就会导致错误的结果，影响控制***的正常工作，因此需要对数据处理***中的各个CPU进行时钟同步。
发明内容
本发明的目的在于提供一种时钟同步方法和数据处理***，以使上述的问题得到改善。
为了实现上述目的，本发明实施例采用的技术方案如下：
第一方面，本发明实施例提供了一种时钟同步方法，应用于数据处理***，所述数据处理***包括多个CPU以及分别与所述多个CPU连接的时钟同步装置，所述方法包括：
所述时钟同步装置接收所述多个CPU中的其中一个发送的时钟刷新命令；
根据所述时钟刷新命令对当前的所述时钟同步装置保存的***时间进行更新；
将更新后的***时间发送到所述多个CPU，以使所述多个CPU的时钟同步。
第二方面，本发明实施例提供了一种数据处理***，所述数据处理***包括多个CPU以及分别与所述多个CPU连接的时钟同步装置，所述时钟同步装置包括：
时钟刷新命令接收单元，用于所述多个CPU中的其中一个发送的时钟刷新命令；
***时间更新单元，用于根据所述时钟刷新命令对当前的所述时钟同步装置保存的***时间进行更新；
***时间发送单元，用于将更新后的***时间发送到所述多个CPU，以使所述多个CPU的时钟同步。
本发明实施例提供的时钟同步方法和数据处理***，能够从任意一个CPU处获得时钟刷新命令，经过时钟同步装置对***时间更新后，再转发到各个CPU，使得整个***中各个CPU的时钟同步，避免因时钟不同步导致错误的情况发生，有效地保证了***的正常工作。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1示出了本发明实施例提供的一种数据处理***的工作原理图；
图2示出了本发明实施例提供的一种时钟同步装置的工作原理图；
图3示出了本发明实施例提供的一种时钟同步方法的流程图；
图4示出了本发明实施例提供的另一种时钟同步方法的流程图；
图5示出了本发明实施例提供的再一种时钟同步方法的流程图；
图6示出了本发明实施例提供的另一种数据处理***的结构框图；
图7示出了本发明实施例提供的另一种时钟同步装置的结构框图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1-2，本发明实施例提供的一种数据处理***，所述数据处理***包括多个CPU100以及分别与所述多个CPU100连接的时钟同步装置200。
如图1所示，使用时，任意一个CPU100都可以生成时钟刷新命令，并发送到时钟同步装置200，时钟同步装置200完成刷新时钟的操作之后，将最新的***时间又返回各个CPU100。
其中，如图2所示，时钟同步装置200可以采用时钟芯片201和处理器202的结构，时钟芯片201保存有***时间，处理器202对相关的数据和命令进行处理。
CPU100发送的时钟刷新命令由处理器202接收并执行，处理器202根据时钟刷新命令对时钟芯片201进行刷新，时钟芯片201刷新后，产生的新的***时间输出到处理器202，处理器202再将***时间分发到各个CPU100，完成整个数据处理***的时钟同步。
参阅图3，本发明实施例提供的一种时钟同步方法，应用于上述的数据处理***，所述方法包括：
步骤S101，时钟同步装置200接收所述多个CPU100中的其中一个发送的时钟刷新命令；
步骤S102，时钟同步装置200根据所述时钟刷新命令对当前的所述时钟同步装置200保存的***时间进行更新；
步骤S103，时钟同步装置200将更新后的***时间发送到所述多个CPU100，以使所述多个CPU100的时钟同步。
整个数据处理***的***时间是由时钟同步装置200进行控制的，时钟同步装置200本身设置有初始时间，但是在数据处理***工作一段时间后，***中各个CPU100的时钟可能会出现偏差，对时钟进行维护的时钟刷新命令可以由多个CPU100中的其中一个发送，时钟同步装置200接收到时钟刷新命令后，即刻对当前的***时间进行更新，然后再将新的***时间进行广播，发送到各个CPU100，各CPU100接收到时钟同步装置200发送的***时间后，对各自的时钟进行调整，实现数据处理***内所有CPU100的时钟同步。
本发明实施例提供的时钟同步方法和数据处理***，能够从任意一个CPU100处获得时钟刷新命令，经过时钟同步装置200对***时间更新后，再转发到各个CPU100，使得整个***中各个CPU100的时钟同步，避免因时钟不同步导致错误的情况发生，有效地保证了***的正常工作。
参阅图4，本发明实施例提供的另一种时钟同步方法，应用于上述的数据处理***，其中，所述多个CPU100分别设置有CPU编号，所述方法包括：
步骤S201，时钟同步装置200接收所述多个CPU100中的其中一个发送的时钟刷新命令；
步骤S202，时钟同步装置200根据所述时钟刷新命令对当前的所述时钟同步装置200保存的***时间进行更新；
步骤S203，时钟同步装置200按照预设的时间间隔将保存的最新***时间发送到所述多个CPU100，以使所述多个CPU100的时钟同步；
步骤S204，时钟同步装置200将发送所述时钟刷新命令的CPU100的所述CPU编号发送到所述多个CPU100。
为了保证整个***的时钟同步，时钟同步装置200会按照预设的时间间隔将***时间发送到所述多个CPU100。通常将时间间隔设置为50ms。如果在某个时间间隔内，时钟同步装置200接收到了一个CPU100发送的时钟刷新命令，则对应的对***时间进行更新，待到下一个***时间的发送时间点时，向各个CPU100发送的就是已经更新过的***时间了。
进一步的，如果在某个时间间隔内，时钟同步装置200接收到了多个CPU100发送的时钟刷新命令，每接收到一个时钟刷新命令，时钟同步装置200都会对***时间进行更新一次，待到下一个***时间的发送时间点时，向各个CPU100发送的是最后一次更新后的***时间。
在时钟同步装置200将更新后的***时间发送到所述多个CPU100时，还会将发送所述时钟刷新命令的CPU100的所述CPU编号发送到所述多个CPU100，使得各CPU100获知新的时钟更新命令的数据来源。当在某个时间间隔内，如果时钟同步装置200只接收到一个时钟刷新命令，则其发送的CPU编号是发送该时钟刷新命令的CPU100的，如果时钟同步装置200接收到多个时钟刷新命令，则其发送的CPU编号是最后一个发送时钟刷新命令的CPU100的。
参阅图5，本发明实施例提供的再一种时钟同步方法，应用于上述的数据处理***，所述方法包括：
步骤S301，所述多个CPU100分别接收所述光纤总线300输入的光信号；
步骤S302，接收到光信号的所述CPU100将所述光信号转换成PCI-E信号；
步骤S303，从所述PCI-E信号中提取时钟信号；
步骤S304，根据所述时钟信号生成时钟刷新命令；
步骤S305，发送所述时钟刷新命令到所述时钟同步装置200。
数据处理***的***时钟，是由外部的光纤总线300提供和维护的。CPU100与外部的光纤总线300连接，CPU100设置有光线接口，能够接收光纤总线300发送的光信号，光信号中包含有对时钟同步装置200的***时间进行配置或者更新的时间信号。首先需要将光信号的格式进行转换，变为可识别的PCI-E(PeripheralComponentInterconnect-Express)信号。然后从PCI-E信号中提取时钟信号，再根据时钟信号生成对应的时钟刷新命令，发送到时钟同步装置200。
本发明实施例提供的时钟同步方法，能够从任意一个CPU100处获得时钟刷新命令，经过时钟同步装置200对***时间更新后，再转发到各个CPU100，使得整个***中各个CPU100的时钟同步，避免因时钟不同步导致错误的情况发生，有效地保证了***的正常工作。
参阅图6，本发明实施例提供的另一种数据处理***，所述数据处理***包括多个CPU100以及分别与所述多个CPU100连接的时钟同步装置200，所述多个CPU100分别设置有CPU编号，所述CPU100与外部的光纤总线300连接。
所述时钟同步装置200包括：
时钟刷新命令接收单元401，用于所述多个CPU100中的其中一个发送的时钟刷新命令。
***时间更新单元402，用于根据所述时钟刷新命令对当前的所述时钟同步装置200保存的***时间进行更新。
***时间发送单元403，用于将更新后的***时间发送到所述多个CPU100，以使所述多个CPU100的时钟同步。
所述***时间发送单元403还用于，按照预设的时间间隔将保存的最新***时间发送到所述多个CPU100，其中，在所述预设的时间间隔内，如果所述时钟同步装置200收到多个时钟刷新命令，***时间发送单元403将根据最后接收到的时钟刷新命令更新的***时间发送到所述多个CPU100。
CPU编号发送单元404，用于将发送所述时钟刷新命令的CPU100的所述CPU编号发送到所述多个CPU100。
所述CPU100包括：
光信号接收单元501，用于接收所述光纤总线300输入的光信号；
信号转换单元502，用于将所述光信号转换成PCI-E信号；
时钟信号提取单元503，用于从所述PCI-E信号中提取时钟信号；
时钟刷新命令生成单元504，用于根据所述时钟信号生成时钟刷新命令；
时钟刷新命令发送单元505，用于发送所述时钟刷新命令到所述时钟同步装置200。
所述时钟刷新命令发送单元505与所述时钟刷新命令接收单元401连接。
本发明实施例所提供的数据处理***，其实现原理及产生的技术效果和前述时钟同步方法的实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。
本发明实施例提供的数据处理***，能够从任意一个CPU100处获得时钟刷新命令，经过时钟同步装置200对***时间更新后，再转发到各个CPU100，使得整个***中各个CPU100的时钟同步，避免因时钟不同步导致错误的情况发生，有效地保证了***的正常工作。
参阅图7，本发明实施例提供的一种时钟同步装置700，包括：处理器600，存储器601，总线602和通信接口603，所述处理器600、通信接口603和存储器601通过总线602连接；处理器600用于执行存储器601中存储的可执行模块，例如计算机程序。
其中，存储器601可能包含高速随机存取存储器(RAM：RandomAccessMemory)，也可能还包括非不稳定的存储器(non-volatilememory)，例如至少一个磁盘存储器。通过至少一个通信接口603(可以是有线或者无线)实现该***网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。
总线602可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。
其中，存储器601用于存储程序，所述处理器600在接收到执行指令后，执行所述程序，前述本发明实施例任一实施例揭示的流程定义的装置所执行的方法可以应用于处理器600中，或者由处理器600实现。
处理器600可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器600中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器600可以是通用处理器，包括中央处理器(CentralProcessingUnit，简称数据请求端)、网络处理器(NetworkProcessor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器601，处理器600读取存储器601中的信息，结合其硬件完成上述方法的步骤。
另外，附图中的流程图和框图显示了根据本发明的多个实施例的***、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的***来实现，或者可以用专用硬件与计算机指令的组合来实现。
本发明实施例所提供的进行一种时钟同步装置的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

Claims (10)

1.一种时钟同步方法，其特征在于，应用于数据处理***，所述数据处理***包括多个CPU以及分别与所述多个CPU连接的时钟同步装置，所述方法包括：
所述时钟同步装置接收所述多个CPU中的其中一个发送的时钟刷新命令；
根据所述时钟刷新命令对当前的所述时钟同步装置保存的***时间进行更新；
将更新后的***时间发送到所述多个CPU，以使所述多个CPU的时钟同步。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述时钟同步装置按照预设的时间间隔将保存的最新***时间发送到所述多个CPU。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在所述预设的时间间隔内，如果所述时钟同步装置收到多个时钟刷新命令，所述时钟同步装置将根据最后接收到的时钟刷新命令更新的***时间发送到所述多个CPU。
4.根据权利要求1所述的方法，其特征在于，所述多个CPU分别设置有CPU编号，所述时钟同步装置将更新后的***时间发送到所述多个CPU时，所述方法还包括：
所述时钟同步装置将发送所述时钟刷新命令的CPU的所述CPU编号发送到所述多个CPU。
5.根据权利要求1-4任意一项所述的方法，其特征在于，所述多个CPU分别与外部的光纤总线连接，所述方法还包括：
所述多个CPU分别接收所述光纤总线输入的光信号；
接收到光信号的所述CPU将所述光信号转换成PCI-E信号；
从所述PCI-E信号中提取时钟信号；
根据所述时钟信号生成时钟刷新命令；
发送所述时钟刷新命令到所述时钟同步装置。
6.一种数据处理***，其特征在于，所述数据处理***包括多个CPU以及分别与所述多个CPU连接的时钟同步装置，所述时钟同步装置包括：
时钟刷新命令接收单元，用于所述多个CPU中的其中一个发送的时钟刷新命令；
***时间更新单元，用于根据所述时钟刷新命令对当前的所述时钟同步装置保存的***时间进行更新；
***时间发送单元，用于将更新后的***时间发送到所述多个CPU，以使所述多个CPU的时钟同步。
7.根据权利要求6所述的数据处理***，其特征在于，所述***时间发送单元还用于：
按照预设的时间间隔将***时间发送到所述多个CPU。
8.根据权利要求7所述的数据处理***，其特征在于，所述***时间发送单元还用于：
在所述预设的时间间隔内，如果所述时钟同步装置收到多个时钟刷新命令，所述时钟同步装置将根据最后接收到的时钟刷新命令更新的***时间发送到所述多个CPU。
9.根据权利要求6所述的数据处理***，其特征在于，所述多个CPU分别设置有CPU编号，所述时钟同步装置还包括：
CPU编号发送单元，用于将发送所述时钟刷新命令的CPU的所述CPU编号发送到所述多个CPU。
10.根据权利要求6-9任意一项所述的数据处理***，其特征在于，所述多个CPU分别与外部的光纤总线连接，所述CPU包括：
光信号接收单元，用于接收所述光纤总线输入的光信号；
信号转换单元，用于将所述光信号转换成PCI-E信号；
时钟信号提取单元，用于从所述PCI-E信号中提取时钟信号；
时钟刷新命令生成单元，用于根据所述时钟信号生成时钟刷新命令；
时钟刷新命令发送单元，用于发送所述时钟刷新命令到所述时钟同步装置。
CN201510631075.4A 2015-09-28 2015-09-28 时钟同步方法和数据处理*** Pending CN105334907A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510631075.4A CN105334907A (zh) 2015-09-28 2015-09-28 时钟同步方法和数据处理***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510631075.4A CN105334907A (zh) 2015-09-28 2015-09-28 时钟同步方法和数据处理***

Publications (1)

Publication Number Publication Date
CN105334907A true CN105334907A (zh) 2016-02-17

Family

ID=55285512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510631075.4A Pending CN105334907A (zh) 2015-09-28 2015-09-28 时钟同步方法和数据处理***

Country Status (1)

Country Link
CN (1) CN105334907A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111752335A (zh) * 2020-05-23 2020-10-09 苏州浪潮智能科技有限公司 基于硬盘多核cpu的时间同步方法、***、终端及存储介质
CN112055129A (zh) * 2020-08-26 2020-12-08 北京博睿维讯科技有限公司 一种视频信号处理方法、装置、***及存储介质
CN113068250A (zh) * 2021-04-01 2021-07-02 广东电网有限责任公司清远供电局 一种时间同步装置、方法、设备及存储介质
CN114779883A (zh) * 2022-05-17 2022-07-22 西安易朴通讯技术有限公司 ***时钟同步方法、装置、***及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822381A (en) * 1995-05-05 1998-10-13 Silicon Graphics, Inc. Distributed global clock system
US20020065940A1 (en) * 2000-11-27 2002-05-30 Kenji Suzuki Periodic control synchronous system
CN101405676A (zh) * 2006-03-22 2009-04-08 罗伯特·博世有限公司 用于在数据传输***与数据传输***的用户的主处理器之间传送数据的方法和数据传输***
CN201465109U (zh) * 2008-09-08 2010-05-12 徐欣 基于光纤和pci-e的高速数据采集卡
CN101960771A (zh) * 2008-03-07 2011-01-26 罗伯特.博世有限公司 包括数据总线和多个连接在其上的用户节点的通信***以及用于运行这样的通信***的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822381A (en) * 1995-05-05 1998-10-13 Silicon Graphics, Inc. Distributed global clock system
US20020065940A1 (en) * 2000-11-27 2002-05-30 Kenji Suzuki Periodic control synchronous system
CN101405676A (zh) * 2006-03-22 2009-04-08 罗伯特·博世有限公司 用于在数据传输***与数据传输***的用户的主处理器之间传送数据的方法和数据传输***
CN101960771A (zh) * 2008-03-07 2011-01-26 罗伯特.博世有限公司 包括数据总线和多个连接在其上的用户节点的通信***以及用于运行这样的通信***的方法
CN201465109U (zh) * 2008-09-08 2010-05-12 徐欣 基于光纤和pci-e的高速数据采集卡

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111752335A (zh) * 2020-05-23 2020-10-09 苏州浪潮智能科技有限公司 基于硬盘多核cpu的时间同步方法、***、终端及存储介质
CN112055129A (zh) * 2020-08-26 2020-12-08 北京博睿维讯科技有限公司 一种视频信号处理方法、装置、***及存储介质
CN113068250A (zh) * 2021-04-01 2021-07-02 广东电网有限责任公司清远供电局 一种时间同步装置、方法、设备及存储介质
CN114779883A (zh) * 2022-05-17 2022-07-22 西安易朴通讯技术有限公司 ***时钟同步方法、装置、***及存储介质
CN114779883B (zh) * 2022-05-17 2024-03-19 西安易朴通讯技术有限公司 ***时钟同步方法、装置、***及存储介质

Similar Documents

Publication Publication Date Title
EP4177764A1 (en) Ascertaining command completion in flash memories
CN105334907A (zh) 时钟同步方法和数据处理***
CN103473141A (zh) 一种带外查看及修改bios设置选项的方法
CN110019498B (zh) 日志同步方法及装置、存储介质、电子设备
CN110502520B (zh) 一种数据入库的方法、***、设备及计算机可读存储介质
US7895376B2 (en) Hardware configuration information system, method, and computer program product
CN104268229A (zh) 一种基于多进程浏览器的资源获得方法及装置
CN111125057A (zh) 一种业务请求的处理方法、装置及计算机***
CN104503868A (zh) 数据同步方法、装置以及***
US9311348B2 (en) Method and system for implementing an array using different data structures
CN112487784A (zh) 一种技术文档管理方法、装置、电子设备和可读存储介质
US11531814B2 (en) Method and device for generating modified statement
CN104506636A (zh) 一种数据同步方法及装置
CN102662617A (zh) 一种kvm中vga信号切换的实现方法
CN105224359A (zh) 程序加载方法
CN116301775A (zh) 基于复位树原型图的代码生成方法、装置、设备及介质
CN114113855A (zh) 静电放电检测处理方法及装置、终端设备
US11068346B2 (en) Method and apparatus for data protection
CN111221951B (zh) 文本处理方法及装置
JP6318976B2 (ja) デバッグ回路、デバッガ装置、半導体装置及びデバッグ方法
CN114494072A (zh) 图像处理方法、装置、电子设备及存储介质
JP6664562B1 (ja) デバッグ支援装置、デバッグ支援方法、デバッグ支援プログラム
CN104679687A (zh) 一种识别中断源的方法及装置
CN105656858A (zh) 一种数据更新方法及装置
EP3971524A1 (en) Polygon lookup method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20200310

AD01 Patent right deemed abandoned