CN105322960B - 使用自激振荡器的时钟发生器及其方法 - Google Patents

使用自激振荡器的时钟发生器及其方法 Download PDF

Info

Publication number
CN105322960B
CN105322960B CN201510433613.9A CN201510433613A CN105322960B CN 105322960 B CN105322960 B CN 105322960B CN 201510433613 A CN201510433613 A CN 201510433613A CN 105322960 B CN105322960 B CN 105322960B
Authority
CN
China
Prior art keywords
signal
frequency
clock
oscillator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510433613.9A
Other languages
English (en)
Other versions
CN105322960A (zh
Inventor
A·J·卡菲
B·G·德罗斯特
H·德鲁伊特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN105322960A publication Critical patent/CN105322960A/zh
Application granted granted Critical
Publication of CN105322960B publication Critical patent/CN105322960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了使用自激振荡器的时钟发生器及其方法。时钟发生器包括自激振荡器和可调谐频率合成器。自激振荡器具有用于提供振荡器时钟信号的输出。可调谐频率合成器耦合至该自激振荡器，并且响应于振荡器时钟信号和频率控制信号来提供时钟输出信号。频率控制信号对应于自激振荡器的测得的特性。

Description

使用自激振荡器的时钟发生器及其方法
技术领域
本公开一般涉及时钟电路，并且更具体地涉及无晶体的时钟发生器。
背景技术
时钟发生器被用于各种集成电路中。例如，接收机芯片将时钟发生器用于使本地振荡器信号将射频(RF)信号混频至中间频率(IF)或基带。发射机芯片使用时钟发生器来生成用于RF信号传输的载波。由于这些集成电路可容忍非常小的频率误差，因此它们通常使用外部晶体来生成精确的混频或载波时钟信号。
然而，基于晶体的振荡器具有缺点。例如，晶体是经修整(trimmed)以便以特定频率谐振的机电设备，并且它们与现代CMOS集成电路制造技术不兼容。因此，将分立的晶体用于晶体振荡器增加了印刷电路板的面积，并且因晶体的增加的成本而增加了印刷电路板的成本。此外，集成电路和外部晶体之间的连接拾取电磁信号能量，从而引起相位抖动。此外，存在着其中晶体振荡器的频率将显著地偏离其额定频率的一些情况。例如，随着印刷电路板发热和冷却，焊料化合物可能无法以与印刷电路板基板相同的速度膨胀和收缩。结果，发热和冷却对用于连接至晶体的集成电路引脚施加了机械应力。这种情况(被称为“焊料偏移”)使晶体的端子上的电容改变，从而由于电容的改变而使振荡频率偏移，但是一般以不可预知的方式使振荡频率偏移。
附图说明
通过参照所附附图，能更好地理解本发明，而且使本发明的多个特征和优点对本领域技术人员显而易见，在附图中：
图1以部分框图和部分示意图形式示出了现有技术中已知的时钟发生器；
图2以部分框图和部分示意图形式示出了现有技术中已知的振荡器；
图3以框图形式示出根据本发明的实施例的时钟发生器；
图4以部分框图和部分示意图形式示出了使用图3的时钟发生器的集成电路的实施例；
图5以框图形式示出了包括图3的可调谐频率合成器的小数N分(fractional-N)实现的时钟发生器的部分；
图6以部分框图和部分示意图形式示出了使用图3的时钟发生器的集成电路的另一实施例；以及
图7示出了根据另一实施例的使用图3的时钟发生器的抖动清除PLL；
图8以框图形式示出根据本发明的另一实施例的时钟发生器。
图9以部分框图和部分示意图形式示出了适用于图8的时钟发生器的振荡器；以及
图10示出了有关图8的补偿处理器850的操作的流程图。
在不同附图中，相同的附图标记的使用指示相似或完全相同的项。除非另有说明，否则词“耦合的”及其相关联的动词形式包括通过本领域已知的方式的直接连接和间接电连接，并且除非另有说明，否则对直接连接的任何描述也暗示使用合适形式的间接电连接的替代实施例。
具体实施方式
按一种形式，时钟发生器包括自激(free-running)振荡器和可调谐频率合成器。自激振荡器具有用于提供振荡器时钟信号的输出。振荡器是自激的，因为它不具有用于在正常操作期间调节其输出频率的任何主动控制。可调谐频率合成器耦合至自激振荡器，并且响应于振荡器时钟信号和频率控制信号来提供时钟输出信号。频率控制信号对应于自激振荡器的测得的特性。
例如，测得的特性可包括温度或离参考频率的偏差。通过考虑测得的特性，可调谐频率合成器可补偿操作性变化，从而允许简化自激振荡器的设计。还可使用允许用户例如调谐频谱内的信道的频率选择信号来形成频率控制信号。
按另一形式，集成电路包括自激LC振荡器、调谐频率合成器和功能电路。自激LC振荡器具有用于提供振荡器时钟信号的输出，该振荡器时钟信号具有使用电感器和电容器而设置的振荡频率。可调谐频率合成器具有用于接收振荡时钟信号的第一输入、用于接收频率控制信号的第二输入以及用于提供时钟输出信号的输出。可调谐频率合成器响应于振荡器时钟信号和频率控制信号来提供时钟输出信号。功能电路具有用于接收时钟输出信号的输入，并且是使用该时钟输出信号来进行操作的电路。功能电路的示例包括RF信号混频器、功率放大器、微处理器核、定时器等等。
按又一形式，时钟发生器包括自激振荡器、可调谐频率合成器和补偿处理器。自激振荡器具有用于接收毛刺(spur)调节信号的输入以及用于提供振荡器时钟信号的输出，并且该自激振荡器具有自激振荡频率，并响应于毛刺调节信号来改变自激振荡器频率的值。可调谐频率合成器耦合至自激振荡器，并且响应于振荡器时钟信号和频率控制信号来提供时钟输出信号。频率控制信号对应于自激振荡器的测得的特性。补偿处理器基于测得的特性和频率选择信号来提供频率控制信号，并且基于时钟发生器中的至少一个信号的谐波频率来提供毛刺调节信号。
按再一形式，方法包括激励电路，以便作为自激振荡器振荡。提供振荡器时钟信号作为自激振荡器的输出。响应于振荡器时钟信号和频率控制信号，例如在PLL频率合成器中合成时钟输出信号。
图1以部分框图和部分示意图形式示出了现有技术中已知的时钟发生器100。使用集成电路110上的组件以及集成电路110外部的组件两者来实现时钟发生器100。时钟发生器100一般包括：集成电路110上的与该时钟发生器100相关联的两个集成电路端子112和114、反相器116和锁相环(PLL)118；以及集成电路110外部的晶体120、电容器130和140以及电阻器150。反相器116具有连接至集成电路端子112以用于接收标记为“时钟_振荡”(“CLOCK_OSC”)的振荡器时钟信号以及连接至集成电路端子114的输出。PLL 118具有连接至集成电路端子112的参考时钟输入、用于接收标记为“频率选择”(“FREQUENCY SELECT”)的控制信号的控制输入以及用于提供标记为“时钟_输出”(“CLOCK_OUT”)的信号的输出。晶体120具有连接至集成电路端子112的第一端子以及连接至集成电路端子114的第二端子。电容器130具有连接至集成电路端子112的第一端子和接地的第二端子。电容器140具有连接至集成电路端子114的第一端子和接地的第二端子。电阻器150具有连接至集成电路端子112的第一端子和连接至集成电路端子114的第二端子。
时钟发生器100基于使用晶体120形成的晶体振荡器来提供可用作精确的内部时钟源的稳定的时钟_振荡信号。晶体120经修整以提供精确到例如百万分之10-20(ppm)内的非常精确的频率参考。反相器116连同电容器130和140一起提供正环路增益并引起在由晶体120的物理特性确定的频率处的振荡。电阻器150并联地连接至晶体120和反相器116，并且用于保持反相器116适当地偏置。
PLL 118接收时钟_振荡信号，并且将它乘以由“频率选择”信号确定的适当的因子以提供在期望频率处的时钟_输出信号。例如，可将晶体120修整至25兆赫兹(MHz)，而PLL118提供从700MHz到2.6千兆赫兹范围内的时钟_输出以用于根据北美4G LTE标准来传输蜂窝电话信号，由此将该时钟_输出信号乘以28和104之间的因子。
虽然时钟发生器100已证明是多年来流行且持久的体系结构，但它具有一些缺点。第一，它需要外部晶体的附加的花费，包括晶体本身和印刷电路板空间两者。第二，随着晶体在某些情况下老化，它可能损失其非常精确的频率参考。随着印刷电路板温度变化，在晶体120的端子和印刷电路板之间的焊料触点可能受到应力，从而引起寄生电容的变化，并导致精确的频率参考的损失(被称为“焊料偏移”的情况)。其他机电参考元件(诸如，微机电***(MEMS)谐振器和表面声波(SAW)谐振器)类似地具有精确的频率参考，但同样是昂贵的并且增加了产品成本，并且易受焊料偏移问题的影响。
图2以部分框图和部分示意图形式示出了现有技术中已知的振荡器200。振荡器200一般包括电感器210、电容器220和跨导放大器230。电感器210具有第一和第二端子。电容器220具有分别连接至电感器210的第一和第二端子的第一和第二端子。跨导放大器230具有连接至电感器210和电容器220的第一端子的非反相输入、连接至电感器210和电容器220的第二端子的反相输入、连接至其非反相输入并且提供时钟_振荡信号的反相输出端子以及连接至其反相输入的非反相输出。
振荡器200避免了晶体参考的使用，从而消除了附加的晶体和印刷电路板的成本。而且，可完全在芯片上实现振荡器200以降低成本。然而，振荡器200没有图1的基于晶体的振荡器精确。其谐振频率由电感器210和电容器220的尺寸确定，并由如下关系给出：
其中ω是角频率，L是电感器210的电感，而C是电容器220的电容。由于历经制造过程的变化可能无法精确地控制电感和电容，因此在期望频率中可能存在大的初始误差。此外，由于电感和电容可取决于温度，因此时钟_振荡的频率可随温度变化，这进一步降低了频率精度。
在不补偿初始频率误差的情况下，振荡器200不能用于其中需要精确时钟频率参考的某些应用中，诸如，数据传输和数据接收。为了提供补偿，已知的集成式谐振LC振荡器使电容器220的电容可变。然而，调谐电容器220引入了附加的问题。为了能够可调谐，电容器220需要大量的可切换的电容脚。这些可切换的电容脚可采用与用于粗调谐的金属氧化物半导体(MOS)晶体管开关和用于细调谐的压控变容二极管串联的电容器的组合来实现。然而，这些附加的设备使储能电路(tank)的品质因数降级，使温度系数复杂化，为振荡器贡献了附加的噪声，并且可能增加对机械应变的敏感度和储能电路谐振频率的老化。
为了补偿储能电路谐振频率的大温度系数，可在操作期间周期地校准振荡器200。然而，周期性的校正消耗了功率，增加了等待时间，并且可能引起过量的不需要的噪声。此外，当振荡器200用于信号传输或接收时，温度补偿的速度对于由在不活动的时期之后的长传输引入的温度瞬变而言可能过慢。
图3以框图的形式示出根据本发明的实施例的时钟发生器300。时钟发生器300包括自激LC振荡器310和可调谐频率合成器320。自激LC振荡器310具有用于提供时钟_振荡信号的输出。自激LC振荡器310被认为是自激的，因为在正常操作期间，它不具有任何主动控制来调节其输出频率。因此，时钟_振荡信号的频率将使用其电感器和电容器的设计特性来设置，但将根据在其制备期间的集成电路制造过程的过程特性和操作条件(诸如，电源电压和管芯温度)而变化。因此，自激振荡器310具有其输出频率的显著程度的可变性，该输出频率将从芯片到芯片有所不同，并且随着操作条件的变化而有所不同。
可调谐频率合成器320具有用于接收时钟_振荡信号的第一输入、用于接收标记为“频率控制”的信号的第二输入以及用于提供时钟_输出信号的输出。可调谐频率合成器320基于“频率控制”信号来调节时钟_输出和时钟_振荡信号之间的比率。在一些实施例中，可根据影响自激LC振荡器310的振荡频率的因素(诸如，温度、操作电压等)以及校准数据来设置“频率控制”信号以反映在特定的集成电路中的时钟_振荡的实际谐振频率。可在最终测试期间在一个或多个温度处测量校准数据，并且可将该校准数据编程到集成电路中。
可调谐频率合成器320基于“频率控制”信号提供对时钟_输出信号的频率的精细调节。在一个实施例中，可调谐频率合成器320基于小数N分PLL，其具有提供小数分频器值以获取更小的频率步长的能力，并因此提供比整数PLL更精确的频率控制。在其他实施例中，可调谐频率合成器320可使用各种其他体系结构中的任一个，包括数字PLL、具有预分频器的整数PLL、独立的小数分频器、锁频环等等。
通过使用自激LC振荡器，时钟发生器300利用现代集成电路制造过程的优点，现代集成电路制造过程包括在芯片上形成合理高品质的电感器的能力，以及在可调谐频率合成器320中的对时钟_振荡信号的变化的数字补偿。时钟发生器300使用可调谐频率合成器320来补偿自激LC振荡器310的高度可变性。通过使用该技术，时钟发生器300能够在没有外部晶体的花费的情况下实现与图1的基于晶体的时钟发生器100类似的精确度。
图4以部分框图和部分示意图形式示出了使用图3的时钟发生器300的集成电路400的实施例。集成电路400包括先前在图3中所示的自激LC振荡器310和可调谐频率合成器320，但是还包括用于集成电路400的实际实现的附加电路。这些附加电路包括温度传感器430和校准电路440以及使用时钟_输出信号进行操作的功能电路470，温度传感器430和校准电路440两者测量自激LC振荡器310的特性，并且提供向补偿处理器450的输入。
温度传感器430热耦合至自激振荡器310。例如，可将它置于自激振荡器310所位于的集成电路400的部分之内或附近。温度传感器430具有用于提供表示自激振荡器310的温度的信号的输出。
校准电路440包括校准控制器442和非易失性存储器448。校准控制器442具有连接至可调谐频率合成器320的输出以用于接收时钟_输出信号的第一输入、连接至集成电路端子444以用于接收标记为(“时钟_参考”)(“CLOCK_REF”)的外部信号的第二输入以及输出端子。时钟_参考是可在例如集成电路测试器上生成的外部信号，并且是通过其来校准时钟_输出信号的非常精确的时钟参考。非易失性存储器448具有连接至校准控制器442的输出端子的输入端子以及用于提供标记为“频率偏移”(“FREQUENCY_OFFSET”)的信号的输出端子。
校准电路440在每个芯片的基础上，从时钟_参考信号中确定时钟_输出信号的偏移。校准控制器442例如在晶圆探针测试处确定该偏移。在该示例中，集成电路端子444可存在于集成电路管芯上但不接合至集成电路封装，并由此集成电路端子444将不增加集成电路引脚计数也不消耗大量的面积，因此不显著地增加成本。在另一实施例中，校准控制器442可在最终测试处确定在两个温度(25摄氏度(℃)和70℃)处的偏移，并且使用接合至集成电路封装的引脚的端子来对偏移信息编程。在批量生产之前，可测量大量的芯片以确定两个温度测量之间和之外的温度特性。基于(在批量生产之前获得的)该统计信息和(针对每个芯片获得的)两个测量，可开发系数以基于测得的温度来描述对所需的频率调节的多项式近似。这些系数可被编程到非易失性存储器480中。
校准控制器442将“频率偏移”存储在非易失性存储器448中，使得当电源从集成电路400中去除时，该“频率偏移”将是持久的。非易失性存储器448可通过各种技术来实现，诸如，一次性可编程的浮栅存储器、熔丝或反熔丝。非易失性存储器448包括存储器单元和一组感测放大器两者，该组感测放大器用于感测存储器单元的内容，并且在操作时，将它们作为“频率偏移”信号提供给补偿处理器450。以这种方式，仅需在工厂测试期间执行校准。在一个示例中，可在室温下执行校准，并且可调谐频率合成器320可使用“频率偏移”和T信号来相应地调节PLL频率合成器的参数以动态地补偿时钟_输出信号。在另一示例中，可使用两个测量(一个在室温下，并且另一个在较高温度(诸如，70℃)下)的来执行校准，并且可基于T信号以及温度与频率偏差之间的复杂关系(诸如，由对两个测量的多项式曲线拟合确定的函数)两者来确定该调节。
注意，如本文所构想的那样，“频率偏移”信号可采取各种形式。按一种形式，它是来自一个或多个温度处的时钟_参考信号的时钟_输出信号的一个或多个频率偏差的直接测量。按另一形式，它可间接地指示频率偏差，诸如，通过包括多项式公式的系数以通过“频率控制”信号中的适当调节来补偿自激振荡器310的温度依存性。
补偿处理器450具有连接至温度传感器430的输出的第一输入、用于接收“频率选择”信号的第二输入、用于接收“频率偏移”信号的第二输入以及用于提供“频率控制”信号的输出。
功能电路470具有用于接收来自可调谐频率合成器320的时钟_输出信号的时钟输入端子。功能电路的示例包括射频接收机、射频发射机、高精度实时时钟等的混频器。在其他实施例中，集成电路400可以是专用时钟发生器芯片，并且这些芯片将不包括像功能电路470那样的功能电路。
集成电路400包括用于时钟发生器300的实际实现的两个主要机制。第一，它包括温度传感器430，其用于测量接近自激振荡器310或与自激振荡器310集成的集成电路管芯上的位置处的温度。因此，温度传感器430的输出指示与标称温度(诸如，室温)的偏差，并且补偿处理器450使用温度测量来调节可调谐频率合成器320的乘法因子。
第二，集成电路400包括校准电路440，其用于确定在已知环境条件(诸如，在室温下并且电源电压等于其标称值)下频率离参考频率的偏移。例如，在工厂测试期间，可使用校准电路440来确定室温偏移。在一个示例中，VLSI测试器使用诸如原子钟之类的精确的参考频率来确定该频率偏移，并且将值存储在非易失性存储器448中。而且，“频率偏移”可以是补偿处理器450可用来基于测得的温度T来形成“频率控制”信号的多个值或值的表格。
在其他实施例中，校准控制器442可驻留在集成电路400的外部(例如，作为测试设备的部分)。在这些实施例中，集成电路400将时钟_输出信号提供给外部端子，并且外部校准控制器或外部测试设备(诸如，生产集成式电路测试器)将时钟_输出信号与高精度时钟参考信号比较以确定补偿系数，并且将这些补偿系数编程到非易失性存储器448中。这些补偿系数可基于大量特性数据(使用许多集成电路)的组合以及在一个或多个温度处对集成电路400的频率偏移测量两者。
而且，在又一实施例中，集成电路400可包括用于测量其他特性的附加电路。这些其他特性包括电源电压、过程变量(诸如，晶体管阈值和多晶硅薄层电阻)等等。
当使用温度传感器和校准电路时，集成电路400使用不昂贵的芯片上LC振荡器来提供非常稳定的时钟参考。而且，集成电路400能够利用允许芯片上的相对高品质的电感器的制造的现代集成电路制造技术。此外，精确的时钟参考不需要在正常操作期间连接至校准控制器442，但仅用于在制造测试期间的校准。因此，实际实现可方便地使用在工厂期间获得的校准数据以在操作期间调节可调谐频率合成器320的参数。
自激LC振荡器310可以是以自激模式(在此模式中，在操作期间振荡器的频率不受控)操作的任何振荡器，诸如，图2的振荡器200或美国专利No.7,777,585中公开的被动补偿的振荡器。由于它不包括复杂的控制，因此其在设计上比可调谐振荡器更简单。而且，通过将频率调节移动至可调谐频率合成器320，时钟发生器避免了倍增的频率调谐误差。
图5以框图形式示出了包括图3的可调频率合成器320的小数N分实现的时钟发生器500的部分。如图5所示，可调谐频率合成器320一般包括标记为“PD”的鉴相器520、标记为“CP”的电荷泵530、标记为“LF”的环路滤波器540、标记为“VCO”的压控振荡器550、标记为“ID”的内插分频器560和补偿处理器450。鉴相器520具有用于接收时钟_振荡信号的第一输入、第二输入以及输出。电荷泵530具有连接至鉴相器520的输出的输入、和输出。环路滤波器540具有连接至电荷泵530的输出的输入以及输出。压控振荡器550具有连接至环路滤波器540的输出的输入以及用于提供时钟_输出信号的输出。内插分频器560具有用于接收时钟_输出信号的输入、用于接收标记为“分频比”(“DIVIDE RATIO”)的信号的控制输入以及连接至鉴相器520的第二输入的输出。补偿处理器450具有用于接收“频率偏移”信号的第一输出、用于接收T信号的第二输入、用于接收“频率选择”信号的第三输入以及用于提供“分频比”信号的输出。
可调谐频率合成器320像大多数PLL一样操作，只是它使用内插分频器560以允许环路分频器比是小数值。因此，可通过对分频比的适当的选择来以较小的步长控制时钟_输出信号的频率。鉴相器520感测在其第一输入处接收的时钟_振荡信号以及在其第二输入处接收的经分频的时钟_输出信号之间的边缘的差异，并基于由此检测的相位差提供其输出。例如，假设时钟_输出过低。时钟_振荡信号的上升沿将引起反馈时钟信号的上升沿，从而使鉴相器520提供其处于高状态下的输出。作为响应，电荷泵530提供泵浦上升(pump up)信号。环路滤波器540是低通滤波器(即，积分器)，其与泵浦上升信号是有效的时段成比例地增加在其输出处的电压。因此，泵浦上升信号的激活使电压控制的振荡器550的输入增加，并且使压控振荡器550增加时钟_输出信号的频率。通过该反馈动作，小数N分PPL频率合成器最终锁定，使得时钟_输出具有等于时钟_振荡信号的频率乘以有效“分频比”的频率。补偿处理器提供因变于时间的“分频比”，并且按一种形式，使用Δ-Σ调制器来为该“分频比”提供噪声整形。
内插分频器560在允许分频比N的小数值的同时补偿相位噪声。在一个示例中，内插分频器560包括具有两个整数分频比的双模预定标器。内插分频器560通过改变在例如N和N+1之间的占空比以允许有效分频器值N为小数。它一般可包括诸如用于适当地改变占空比的Δ-Σ调制器之类的组件。一般而言，与整数N分分频器相比，小数N分PLL可导致增加时钟_输出信号中的相位噪声(即，抖动)。因此，内插分频器560包括使用诸如2014年2月27日公布的美国专利申请No.2014/0055179中公开的技术来降低该相位噪声的内插器。在另一示例中，内插分频器560包括允许多于两个模量值的多模预定标器。
补偿处理器450根据“频率偏移”信号、T信号以及“频率选择”信号来调节“分频比”参数。按一种形式，它基于诸如在室温处以及在相关于其指定的温度范围的最终测试的正常高温处的频率偏差相对于温度的两个测量来使用两点的多项式曲线拟合，并且基于实际温度T和由此推导出的多项式来提供“分频比”的值。
注意，在时钟发生器500中使用的小数N分PLL频率合成器仅是各种公知的小数N分PLL频率合成器的一个示例。许多其他已知的小数N分体系结构也适合在可调谐频率合成器320中使用。
图6以部分框图和部分示意图形式示出了使用图3的时钟发生器300的集成电路600的另一实施例。集成电路600包括先前在图3中所示的自激LC振荡器310和可调谐频率合成器320的特定实现，但是还包括用于集成电路600的实际实现的附加电路。这些附加电路包括如图4所示的温度传感器430和功能电路470、时钟参考选择电路640以及调制器和高斯滤波器650。如图6所示，补偿处理器450还包括以下将描述的数据调制功能，并且作为该数据调制功能的部分，其附加地接收标记为“数据”(“DATA”)的数据信号、标记为“偏差设置”(“DEVIATION SETTING”)的控制信号以及标记为“FSK/GFSK”的控制信号。
自激LC振荡器310包括LC振荡器612、振幅控制环路614以及射频(RF)分频器616。LC振荡器612不具有频率控制输入并因此是自激的，但具有用于确定其放大器(未示出)的增益的输入、用于提供振荡器信号的第一输出以及用于提供指示振荡器信号的振幅的信号的第二输出。在一个特定示例中，两个输出可以是相同信号。振幅控制环路614具有连接至LC振荡器612的第二输出的输入以及连接至LC振荡器612的输入的输出。当被调谐在若干GHz时，LC振荡器最佳地执行。这些频率通常不适合于频率合成器，因此可使用RF分频器616来使这些频率处于可使用的范围内。RF分频器616具有连接至LC振荡器612的第一输出的输入以及用于提供时钟_振荡信号的输出。
时钟参考选择电路640包括标记为“XTO”的晶体振荡器以及多路复用器644。晶体振荡器642具有用于提供振荡器时钟信号的输出。多路复用器644具有连接至晶体振荡器642的输出的第一输入、连接至自激LC振荡器310的输出的第二输入、用于接收标记为“参考选择”(“REFERENCE SELECT”)的信号的控制输入以及输出。时钟参考选择电路640提供了振荡器源选择中的灵活性，这对诸如可编程用于各种应用的微控制器(MCU)之类的某些芯片是有用的。晶体振荡器642基于芯片外晶体提供振荡器时钟信号，但也包括芯片上组件，诸如，反相器和可能的储能电路电容器和反馈电阻器。如已知的那样，晶体提供具有例如约百万分之10-20(PPM)的精确度的频率参考，并且在一些应用中，其附加的成本可以是可接受的。
集成电路600添加了两个特征以允许自激LC振荡器310的更好的实现。第一，振幅控制环路614采用AGC类型的反馈技术来设置LC振荡器612的增益以将峰值信号的振幅保持在期望的操作点处。注意，即使采用振幅控制环路614，自激LC振荡器310仍是自激的，因为它不具有在正常操作期间调节其输出频率的任何主动控制。虽然振幅控制环路614使用有源元件，但这些有源元件调节输出信号的振幅，但对频率具有可忽略的影响。
第二，自激LC振荡器310包括RF分频器616，其用于允许对时钟_振荡信号的值的范围进行的选择。例如，能以几纳亨(nano-Henry)到几百纳亨的量级来制造集成电感器，且电容从小数个微微法拉(pF)到几十纳法拉(nF)。因此，由确定的输出频率可显著地高于所期望的频率。然而，RF分频器616允许对可调谐频率合成器320的时钟_振荡输入更接近可使用的频率。
如图6所示，使用小数N分PLL 622实现可调谐频率合成器320。小数N PLL 622具有用于接收时钟参考选择电路640的输入、控制接收“频率控制”信号的控制输入、和用于提供时钟_输出信号的输出。
补偿处理器450包括多项式补偿处理器626、求和设备628以及调制器和高斯滤波器650。多项式补偿处理器626具有用于接收T信号的第一输入、用于接收“频率偏移”信号的第二输入以及输出。求和设备628具有连接至多项式补偿处理器626的输出的第一输入、用于接收“频率选择”信号的第二输入、用于接收经调制的数据信号的第三输入以及连接至小数N分PLL 622的控制输入并且用于向其提供“频率控制”信号的输出。
调制器和高斯滤波器650具有用于接收“数据”信号的第一输入、用于接收FSK/GFSK控制信号的第二输入、用于接收“偏差设置”信号的第三输入以及连接至求和设备628的第三输入的输出。调制器和高斯滤波器650执行频移键控(FSK)和高斯频移键控(GFSK)调制技术中的所选的一个。因此，它基于由“偏差设置”确定的量的“数据”信号来开发频率偏移，并且可任选地使用高斯滤波器按GFSK模式来传播信号。在其他实施例中，可容易地修改调制器和高斯滤波器650以支持诸如相移键控(PSK)、3级FSK(3FSK)等之类的类似调制技术。
功能电路470包括标记为“PA”的功率放大器660和天线670。功率放大器660具有连接至小数N分PLL 622的输出的输入以及连接至天线670的输出。天线670在集成电路600外部。
在图6所示的实施例中，调制器和高斯滤波器650以及小数N分PLL 622一起形成数据发射机。多项式补偿处理器626接收温度信号T，并基于“频率偏移”值将其转换成对应的偏移。在一个实施例中，“频率偏移”对应于在给定温度处时钟_振荡信号离时钟_参考信号的测得的偏差，并且多项式补偿处理器626通过使用基于两个测量和多项式曲线拟合的多项式方程来形成调节因子。在各个实施例中，可使用硬件电路或采用运行固件的微控制器来实现多项式补偿处理器626。例如，在硬件实现中，可使用T信号来索引包含预计算的经调节的偏移值的查找表。
调制器和高斯滤波器650对“数据”信号调制等于从载波频率(由“频率选择”信号指示)中加上或减去“偏差设置”的量。求和设备628对多项式补偿处理器626的该输出、“频率选择”信号以及经调制的“数据”信号求和，以便将“频率控制”信号提供给小数N分PLL622。
集成电路600示出了图3的时钟发生器300在用于实现数据发射机时的灵活性。
图7示出了根据另一实施例的使用图3的时钟发生器300的抖动清除PLL 700。除了自激LC振荡器310、可调谐频率合成器320、温度传感器430和补偿处理器450之外，抖动清除PLL 700还包括标记为“TDC”的时间－数字(time-to-digital)转换器710。时间－数字转换器710具有用于接收标记为“时钟_输入”(“CLOCK_IN”)的输入时钟信号的第一输入、用于接收时钟_输出信号的第二输入以及连接至补偿处理器430的附加输入的输出。
信号时钟_输入是易受抖动(诸如，在经调制的数据信号的时钟恢复期间生成的抖动)影响的输入时钟信号。时间－数字转换器710通过检查时钟_输入和时钟_输出的边缘之间的相位差来确定频率差，并且提供与时钟_输入和时钟_输出之间的相位差成比例的数字输出信号。补偿处理器430响应于该附加输入形成“频率控制”信号。注意，由于环路是锁定至时钟_输入信号的闭合环路，因此环路的操作将酌情调节可调谐频率合成器320，而不需要温度控制和校准。因此，补偿处理器450可用于在一个模式下实现上述时钟发生器，或可以在另一模式下响应于时间－数字转换器710的输出而作为闭合环路抖动清除PLL。如以上图5所示，“频率控制”信号可以是用于实现小数N分PLL频率合成器的时间相关的分频比。闭合环路的操作使时钟_输出信号的频率等于时钟_输入信号的频率。抖动清除PLL 700使用补偿处理器450的低通滤波能力来减少时钟_输入信号中的抖动，并且示出了图3的时钟发生器300的灵活性的另一示例。
毛刺管理
如上文所解释的那样，自激振荡器具有基于其组件的设计的标称频率，组件的设计具有基于制造过程、电源电压和管芯温度的一定程度的可变性。由于该可变性，在可变时钟频率应用中，自激振荡器810的固有频率和时钟_输出信号的期望频率之间的关系偶尔会造成毛刺。毛刺是由设备本身生成的任何不需要的音调(tonal)能量。毛刺可通过充当协同信道(co-channel)或者如果它使VCO恶化，则通过与大阻挡器(blocker)相互地混频以在不需要的信道中损害信号，并因此损害需要的信道。
当自激振荡器300的固有频率与时钟_输出信号的频率谐波相关时，显著的毛刺耦合机制可发生，或反之亦然。如果时钟_振荡信号或其任何谐波的频率根据时钟_输出信号的频率落入PLL的带宽内，则是谐波相关的。在这些情况下，毛刺可使使用时钟_输出信号来接收或传输的所接收的或所传输的信号畸变。将期望提供用于时钟发生器300的体系结构以减少或消除这些潜在毛刺的机制。
图8以框图形式示出根据本发明的另一实施例的时钟发生器800。时钟发生器800包括自激LC振荡器810、可调谐频率合成器820和补偿处理器850。自激LC振荡器810具有用于接收标记为“毛刺调节”(“SPUR ADJUSTMENT”)的输入以及用于提供时钟_振荡信号的输出。可调谐频率合成器820具有用于接收时钟_振荡信号的第一输入、用于接收“频率控制”的信号的第二输入以及用于提供时钟_输出信号的输出。补偿处理器850具有用于接收如以上图4中示出(没有在图8中示出)的“频率选择”信号、“频率偏移”信号和T信号的输入、用于提供“频率控制”信号的第一输出以及用于提供“毛刺调节”信号的第二输出。
像图3的自激LC振荡器310那样，自激LC振荡器810也被认为是自激的，因为它不具有用于在正常操作期间调节其输出频率的任何主动控制。“毛刺调节”信号不是用于精确频率控制的控制信号，而是提供频率中的粗糙的“凸起”(bump)的数字信号。补偿处理器850确定是否激活“毛刺调节”信号以在正常操作之前避免或减轻毛刺的效应，并且在正常操作期间不改变它。
补偿处理器850使用“频率选择”信号、“频率偏移”信号和T信号信号来确定“频率控制”信号。此外，如果时钟_振荡的频率和时钟_输出的频率是谐波相关的，则补偿处理器850选择性地激活“毛刺调节”信号。例如，如果可调谐频率合成器820使用小数N分PLL，则补偿处理器850将形成作为“分频比”的“频率控制”信号。在这种情况下，补偿处理器850将通过检查该“分频比”来确定时钟_振荡的频率和时钟_输出的频率是否谐波相关。
如果时钟_振荡的频率和时钟_输出的频率是谐波相关的，则补偿处理器850激活“毛刺调节”信号。响应于“毛刺调节”信号的激活，自激LC振荡器810对时钟_振荡的频率调节等于原始频率的小百分比的量。可设置该量的标称值，使得如果原始的时钟_振荡和时钟_输出信号的频率是谐波相关的，则无论过程、电压和温度的怎样的可能变化，新的时钟_振荡和时钟_输出信号的频率都将不是谐波相关的。
图9以部分框图和部分示意图形式示出了适用于在图8的时钟发生器800中使用的振荡器900。振荡器900一般包括LC振荡器910和毛刺调节部920。LC振荡器910包括电感器912、电容器914和跨导放大器916。电感器912具有第一和第二端子。电容器914具有分别连接至电感器912的第一和第二端子的第一和第二端子。跨导放大器916具有连接至电感器912和电容器914的第一端子的非反相输入、连接至电感器912和电容器914的第二端子的反相输入、连接至其正相输入并且提供时钟_振荡信号的反相输出以及连接至其反相输入的非反相输出。
毛刺调节部920包括传输门922、电容器924和反相器926。传输门922具有连接至电感器912和电容器914的第一端子的第一双向端子、第二双向端子、用于接收“毛刺调节”信号的真实控制端子以及补充控制端子。电容器924具有连接至传输门922的第二双向端子的第一端子以及连接至电感器912和电容器914的第二端子的第二端子。反相器具有用于接收“毛刺调节”信号的输入以及连接至传输门922的补充控制端子的输出。
反相器926和传输门922形成用于选择性地连接与电感器912和电容器914并联的电容器924的开关电容器。因此，由于“毛刺调节”的激活而引起的电容的增加增加了自激LC振荡器900的频率。无论在电感器912和电容器的第一端子处的电压是上升还是下降，传输门922都防止电容器924以及电感器912和电容器914的第一端子之间的阈值电压降。
在其他实施例中，可基于“毛刺调节”信号的状态将附加的电感而不是附加的电容切换到自激LC振荡器900之中或之外。此外，如果自激LC振荡器900使用替代的体系结构(诸如，RC或环)，则可使用适合于该体系结构的不同类型的调节。
图10示出了有关图8的补偿处理器850的操作的流程图1000。在动作框1010处，补偿处理器850接收新的“频率选择”信号。例如，当主机处理器选择用于接收或传输的新信道时，可接收该新的“频率选择”信号。在动作框1020处，补偿处理器850使用“频率选择”信号、“频率偏移”信号和T信号来计算“分频比”。然后，在动作框1030处，补偿处理器850使用计算出的“分频比”来确定存在潜在的毛刺是否存在。举简单的示例，如果分频比等于1:3.001，则时钟_振荡与时钟_输出谐波相关，因为可预期时钟_振荡的三次谐波落入PLL的带宽中。然而，如果分频比是1:10.5，则时钟_振荡和时钟_输出信号不是谐波相关的，并且最接近的毛刺将落在PLL的带宽之外。
接着，使用一组步骤1040来配置时钟发生器。决策框1042确定潜在的毛刺是否存在。如果没有潜在的毛刺存在，则在动作框1044处，补偿处理器850将“毛刺调节”信号设置为0。然而，如果有存在的潜在毛刺，则在动作框1046处，补偿处理器850将“毛刺调节”设置为1，并且在动作框1048处，它基于新的频率设置来计算新的“分频比”。注意，可通过将对应于标称值的附加量添加至“频率偏移”信号来确定新的频率设置，或新的频率设置可由“频率偏移”信号本身来直接指示。然后，在动作框1050处，补偿处理器850将分频比(如果“毛刺调节”＝0则是原始的分频比；或者如果“毛刺调节”＝1则是新的分频比)提供给可调谐频率合成器820，且功能电路随后使用时钟_输出信号进行操作。
注意，以上提及的毛刺补偿机制可与其他毛刺避免技术(诸如，对可围绕着芯片辐射能量的电路的物理分离或隔离)一起使用。除了降低成本之外，可采用比对应的LC振荡器消耗更少的集成电路面积的环形振荡器或电阻器－电容器(RC)振荡器来实现可调谐频率振荡器中的振荡器(诸如，图5的VCO 550)。环形或RC振荡器具有比LC振荡器更高的相位噪声，但可使用如上所述的小数N分PLL来补偿该更高的相位噪声。此外，将更高的环路带宽用于PLL使得在更宽频带上降低噪声是可能的。使用环形或RC振荡器的附加的益处在于，将减少它和自激振荡器之间的电磁耦合。
为了进一步降低VCO和自激振荡器之间的电磁耦合，使用具有低电磁拾取的电感器(诸如，美国专利No.8,494,470中公开的、诸如“图8”的电感器)是可能的。
以上公开的主题旨在被认为是说明性而不是限制性的，并且所附权利要求旨在覆盖落入权利要求书的真实范围中的所有此类修改、加强以及其它实施例。例如，可采用各种振荡器体系结构来实现自激LC振荡器。此外，可使用各种已知的小数N分PLL体系结构来实现可调谐频率合成器。而且，可由可调谐频率合成器使用除温度之外的附加测得的特性来调节时钟_输出频率，并且可添加各种附加的电路以实现具有对各种应用的灵活性的实际集成电路。虽然补偿处理器450对各种因子求和以形成“频率控制”信号，但在其他实施例中，它可基于调节和经调制的数据来乘以表示载波频率的值。虽然可调谐频率合成器320被示为PLL，但在其他实施例中，它可采取其他形式，诸如，简单分频器。而且，在数据传输应用中，数据调制器可置于PLL的输出处，而不是用于形成“频率控制”信号。
因此，在法律所允许的最大程度上，本发明的范围将由所附权利要求及其等效方案的最宽的可允许的解释来确定，并且不应当受以上详细描述约束或限制。

Claims (20)

1.一种时钟发生器，包括：
自激LC振荡器，所述自激LC振荡器具有用于提供振荡器时钟信号的输出；
可调谐频率合成器，所述可调谐频率合成器耦合至所述自激LC振荡器，并且用于响应于所述振荡器时钟信号和频率控制信号来提供时钟输出信号，所述频率控制信号对应于所述自激振荡器的测得的特性，其中，所述可调谐频率合成器包括补偿处理器，所述补偿处理器用于基于所述测得的特性、操作电压和频率选择信号来提供所述频率控制信号并且包括调制器，所述调制器具有用于接收数据信号的输入以及用于提供经调制的数据信号的输出，其中，所述补偿处理器响应于所述经调制的数据信号，进一步提供所述频率控制信号；以及
校准电路，所述校准电路耦合至所述可调谐频率合成器，并且用于：作为响应，将对应于所述振荡器时钟信号和参考时钟信号之间的频率偏移的频率偏移信号作为所述测得的特性提供给所述补偿处理器。
2.如权利要求1所述的时钟发生器，还包括：
温度传感器，所述温度传感器热耦合至所述自激LC振荡器，并且用于将表示所述自激振荡器的温度的温度信号作为所述测得的特性提供给所述补偿处理器。
3.如权利要求2所述的时钟发生器，其特征在于，所述校准电路包括：
非易失性存储器，所述非易失性存储器耦合至所述可调谐频率合成器，并且用于存储所述频率偏移信号并将如此存储的所述频率偏移信号提供给所述可调谐频率合成器；以及
校准控制器，所述校准控制器耦合至所述可调谐频率合成器，并且用于形成所述频率偏移信号并将如此形成的所述频率偏移信号存储在所述非易失性存储器中。
4.如权利要求3所述的时钟发生器，其特征在于，所述校准电路还包括：
集成电路端子，所述集成电路端子适合于接收所述参考时钟信号。
5.一种时钟发生器，包括：
自激LC振荡器，所述自激LC振荡器具有用于提供振荡器时钟信号的输出；
可调谐频率合成器，所述可调谐频率合成器耦合至所述自激LC振荡器，并且用于响应于所述振荡器时钟信号和频率控制信号来提供时钟输出信号，所述频率控制信号对应于所述自激振荡器的测得的特性，所述可调谐频率合成器包括：
补偿处理器，所述补偿处理器用于基于所述测得的特性、操作电压和频率选择信号来提供所述频率控制信号，所述补偿处理器包括调制器，所述调制器具有用于接收数据信号的输入以及用于提供经调制的数据信号的输出，
其中，所述补偿处理器响应于所述经调制的数据信号，进一步提供所述频率控制信号。
6.一种集成电路，包括：
自激振荡器，所述自激振荡器具有用于提供振荡器时钟信号的输出，所述振荡器时钟信号具有使用电感器和电容器而设置的振荡频率；
可调谐频率合成器，所述可调谐频率合成器具有用于接收所述振荡器时钟信号的第一输入、用于接收频率控制信号的第二输入以及用于提供时钟输出信号的输出，其中，所述可调谐频率合成器响应于所述振荡器时钟信号和所述频率控制信号来提供所述时钟输出信号，并且所述可调谐频率合成器包括补偿处理器，所述补偿处理器用于基于测得的特性、操作电压和频率选择信号来提供所述频率控制信号并且包括调制器，所述调制器具有用于接收数据信号的输入以及用于提供经调制的数据信号的输出，其中，所述补偿处理器响应于所述经调制的数据信号，进一步提供所述频率控制信号；
功能电路，所述功能电路具有用于接收所述时钟输出信号的输入；以及
校准电路，所述校准电路耦合至所述可调谐频率合成器，并且用于：作为响应，将对应于所述振荡器时钟信号和参考时钟信号之间的频率偏移的频率偏移信号作为所述测得的特性提供给所述补偿处理器。
7.如权利要求6所述的集成电路，其特征在于，所述校准电路包括：
非易失性存储器，所述非易失性存储器耦合至所述可调谐频率合成器，并且用于存储所述频率偏移信号并将如此存储的所述频率偏移信号提供给所述可调谐频率合成器；以及
校准控制器，所述校准控制器耦合至所述可调谐频率合成器，并且用于形成所述频率偏移信号并将如此形成的所述频率偏移信号存储在所述非易失性存储器中。
8.如权利要求7所述的集成电路，其特征在于，所述校准电路还包括：
集成电路端子，所述集成电路端子适合于所接收的所述参考时钟信号。
9.如权利要求6所述的集成电路，其特征在于，所述功能电路包括：
抖动清除锁相环，所述抖动清除锁相环具有用于接收时钟输入信号的第一输入、用于接收所述时钟输出信号的第二输入以及用于响应于在所述时钟输入信号和所述时钟输出信号之间的偏差来提供所述频率控制信号的输出。
10.一种时钟发生器，包括：
自激振荡器，所述自激振荡器具有用于提供振荡器时钟信号的输出；
可调谐频率合成器，所述可调谐频率合成器耦合至所述自激振荡器，并且用于响应于所述振荡器时钟信号和频率控制信号来提供时钟输出信号：
补偿处理器，所述补偿处理器具有用于接收温度信号的第一输入和用于接收频率偏移信号的第二输入，其中，所述补偿处理器响应于所述温度信号、操作电压和所述频率偏移信号两者来提供所述频率控制信号并且包括调制器，所述调制器具有用于接收数据信号的输入以及用于提供经调制的数据信号的输出，其中，所述补偿处理器响应于所述经调制的数据信号，进一步提供所述频率控制信号；以及
校准电路，所述校准电路耦合至所述可调谐频率合成器，并且用于响应于对应于所述振荡器时钟信号和参考时钟信号之间的频率偏移来提供所述频率偏移信号。
11.如权利要求10所述的时钟发生器，还包括：
温度传感器，所述温度传感器热耦合至所述自激振荡器，并且用于响应于所述自激振荡器的温度来提供所述温度信号。
12.如权利要求10所述的时钟发生器，其特征在于，所述校准电路包括：
非易失性存储器，所述非易失性存储器耦合至所述可调谐频率合成器，并且用于存储所述频率偏移信号并将如此存储的所述频率偏移信号提供给所述可调谐频率合成器；以及
校准控制器，所述校准控制器耦合至所述可调谐频率合成器，并且用于形成所述频率偏移信号并将如此形成的所述频率偏移信号存储在所述非易失性存储器中。
13.如权利要求10所述的时钟发生器，其特征在于，所述校准电路还包括：
集成电路端子，所述集成电路端子适合于接收所述参考时钟信号。
14.如权利要求10所述的时钟发生器，其特征在于，所述调制器还具有用于接收偏差设置信号的输入，并且其中，所述调制器进一步基于所述数据信号的状态来改变对应于所述偏差设置信号的量中的所述经调制的数据信号。
15.如权利要求10所述的时钟发生器，其特征在于，所述补偿处理器包括：
多项式补偿处理器，所述多项式补偿处理器具有用于接收所述温度信号的第一输入、用于接收所述频率偏移信号的第二输入以及输出，其中，所述补偿处理器响应于所述输出来提供所述频率控制信号。
16.如权利要求15所述的时钟发生器，其特征在于，所述补偿处理器包括：求和设备，所述求和设备具有耦合至所述多项式补偿处理器的输出的第一输入、耦合至所述调制器的输出的第二输入以及用于提供所述频率控制信号的输出。
17.如权利要求16所述的时钟发生器，其特征在于，所述求和设备还具有用于接收频率选择信号的第三输入。
18.一种方法，包括：
激励电路，以便作为自激振荡器振荡；
提供振荡器时钟信号作为所述自激振荡器的输出；
响应于所述振荡器时钟信号和频率控制信号来合成时钟输出信号；以及
响应于温度测量信号和频率偏移信号并且基于操作电压来提供所述频率控制信号，提供所述频率控制信号包括：
校准所述自激振荡器以确定所述时钟输出信号和参考时钟信号之间的差异；以及
响应于所述时钟输出信号和参考时钟信号之间的差异来提供所述频率偏移信号，
其中，提供所述频率控制信号包括：
调制数据信号；以及
进一步响应于如此调制的所述数据信号来提供所述频率控制信号。
19.如权利要求18所述的方法，其特征在于，提供所述频率控制信号包括：
将温度传感器热耦合至所述自激振荡器；以及
响应于所述温度传感器的输出来提供所述温度测量信号。
20.如权利要求18所述的方法，其特征在于，提供所述频率控制信号包括：
进一步响应于频率选择信号来提供所述频率控制信号。
CN201510433613.9A 2014-07-23 2015-07-22 使用自激振荡器的时钟发生器及其方法 Active CN105322960B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/339,113 2014-07-23
US14/339,113 US9356606B2 (en) 2014-07-23 2014-07-23 Clock generator using free-running oscillator and method therefor

Publications (2)

Publication Number Publication Date
CN105322960A CN105322960A (zh) 2016-02-10
CN105322960B true CN105322960B (zh) 2023-10-27

Family

ID=55167536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510433613.9A Active CN105322960B (zh) 2014-07-23 2015-07-22 使用自激振荡器的时钟发生器及其方法

Country Status (2)

Country Link
US (1) US9356606B2 (zh)
CN (1) CN105322960B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9602110B1 (en) 2015-12-09 2017-03-21 Silicon Laboratories Inc. Oscillator amplifier biasing technique to reduce frequency pulling
US10727886B2 (en) * 2016-05-09 2020-07-28 The Regents Of The University Of California Crystal free radio
KR102516357B1 (ko) * 2016-08-09 2023-03-31 삼성전자주식회사 외부 신호에 응답하여 발진기의 주파수를 보정하는 장치 및 방법
US10404209B2 (en) 2016-09-08 2019-09-03 Silicon Laboratories Inc. Compensating for thermal lag in temperature compensated crystal oscillators
US10164643B2 (en) 2016-09-09 2018-12-25 Silicon Laboratories Inc. Compensating for temperature-dependent hysteresis in a temperature compensated crystal oscillator
US10171033B2 (en) * 2016-11-03 2019-01-01 Intel Corporation Crystal oscillator interconnect architecture with noise immunity
US9989927B1 (en) 2016-11-30 2018-06-05 Silicon Laboratories Inc. Resistance-to-frequency converter
US10270457B2 (en) 2016-12-20 2019-04-23 Silicon Laboratories Inc. High frequency synthesis and duty cycle control with interpolative dividers using a low speed interface
US10084457B2 (en) 2017-01-18 2018-09-25 Integrated Device Technology, Inc. Frequency synthesizer with tunable accuracy
US9867135B1 (en) * 2017-02-06 2018-01-09 Mediatek Inc. Frequency-generating circuit and communications apparatus
US10778143B2 (en) * 2017-09-14 2020-09-15 Qualcomm Incorporated Techniques and apparatuses for mitigating voltage controlled oscillator frequency disturbance
EP3521777B1 (de) * 2018-02-06 2021-05-19 VEGA Grieshaber KG Impedanzsensor und verfahren zu dessen betrieb
US11522566B2 (en) * 2018-05-18 2022-12-06 The Regents Of The University Of California Crystal-free wireless devices
US10985762B2 (en) 2018-06-06 2021-04-20 Microchip Technology Incorporated Compensating for frequency variation of a crystal oscillator and related systems, methods and devices
US11463095B2 (en) 2018-09-26 2022-10-04 Apple Inc. Frequency generation and synchronization systems and methods
DE102018126648A1 (de) * 2018-10-25 2020-04-30 Pepperl + Fuchs Gmbh Dynamischer Sensor für Messgeräte
KR102644945B1 (ko) * 2018-12-14 2024-03-08 삼성전자주식회사 클럭 주파수 공급 장치 및 방법
US10804911B2 (en) 2019-03-05 2020-10-13 Intel Corporation Frequency synthesis with reference signal generated by opportunistic phase locked loop
CN110176941B (zh) * 2019-07-05 2024-02-06 电子科技大学 一种无线无直流电传感信息传输电路及实现方法
CN114731155A (zh) * 2019-11-29 2022-07-08 华为技术有限公司 一种时钟产生电路
FR3107626B1 (fr) 2020-02-21 2022-03-11 St Microelectronics Grenoble 2 Compensation de dérive

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604468A (en) * 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
CN1784831A (zh) * 2003-05-02 2006-06-07 硅谷实验室公司 低抖动双环路分数n型合成器的方法和装置
US7525392B2 (en) * 2006-08-05 2009-04-28 Tang System XtalClkChip: trimming-free crystal-free precision reference clock oscillator IC chip
CN101841326A (zh) * 2009-03-16 2010-09-22 联发科技股份有限公司 混合模式锁相环及减少全数字锁相环中分数杂散的方法
CN101969317A (zh) * 2010-08-18 2011-02-09 中国科学院半导体研究所 一种非对称的高速低功耗收发装置
CN102331979A (zh) * 2011-09-28 2012-01-25 成都市芯锐微电子有限公司 应用于usb设备的动态时钟频率校准方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767319B1 (ko) * 2000-06-28 2007-10-17 톰슨 라이센싱 고주파 발진기
US6798299B1 (en) 2000-10-26 2004-09-28 Cypress Semiconductor Corporation Crystal-less oscillator circuit with trimmable analog current control for increased stability
US7332975B2 (en) 2006-02-27 2008-02-19 Silicon Laboratories Inc. Reference-less clock circuit
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US7579919B1 (en) * 2007-10-13 2009-08-25 Weixun Cao Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer
US7777585B1 (en) 2008-06-25 2010-08-17 Silicon Laboratories Inc. Passive temperature compensation for an oscillator
US20120043999A1 (en) 2008-07-01 2012-02-23 Quevy Emmanuel P Mems stabilized oscillator
US8315587B2 (en) 2008-08-29 2012-11-20 Silicon Laboratories Inc. Mechanical tuning of a radio
US8731501B2 (en) 2009-09-29 2014-05-20 Silicon Laboratories Inc. Systems and methods for tuning a broadcast radio receiver with digital display
US8248280B2 (en) 2009-09-29 2012-08-21 Silicon Laboratories Inc. Successive approximation register (SAR) analog-to-digital converter (ADC) having optimized filter
US8280330B2 (en) 2009-12-30 2012-10-02 Quintic Holdings Crystal-less clock generation for radio frequency receivers
US8975970B2 (en) 2010-02-01 2015-03-10 Silicon Laboratories Inc. Producing a desired frequency using a controlled oscillator with known temperature sensitivity
US8724762B2 (en) 2011-07-04 2014-05-13 Faraday Technology Corp. Clock regeneration method, reference-less receiver, and crystal-less system
US8692599B2 (en) 2012-08-22 2014-04-08 Silicon Laboratories Inc. Interpolative divider linearity enhancement techniques

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604468A (en) * 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
CN1784831A (zh) * 2003-05-02 2006-06-07 硅谷实验室公司 低抖动双环路分数n型合成器的方法和装置
US7525392B2 (en) * 2006-08-05 2009-04-28 Tang System XtalClkChip: trimming-free crystal-free precision reference clock oscillator IC chip
CN101841326A (zh) * 2009-03-16 2010-09-22 联发科技股份有限公司 混合模式锁相环及减少全数字锁相环中分数杂散的方法
CN101969317A (zh) * 2010-08-18 2011-02-09 中国科学院半导体研究所 一种非对称的高速低功耗收发装置
CN102331979A (zh) * 2011-09-28 2012-01-25 成都市芯锐微电子有限公司 应用于usb设备的动态时钟频率校准方法

Also Published As

Publication number Publication date
US20160028405A1 (en) 2016-01-28
CN105322960A (zh) 2016-02-10
US9356606B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
CN105322960B (zh) 使用自激振荡器的时钟发生器及其方法
US10008981B2 (en) Integrated clock generator and method therefor
US10812087B2 (en) Systems and methods for digital synthesis of output signals using resonators
CN101272142B (zh) 频率合成器
US7579919B1 (en) Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer
US7612624B2 (en) Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same
EP2959587B1 (en) Single insertion trimming of highly accurate reference oscillators
US7609122B2 (en) Method and system for calibration of a tank circuit in a phase lock loop
US10985762B2 (en) Compensating for frequency variation of a crystal oscillator and related systems, methods and devices
KR20120101332A (ko) Ｐｌｌ 회로 및 그것을 탑재한 무선 통신 장치
US9660578B2 (en) Electronic device with capacitor bank linearization and a linearization method
US8896386B2 (en) Calibration device for oscillator and method thereof
US20090174446A1 (en) Systems and methods for calibrating the loop bandwidth of a phase-locked loop (pll)
US8890591B1 (en) Circuit and method of using time-average-frequency direct period syntheszier for improving crystal-less frequency generator frequency stability
CN107733369B (zh) 温度补偿晶体振荡器
Greiner et al. A system-on-chip crystal-less wireless sub-GHz transmitter
Griffith et al. A±10ppm− 40 to 125° C BAW-based frequency reference system for crystal-less wireless sensor nodes
TW201914215A (zh) 控制數位控制振盪器的方法
CN201270504Y (zh) 频率合成器
US20230231592A1 (en) Radio device with resonator
Kuypers et al. Wafer-level chip scale MEMS oscillator for wireless applications
EP1226452B1 (en) Radio calibration by correcting the crystal oscillator frequency
Koo et al. An oven controlled+/-1.6 ppm stable 0.32 mm 3 FBAR based transformer coupled Colpitts oscillator
EP2589152B1 (en) Integrated circuit device and method for generating a tuning signal for calibrating a voltage controlled oscillator
JP2011166473A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant