一种用于降低OFDM***发射信号峰均比的方法及***
技术领域
本发明属于通信技术领域,具体的说,是一种用于降低OFDM***发射信号峰均比的方法及***。
背景技术
无线通信***中无线基站的发射机利用功率放大器来发射信号,目的是补偿因传播距离过长而带来的信号衰减。功率放大器具有一定的线性区域,功率放大器的成本取决于其线性区域的大小。具有高峰均比的信号会降低功率放大器的效率并且增加功率损耗,这对功率放大器的线性度提出了很高的要求。为了保证功率放大器工作在线性区域,并提高其效率,这就要求进入功率放大器的信号峰均比必须在一定范围以内。在无线通信***中,常使用削波技术来降低进入功率放大器的信号峰均比,但不幸的是削波技术的引入,可能会带来一定程度的信号失真,以及带外频谱扩展或者邻道干扰等问题。OFDM***峰均比平均功率比较高,对非线性效应很敏感,这就要求发射机的一些部件,例如高功率放大器、A/D和D/A转换器等具有很大的线性动态范围,使得实现成本增加。同时,这些部件的非线性也会对动态范围较大的信号产生非线性失真,造成子信道干扰、信号幅度及相位的畸变,从而影响OFDM***的性能。因此,如何降低OFDM***的峰均比是理论转化为实践的关键。
发明内容
本发明的目的在于提供一种用于降低OFDM***发射信号峰均比的方法及***,旨在解决现有的无线通信***中存在的信号容易失真,造成子信道干扰、信号幅度及相位的畸变,从而影响OFDM***性能的问题。
本发明是这样实现的,一种用于降低OFDM***发射信号峰均比的方法,所述用于降低OFDM***发射信号峰均比的方法包括:
实现组合时序逻辑;
实现数模转换,处理前端数据速率高的信号。
进一步,所述实现组合时序逻辑包括:
对输入信号变换和处理逆傅立叶信号;
对串转并信号首先进行星座映射处理,再把串行转换为并行信号;
对预编码单元输出信号处理;
对信号幅值估算;
对并串转换的信号先加循环前缀处理,在把并行信号转换为串行信号。
进一步,所述快速傅立叶逆变换模块包括:
蝶运算单元,用于通过系数的对称性、周期性和可约性化简,只要求出4个N/4点的DFT,即X1(K)、X2(K)、X3(K)和X4(K),就可以求出全部的X(K)值,运算量大大减少;
滤波器,与所述蝶运算单元连接,用于滤除经过变换的带外频率和***内外产生的噪声;
旋转因子单元,与所述蝶运算单元连接,用于存储蝶形运算中所需的复数常数,该常数位于复数平面的单位圆上;
乒乓缓存结构,与所述滤波器连接,用于解决突发接收高速率数据和低处理速率之间的矛盾,实现数据实时处理;
进一步,所述信号幅值估算包括:
获取信号各采样点数据;
计算各采样点信号的信号幅值。
进一步,所述对并串转换输出信号再次处理包括:
通过查表法判断每一种调制载波的门限值;
根据门限值计算每一种载波的增益系数。
进一步,所述对输入信号变换和处理逆傅立叶信号包括:
实现信号的星型图映射、多相位调制;
对输入的信号进行降低速率;
信号的延时预判;
对输入信号进行提高速率。
所述发射信号峰均比***包括:
FPGA模块,通过编写预编码法和压扩法程序,对信号进行处理,实现降低OFDM信号峰均比的功能;
数模转换器,与所述FPGA模块连接,用于实现数模转换,处理前端数据速率高的信号;
电源模块,与所述FPGA模块和数模转换器连接,用于提供直流工作电压。
进一步,所述FPGA模块包括:
串并转换单元,用于对输入信号变换和处理逆傅立叶信号;
预编码单元,与所述串并转换单元连接,用于对串转并信号进行预处理;
快速傅立叶逆变换单元,与所述预编码单元和串并转换单元连接,用于对预编码单元输出信号处理;
信号幅值估计单元,与所述预编码单元连接,用于对信号幅值估算;
压扩单元,与所述串并转换单元和信号幅值估计单元连接,用于对并串转换输出信号再次处理;
进一步,所述快速傅立叶逆变换单元包括:
蝶运算单元,用于通过系数的对称性、周期性和可约性化简,只要求出4个N/4点的DFT,即X1(K)、X2(K)、X3(K)和X4(K),就可以求出全部的X(K)值,运算量大大减少;
滤波器,与所述蝶运算单元连接,用于滤除经过变换的带外频率和***内外产生的噪声;
旋转因子单元,与所述蝶运算单元连接,用于存储蝶形运算中所需的复数常数,该常数位于复数平面的单位圆上;
乒乓缓存结构,与所述滤波器连接,用于解决突发接收高速率数据和低处理速率之间的矛盾,实现数据实时处理;
所述预编码单元用到加法器和乘法器;
进一步,所述信号幅值估计单元包括:
信号获取子单元,用于获取信号各采样点数据;
信号幅值计算子单元,连接所述信号获取子单元,用于计算各采样点信号的幅值。
进一步,所述压扩单元包括:
门限判决子单元,用于通过查表法判断每一种调制载波的门限值;
增益调制子单元,与所述门限判决子单元连接,根据门限值计算每一种载波的增益系数。
进一步,所述串并转换单元包括:
星座映射模块,用于实现信号的星型图映射、多相位调制;
串转并模块,与所述星座映射模块连接,用于降低输入信号的速率;
循环前缀模块,与所述串转并模块连接,用于信号的延时预判;
并转串模块,与所述循环前缀模块连接,用于提高输入信号的速率。
本发明提供的用于降低OFDM***发射信号峰均比的方法及***,快速傅立叶逆变换单元进一步包括蝶形运算单元、滤波器、旋转因子单元和乒乓缓存结构,实现了多载波映射;蝶运算单元采用4对RAM*2来存储蝶运算的操作数,从而大幅提高了运算速度;旋转因子单元运用查表法,也加快了算法的执行速度;乒乓缓存结构,配置成乒乓结构,进一步提高了运算速度;预编码单元采用优良的Zadoff-Chusequences算法,具有良好的自相关性和互相关性,有利于减少码间干扰,同时Zadoff-Chu序列具有对称性,可以降低序列生成的复杂度。
与现有技术相比,本发明的技术优势如下:
1、本发明极大的简化了Zadoff-Chusequences算法,大大降低了程序实现的复杂度。
2、本发明比单一的Zadoff-Chusequences预编码法和单一的压扩法具有更低的峰均比。
3、本发明采用大规模现场可编程器件制作,可以通过配置不同的程序,实现对工作参数的灵活修改,设备结构精简,成本显著降低。
附图说明
图1是本发明实施例提供的降低OFDM***发射机峰均比***的结构框图;
图中:1、现场可编程门阵列(FPGA)模块;2、数模转换器;3、电源模块。
图2是本发明实施例提供的用于降低OFDM***发射信号峰均比的***程序结构框图。
图3是本发明实施例提供的串并转换模块的四个程序模块图。
图4是本发明实施例提供的快速傅立叶逆变换模块的四个程序模块图。
图5是本发明实施例提供的信号幅值估计模块的两个程序模块图。
图6是本发明实施例提供的压扩模块的两个程序模块图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
下面结合附图及具体实施例对本发明的应用原理作进一步描述。
图1显示了本发明的降低OFDM***发射机峰均比算法的结构图,如图1所示,该***包括:FPGA模块1、数模转换器2和电压模块3。其中FPGA模块1包括串并转换单元、预编码单元、快速傅立叶逆变换(IFFT)单元、信号幅值估计单元和压扩单元等程序模块。本发明特别的适用于子载波数较少的LTE、数字音频广播(DAB)、数字视频广播(DVB)和WLAN等等***发射机。
图2中的串并转换单元,用于通过端口输入信号和输出信号,其中内部组成如图3所示,包括星座映射单元、串转并单元、循环前缀单元和并转串单元。
星座映射单元,用于实现信号的星型图映射、多相位调制。
串转并单元,用于对输入的信号进行降低速率,方便FPGA处理。
循环前缀单元,用于信号的延时预判,起到保护有效数据的作用。
并转串单元,用于对输入信号进行提高速率,以便高速传输。
图2中的预编码单元,通过端口连接串并转换单元的端口,输入信号数据,通过端口连接快速傅立叶逆变换单元端口,输出信号数据。采用Zadoff-Chu序列,具有良好的自相关性和互相关性,有利于减少不同信号的相互干扰,而且自身具有对称性,减少序列生成的复杂度。采用2048点的量化查表法,简化了运算的复杂度,提高运算速度。
图3中的快速傅立叶逆变换单元,通过端口连接预编码单元端口,输入信号数据,通过端口连接信号幅值估计单元端口,通过端口连接串并转换单元端口,输出并转串数据,实现正交频分复用,多载波调制。
图4显示了图2中快速傅立叶逆变换单元的具体结构,其中包括:蝶形运算单元、滤波器、旋转因子单元和乒乓缓存结构。如图4所示,信号通过端口进入蝶形运算单元,旋转因子单元通过端口连接蝶形运算单元端口,滤波器通过端口连接蝶形运算单元的端口,乒乓缓存结构单元通过端口连接滤波器端口,最后乒乓缓存结构通过端口输出信号。
所述快速傅立叶逆变换单元进一步包括:
蝶运算单元,用于通过系数的对称性、周期性和可约性化简,只要求出4个N/4点的DFT,即X1(K)、X2(K)、X3(K)和X4(K),就可以求出全部的X(K)值,运算量大大减少;
滤波器,与所述蝶运算单元连接,用于滤除经过变换的带外频率和***内外产生的噪声;
旋转因子单元,与所述蝶运算单元连接,用于存储蝶形运算中所需的复数常数,该常数位于复数平面的单位圆上;
乒乓缓存结构,与所述滤波器连接,用于解决突发接收高速率数据和低处理速率之间的矛盾,实现数据实时处理;
所述预编码单元用到加法器和乘法器;
蝶运算单元,采用4对RAM*2来存储蝶运算的操作数,从而大幅提高运算速度。
旋转因子单元,运用查表法,也加快了算法的执行速度,大大降低算法复杂度。
滤波器,用于滤除经过变换的带外频率和***内外产生的噪声。
乒乓缓存结构,在FPGA中,开辟RAMX和RAMY,配置成乒乓结构,当RAMX处于工作模式时,RAMY处于输入状态;当RAMX处于输入模式时,RAMY处于工作状态,形成流水级设计结构,进一步提高运算速度。
图2中的信号幅值估计单元,用于通过端口连接快速傅立叶逆变换单元端口,输入信号数据,通过端口连接压扩单元端口,输出信号数据,实现信号幅值的计算。
图5显示了图2中幅值估计单元的具体结构,其中包括:信号获取子单元和幅值计算子单元。如图5所示,信号通过端口输入信号获取子单元,信号获取子单元通过端口连接幅值估算子单元端口,输出数据给幅值计算子单元,最后幅值计算子单元通过端口输出信号数据。
信号获取子单元,用于提取信号,采用FIFO结构。
幅值计算子单元,用于计算信号的幅值。
图2中的压扩单元,用于通过端口连接串并转换单元端口,通过端口连接幅值估计单元端口,依次从端口输入数据,然后通过端口连接ADC单元端口,输出信号数据,该单元采用非均匀的量化方法,而且在压扩拐点取平均值而不是峰值,即所谓的C变换法,实现压缩大信号,扩展小信号。
图6显示了图2中压扩单元的具体结构,其中包括:门限判决子单元和增益调制子单元。
如图6所示,信号通过端口输入门限判决子单元,门限判决子单元通过端口连接增益调制子单元端口,然后增益调制子单元通过端口输出信号数据。
门限判决子单元,用于通过查表法判断每一种调制载波的门限值,提高了运算速度。
增益调制子单元,根据门限值计算每一种载波的增益系数。
图1中的电源模块3,用于提供各部件的直流工作电压,实施例采用市售通用集成稳压直流电源芯片LM1085,其输出电压为+3.3V、供电电流为1000mA。
图1中的数模转换器2,实现数模转换,直接对前端数据速率高的信号进行处理,不需要再加入***单元。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。