CN105281776A - 一种可纠错的曼彻斯特解码装置及其方法 - Google Patents

Abstract

本发明公开了一种可纠错的曼彻斯特解码装置及其方法，装置包括：时钟分频器模块、多点采样模块、跳变沿检测模块和译码模块。时钟分频器模块对输入装置的时钟信号进行分频处理，并将分频处理后的时钟信号输出至多点采样模块。多点采样模块对输入的曼彻斯特码元进行多点采样，并将采样结果输出至译码模块。跳变沿检测模块检测每位输入的曼彻斯特码元中的电平跳变沿，以此作为多点采样模块的参考信号。译码模块根据多点采样模块的采样结果进行译码。本发明能够很好地解决传统基于单点采样法的曼彻斯特解码装置纠错能力弱、工作不稳定、极易受干扰、可靠性不高的技术问题。

Description

一种可纠错的曼彻斯特解码装置及其方法

技术领域

本发明涉及电子电路技术领域，尤其是涉及一种基于多点采样方法的可纠错的曼彻斯特解码装置及其方法。

背景技术

曼彻斯特码又称数字双向码，是一种时钟自同步编码技术，其优势在于，编码后的数据包含了丰富的时钟信息。它是对每个二进制代码分别利用两个具有不同相位的二进制新码去取代的原码，其特点是使用两个电平，可以保证在每一个码元的正中间时间出现一次电平的转换，这对接收端提取位同步信号是非常有利的。如附图1所示，曼彻斯特码以码元为单位，包括多位的曼彻斯特码元，曼彻斯特码中的数据位编码规范为：一个“1”的编码在码元的前半部分应为“高”电平，后半部分为“低”电平；一个“0”的编码在码元的前半部分应为“低”电平，后半部分为“高”电平。

目前，在现有技术中所实现的曼彻斯特解码器电路都是采用单点采样方法来进行解码的，这种解码方式纠错能力弱，如果被解码的信号出现干扰或者信号有畸变时，则会解码错误。现有技术中的单点采样法译码机制如图2所示，以曼彻斯特码元码速率的16倍频在每个码元周期的固定点进行单点采样即可实现译码。如附图2中的a部分所示，采样值组合为10，则译码结果为“1”；如附图2中的b部分所示，采样值组合为01，则译码结果为“0”。采用单点采样法译码时，如果此时的采样点正好位于干扰脉冲位置，如附图3所示，则此时采样值组合为00，这是一个非法的组合值，现有技术的解码电路将直接判定为信号出现干扰，可见单点采样法对于信号干扰完全没有任何纠错能力。因此，现有技术中基于单点采样法的曼彻斯特解码装置和方法存在纠错能力弱、工作不稳定、极易受干扰和可靠性不高的技术缺陷。

发明内容

有鉴于此，本发明的目的在于提供一种可纠错的曼彻斯特解码装置及其方法，解决传统的基于单点采样法的曼彻斯特解码装置纠错能力弱、工作不稳定、极易受干扰、可靠性不高的技术问题。

为了实现上述发明目的，本发明具体提供了一种可纠错的曼彻斯特解码装置的技术实现方案，一种可纠错的曼彻斯特解码装置，包括：时钟分频器模块、多点采样模块、跳变沿检测模块和译码模块；

所述时钟分频器模块对输入装置的时钟信号进行分频处理，并将分频处理后的时钟信号输出至所述多点采样模块；

所述多点采样模块对输入的曼彻斯特码元进行多点采样，并将采样结果输出至所述译码模块；

所述跳变沿检测模块检测每位输入的曼彻斯特码元中的电平跳变沿，以此作为所述多点采样模块的参考信号；

所述译码模块根据所述多点采样模块的采样结果进行译码。

优选的，所述装置还包括错误预警模块，所述错误预警模块根据多点采样模块的采样结果进行预警处理。

优选的，所述多点采样模块包括计数器一和计数器二，所述计数器二用来采样所述曼彻斯特码元的前半个码元，所述计数器一用来采样所述曼彻斯特码元的后半个码元，采用所述曼彻斯特码元作为所述计数器一和计数器二的使能信号，当所述使能信号为高电平时，所述计数器一或所述计数器二加1，当所述使能信号为低电平时，所述计数器一或所述计数器二的值不变。

优选的，当所述计数器一或所述计数器二的值大于或等于设定值时，则判定所采样的半个码元为1；当计数器一或所述计数器二的值小于或等于另一设定值时，则判定所采样的半个码元为0。

优选的，当所述跳变沿检测模块在一个曼彻斯特码元的采样周期内检测到电平跳变沿时，所述计数器一和所述计数器二的值清零。

优选的，所述多点采样模块对所述计数器二采样值的判定结果和所述计数器一采样值的判定结果进行组合，如果所述采样值的判定结果的组合值为10，则所述译码模块的译码值为1，如果所述采样值的判定结果的组合值为01，则所述译码模块的译码值为0。

优选的，所述多点采样模块对所述计数器二采样值的判定结果和所述计数器一采样值的判定结果进行组合，如果所述采样值的判定结果的组合值为11或00，则使能所述错误预警模块的预警信号有效，所述错误预警模块通知上层应用软件该曼彻斯特码元为误码。

优选的，所述多点采样模块对输入的曼彻斯特码元的前半个码元和后半个码元均进行8点采样；当所述计数器一或所述计数器二的值大于或等于4时，则判定所采样的半个码元为1；当所述计数器一或所述计数器二的值小于或等于3时，则判定所采样的半个码元为0。

优选的，所述时钟分频器模块对输入装置的32M时钟信号进行分频处理，分频后的时钟为16倍于所述曼彻斯特码元码率的时钟。

优选的，所述装置通过可编程逻辑语言实现，封装成一个基于包括CPLD或FPGA芯片在内的可编程逻辑器件的IP核。

本发明还另外具体提供了一种可纠错的曼彻斯特解码方法的技术实现方案，所述方法包括以下步骤：

S10：对输入曼彻斯特解码装置的时钟信号进行分频处理；

S11：检测每位输入的曼彻斯特码元中的电平跳变沿，以此作为所述多点采样的参考信号；

S12：根据经过分频处理的时钟信号，对输入的曼彻斯特码元进行多点采样，并结合所述参考信号，输出多点采样结果；

S13：对多点采样结果进行译码处理。

优选的，所述方法还进一步包括：

S14：根据多点采样结果进行预警处理的过程。

优选的，所述步骤S12进一步包括：

S121：采样所述曼彻斯特码元的前半个码元，并进行计数，当前半个码元为高电平时，计数值加1，当前半个码元为低电平时，计数值不变；

S122：采样所述曼彻斯特码元的后半个码元，并进行计数，当后半个码元为高电平时，计数值加1，当后半个码元为低电平时，计数值不变。

优选的，所述步骤S12进一步包括：

当所述步骤S121或所述步骤S122中的计数值大于或等于设定值时，则判定所采样的半个码元为1；当所述步骤S121或所述步骤S122中的计数值小于或等于另一设定值时，则判定所采样的半个码元为0。

优选的，所述步骤S11进一步包括：

当在一个曼彻斯特码元的采样周期内检测到电平跳变沿时，所述步骤S121和所述步骤S122中的计数值清零。

优选的，所述步骤S12进一步包括：

对所述步骤S121中判定的采样结果，以及所述步骤S122中判定的采样结果进行组合，如果所述判定的采样结果的组合值为10，则所述步骤S13中对所述多点采样结果译码为1，如果所述判定的采样结果的组合值为01，则所述步骤S13中对所述多点采样结果译码为0。

优选的，所述步骤S12进一步包括：

对所述步骤S121中判定的采样结果，以及所述步骤S122中判定的采样结果进行组合，如果所述判定的采样结果的组合值为11或00，则所述步骤S14中使能预警信号有效，并通知上层应用软件该曼彻斯特码元为误码。

优选的，所述步骤S12进一步包括：

对输入的曼彻斯特码元的前半个码元和后半个码元均进行8点采样，当所述步骤S121或所述步骤S122中的计数值大于或等于4时，则判定所采样的半个码元为1；当所述步骤S121或所述步骤S122中的计数值小于或等于3时，则判定所采样的半个码元为0。

优选的，所述步骤S10进一步包括：

对输入装置的32M时钟信号进行分频处理，分频后的时钟为16倍于所述曼彻斯特码元码率的时钟。

通过实施上述本发明提供的可纠错的曼彻斯特解码装置及其方法，具有如下技术效果：

（1）本发明提出了一种基于多点采样法的曼彻斯特解码装置及其方法，在一个曼彻斯特码的码元周期内采样多个点，通过对数量占优的采样值进行译码，能够解决传统基于单点采样法的曼彻斯特解码装置及其方法纠错能力弱、工作不稳定、极易受干扰、可靠性不高等方面的技术问题；

（2）本发明基于多点采样法的曼彻斯特解码装置及其方法译码正确率高，同时具有极强的纠错能力，可以采用可编程逻辑语言实现，并封装成IP核，可用于CPLD和FPGA等可编程逻辑芯片，通用性极强。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中曼彻斯特码的码元波形结构示意图；

图2是现有技术基于单点采样法的曼彻斯特解码装置的采样波形示意图；

图3是现有技术基于单点采样法的曼彻斯特解码装置出现干扰脉冲时的采样波形示意图；

图4是本发明基于多点采样法的可纠错的曼彻斯特解码装置的采样波形示意图；

图5是本发明可纠错的曼彻斯特解码装置一种具体实施方式的结构原理框图；

图6是本发明可纠错的曼彻斯特解码装置一种具体实施方式中时钟分频器模块的结构原理示意图；

图7是本发明可纠错的曼彻斯特解码装置一种具体实施方式中多点采样模块的结构原理示意图；

图8是本发明可纠错的曼彻斯特解码装置另一种具体实施方式的结构原理框图；

图中：1-时钟分频器模块，2-多点采样模块，3-跳变沿检测模块，4-译码模块，5-错误预警模块，21-计数器一，22-计数器二。

具体实施方式

为了引用和清楚起见，将下文中使用的技术名词、简写或缩写记载如下：

CPLD：ComplexProgrammableLogicDevice，复杂可编程逻辑器件的简称；

FPGA：FieldProgrammableGateArray，现场可编程门阵列的简称；

IP核：IntellectualPropertycore，知识产权核的简称，是一段具有特定电路功能的硬件描述语言程序；

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如附图4至附图8所示，给出了本发明可纠错的曼彻斯特解码装置及其方法的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。

如附图5所示，一种可纠错的曼彻斯特解码装置的具体实施例，包括：时钟分频器模块1、多点采样模块2、跳变沿检测模块3和译码模块4；

时钟分频器模块1，对输入装置的时钟信号进行分频处理，并将分频处理后的时钟信号输出至多点采样模块2；如附图6所示，作为本发明一种典型的具体实施例，时钟分频器模块1对输入装置的32M时钟信号进行分频处理，分频后的时钟为16倍于曼彻斯特码元码率的时钟；例如：曼彻斯特码的码率为1Mhz，则分频后的时钟为16Mhz，时钟分频器模块1可以通过一个1位的二进制计数器来实现；

多点采样模块2，对输入的曼彻斯特码元进行多点采样，并将采样结果输出至译码模块4；

跳变沿检测模块3，检测每位输入的曼彻斯特码元中的电平跳变沿，以此作为多点采样模块2的参考信号；因为曼彻斯特码每一位码元的前半个码元和后半个码元的电平总是相反的，即每位曼彻斯特码的码元中必然出现一个电平跳变沿；

译码模块4，根据多点采样模块2的采样结果进行译码。

如附图7所示，作为本发明一种典型的具体实施例，多点采样模块2进一步包括计数器一21和计数器二22，计数器二22用来采样曼彻斯特码元的前半个码元。计数器一21用来对延时8个时钟周期后的曼彻斯特码元进行采样，以采样曼彻斯特码元的后半个码元。采用曼彻斯特码元作为计数器一21和计数器二22的使能信号，当使能信号为高电平时，计数器一21或计数器二22加1，当使能信号为低电平时，计数器一21或计数器二22的值不变，这样就可以通过计数器一21和计数器二22的值来判断所采样的码元为1还是为0。

当计数器一21或计数器二22的值大于或等于设定值时，则判定所采样的半个码元为1；当计数器一21或计数器二22的值小于或等于另一设定值时，则判定所采样的半个码元为0。在检测完一位的曼彻斯特码元后，计数器一21和计数器二22的值应当清零，从而对下一位的曼彻斯特码元进行采样。而曼彻斯特码元的前半个码元和后半个码元之间的跳变可能是从低电平到高电平的正跳变，也可能是从高电平到低电平的负跳变。因此，当跳变沿检测模块3在一个曼彻斯特码元的采样周期内检测到电平跳变沿时，计数器一21和计数器二22的值清零。作为本发明一种典型的具体实施例，多点采样模块2对输入的曼彻斯特码元的前半个码元和后半个码元均进行8点采样。当计数器一21或计数器二22的值大于或等于4时，则判定所采样的半个码元为1。当计数器一21或计数器二22的值小于或等于3时，则判定所采样的半个码元为0。

多点采样模块2对计数器二22采样值的判定结果和计数器一21采样值的判定结果进行组合，如果采样值的判定结果的组合值为10，则译码模块4的译码值为1，如果采样值的判定结果的组合值为01，则译码模块4的译码值为0。

如附图8所示，作为本发明另一种典型的具体实施例，装置还进一步包括错误预警模块5，错误预警模块5根据多点采样模块2的采样结果进行预警处理。多点采样模块2对计数器二22采样值的判定结果和计数器一21采样值的判定结果进行组合，如果采样值的判定结果的组合值为11或00，则使能错误预警模块5的预警信号有效，错误预警模块5通知上层应用软件该曼彻斯特码元为误码。

上述本发明具体实施例描述的可纠错的曼彻斯特解码装置通过可编程逻辑语言实现，并封装成一个基于包括CPLD或FPGA芯片在内的可编程逻辑器件的IP核，通用性极强。

本发明具体实施例描述的曼彻斯特解码装置的纠错原理如附图4所示，如果在信道中出现干扰，特别是随机突发的脉冲干扰，如附图4中的a部分所示，采用单点采样法有可能造成译码错误。而本发明具体实施例描述的技术方案通过采用多点采样法提高译码过程的抗干扰能力。多点采样法通常对每个曼彻斯特码元的前半个码元和后半个码元分别采样8个点（为了进一步提高纠错能力，也可以仅采样中间的5个点，如附图4中b部分所示），只要采样到多于或等于4个点为高电平则可判断相应的半个码元为1，而如果采样到小于或等于3个点为低电平则可判断相应的半个码元为0，以此实现通过判断数量占优的采样值进行译码，从而来提高纠错能力。当然，为了进一步提高译码的准确率，可以相应调整计数器的判断阀值，如：采样到多于或等于5个点为高电平则可判断相应的半个码元为1，而如果采样到小于或等于2个点为低电平则可判断相应的半个码元为0。对于采样值的累计可以采用3bit的采样计数器（计数器一21和计数器二22）来实现，采样计数器的初始值为“000”，每次采样到高电平则加1，采样到低电平则不操作。经过一个曼彻斯特码的码元周期后，通过判断采样计数器的计数值即可判断曼彻斯特码元的逻辑值。如附图4中的b部分所示的实施例，计数器二22的值为“100”，最高位是“1”，计数器一21的值为“000”，最高位是“0”，其组合值为“10”，曼彻斯特码元的逻辑为“1”。可见，采用本发明具体实施例描述的基于多点采样法的曼彻斯特解码装置后，在突发脉冲干扰下实现了正确的译码。而采取多点采样方法后很好的滤除了该干扰脉冲，并得到了正确的译码结果。

一种可纠错的曼彻斯特解码方法的具体实施例，包括以下步骤：

S10：对输入曼彻斯特解码装置的时钟信号进行分频处理；

S11：检测每位输入的曼彻斯特码元中的电平跳变沿，以此作为多点采样的参考信号；

S12：根据经过分频处理的时钟信号，对输入的曼彻斯特码元进行多点采样，并结合参考信号，输出多点采样结果；

S13：对多点采样结果进行译码处理。

作为本发明一种典型的具体实施例，上述步骤S10进一步包括：对输入装置的32M时钟信号进行分频处理，分频后的时钟为16倍于所述曼彻斯特码元码率的时钟。

上述步骤S12进一步包括：

S121：采样曼彻斯特码元的前半个码元，并进行计数，当前半个码元为高电平时，计数值加1，当前半个码元为低电平时，计数值不变；

S122：采样曼彻斯特码元的后半个码元，并进行计数，当后半个码元为高电平时，计数值加1，当后半个码元为低电平时，计数值不变。

上述步骤S12进一步包括：

当步骤S121或步骤S122中的计数值大于或等于设定值时，则判定所采样的半个码元为1；当步骤S121或步骤S122中的计数值小于或等于另一设定值时，则判定所采样的半个码元为0。

作为本发明一种典型的具体实施例，上述步骤S12进一步包括：

对输入的曼彻斯特码元的前半个码元和后半个码元均进行8点采样，当步骤S121或步骤S122中的计数值大于或等于4时，则判定所采样的半个码元为1；当步骤S121或步骤S122中的计数值小于或等于3时，则判定所采样的半个码元为0。

上述步骤S11进一步包括：

当跳变沿检测模块3在一个曼彻斯特码元的采样周期内检测到电平跳变沿时，步骤S121和步骤S122中的计数值清零。

上述步骤S12进一步包括：

对步骤S121中判定的采样结果，以及步骤S122中判定的采样结果进行组合，如果判定的采样结果的组合值为10，则步骤S13中对多点采样结果译码为1，如果判定的采样结果的组合值为01，则步骤S13中对多点采样结果译码为0。

作为本发明一种较佳的具体实施例，曼彻斯特解码方法还进一步包括：

S14：根据多点采样结果进行预警处理的过程。上述步骤S12进一步包括：对步骤S121中判定的采样结果，以及步骤S122中判定的采样结果进行组合，如果判定的采样结果的组合值为11或00，则步骤S14中使能预警信号有效，并通知上层应用软件该曼彻斯特码元为误码。

通过实施本发明具体实施例描述的可纠错的曼彻斯特解码装置及其方法，能够产生以下技术效果：

（1）本发明具体实施例描述的基于多点采样法的曼彻斯特解码装置及其方法，取代传统的单次采样法实现曼彻斯特解码，在一个曼彻斯特码的码元周期内采样多个点，通过对数量占优的采样值进行译码，能够解决传统基于单点采样法的曼彻斯特解码装置及其方法纠错能力弱、工作不稳定、极易受干扰、可靠性不高等方面的技术问题；

（2）本发明具体实施例描述的基于多点采样法的曼彻斯特解码装置及其方法译码正确率高，同时具有极强的纠错能力，可以采用可编程逻辑语言实现，并封装成IP核，可用于CPLD和FPGA等可编程逻辑芯片，通用性极强。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (19)

1.一种可纠错的曼彻斯特解码装置，其特征在于，包括：时钟分频器模块（1）、多点采样模块（2）、跳变沿检测模块（3）和译码模块（4）；

所述时钟分频器模块（1）对输入装置的时钟信号进行分频处理，并将分频处理后的时钟信号输出至所述多点采样模块（2）；

所述多点采样模块（2）对输入的曼彻斯特码元进行多点采样，并将采样结果输出至所述译码模块（4）；

所述跳变沿检测模块（3）检测每位输入的曼彻斯特码元中的电平跳变沿，以此作为所述多点采样模块（2）的参考信号；

所述译码模块（4）根据所述多点采样模块（2）的采样结果进行译码。

2.根据权利要求1所述的一种可纠错的曼彻斯特解码装置，其特征在于：所述装置还包括错误预警模块（5），所述错误预警模块（5）根据多点采样模块（2）的采样结果进行预警处理。

3.根据权利要求1或2所述的一种可纠错的曼彻斯特解码装置，其特征在于：所述多点采样模块（2）包括计数器一（21）和计数器二（22），所述计数器二（22）用来采样所述曼彻斯特码元的前半个码元，所述计数器一（21）用来采样所述曼彻斯特码元的后半个码元，采用所述曼彻斯特码元作为所述计数器一（21）和计数器二（22）的使能信号，当所述使能信号为高电平时，所述计数器一（21）或所述计数器二（22）加1，当所述使能信号为低电平时，所述计数器一（21）或所述计数器二（22）的值不变。

4.根据权利要求3所述的一种可纠错的曼彻斯特解码装置，其特征在于：当所述计数器一（21）或所述计数器二（22）的值大于或等于设定值时，则判定所采样的半个码元为1；当计数器一（21）或所述计数器二（22）的值小于或等于另一设定值时，则判定所采样的半个码元为0。

5.根据权利要求4所述的一种可纠错的曼彻斯特解码装置，其特征在于：当所述跳变沿检测模块（3）在一个曼彻斯特码元的采样周期内检测到电平跳变沿时，所述计数器一（21）和所述计数器二（22）的值清零。

6.根据权利要求4或5所述的一种可纠错的曼彻斯特解码装置，其特征在于：所述多点采样模块（2）对所述计数器二（22）采样值的判定结果和所述计数器一（21）采样值的判定结果进行组合，如果所述采样值的判定结果的组合值为10，则所述译码模块（4）的译码值为1，如果所述采样值的判定结果的组合值为01，则所述译码模块（4）的译码值为0。

7.根据权利要求6所述的一种可纠错的曼彻斯特解码装置，其特征在于：所述多点采样模块（2）对所述计数器二（22）采样值的判定结果和所述计数器一（21）采样值的判定结果进行组合，如果所述采样值的判定结果的组合值为11或00，则使能所述错误预警模块（5）的预警信号有效，所述错误预警模块（5）通知上层应用软件该曼彻斯特码元为误码。

8.根据权利要求4、5、7中任一权利要求所述的一种可纠错的曼彻斯特解码装置，其特征在于：所述多点采样模块（2）对输入的曼彻斯特码元的前半个码元和后半个码元均进行8点采样；当所述计数器一（21）或所述计数器二（22）的值大于或等于4时，则判定所采样的半个码元为1；当所述计数器一（21）或所述计数器二（22）的值小于或等于3时，则判定所采样的半个码元为0。

9.根据权利要求8所述的一种可纠错的曼彻斯特解码装置，其特征在于：所述时钟分频器模块（1）对输入装置的32M时钟信号进行分频处理，分频后的时钟为16倍于所述曼彻斯特码元码率的时钟。

10.根据权利要求1、2、4、5、7、9中任一权利要求所述的一种可纠错的曼彻斯特解码装置，其特征在于：所述装置通过可编程逻辑语言实现，封装成一个基于包括CPLD或FPGA芯片在内的可编程逻辑器件的IP核。

11.一种可纠错的曼彻斯特解码方法，其特征在于，包括以下步骤：

S10：对输入曼彻斯特解码装置的时钟信号进行分频处理；

S11：检测每位输入的曼彻斯特码元中的电平跳变沿，以此作为所述多点采样的参考信号；

S12：根据经过分频处理的时钟信号，对输入的曼彻斯特码元进行多点采样，并结合所述参考信号，输出多点采样结果；

S13：对多点采样结果进行译码处理。

12.根据权利要求11所述的一种可纠错的曼彻斯特解码方法，其特征在于，所述方法还进一步包括：

S14：根据多点采样结果进行预警处理的过程。

13.根据权利要求11或12所述的一种可纠错的曼彻斯特解码方法，其特征在于，所述步骤S12进一步包括：

S121：采样所述曼彻斯特码元的前半个码元，并进行计数，当前半个码元为高电平时，计数值加1，当前半个码元为低电平时，计数值不变；

S122：采样所述曼彻斯特码元的后半个码元，并进行计数，当后半个码元为高电平时，计数值加1，当后半个码元为低电平时，计数值不变。

14.根据权利要求13所述的一种可纠错的曼彻斯特解码方法，其特征在于，所述步骤S12进一步包括：

当所述步骤S121或所述步骤S122中的计数值大于或等于设定值时，则判定所采样的半个码元为1；当所述步骤S121或所述步骤S122中的计数值小于或等于另一设定值时，则判定所采样的半个码元为0。

15.根据权利要求14所述的一种可纠错的曼彻斯特解码方法，其特征在于，所述步骤S11进一步包括：

当在一个曼彻斯特码元的采样周期内检测到电平跳变沿时，所述步骤S121和所述步骤S122中的计数值清零。

16.根据权利要求14或15所述的一种可纠错的曼彻斯特解码方法，其特征在于，所述步骤S12进一步包括：

对所述步骤S121中判定的采样结果，以及所述步骤S122中判定的采样结果进行组合，如果所述判定的采样结果的组合值为10，则所述步骤S13中对所述多点采样结果译码为1，如果所述判定的采样结果的组合值为01，则所述步骤S13中对所述多点采样结果译码为0。

17.根据权利要求16所述的一种可纠错的曼彻斯特解码方法，其特征在于，所述步骤S12进一步包括：

对所述步骤S121中判定的采样结果，以及所述步骤S122中判定的采样结果进行组合，如果所述判定的采样结果的组合值为11或00，则所述步骤S14中使能预警信号有效，并通知上层应用软件该曼彻斯特码元为误码。

18.根据权利要求14、15、17中任一权利要求所述的一种可纠错的曼彻斯特解码方法，其特征在于，所述步骤S12进一步包括：

对输入的曼彻斯特码元的前半个码元和后半个码元均进行8点采样，当所述步骤S121或所述步骤S122中的计数值大于或等于4时，则判定所采样的半个码元为1；当所述步骤S121或所述步骤S122中的计数值小于或等于3时，则判定所采样的半个码元为0。

19.根据权利要求18所述的一种可纠错的曼彻斯特解码方法，其特征在于，所述步骤S10进一步包括：

对输入装置的32M时钟信号进行分频处理，分频后的时钟为16倍于所述曼彻斯特码元码率的时钟。