CN105281307A - 用于具有正反馈的瞬态过载保护的装置和方法 - Google Patents

用于具有正反馈的瞬态过载保护的装置和方法 Download PDF

Info

Publication number
CN105281307A
CN105281307A CN201510407886.6A CN201510407886A CN105281307A CN 105281307 A CN105281307 A CN 105281307A CN 201510407886 A CN201510407886 A CN 201510407886A CN 105281307 A CN105281307 A CN 105281307A
Authority
CN
China
Prior art keywords
circuit
current
transistor
feedback
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510407886.6A
Other languages
English (en)
Other versions
CN105281307B (zh
Inventor
S·帕萨萨拉希
J·A·塞尔瑟多
S·赫雷拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN105281307A publication Critical patent/CN105281307A/zh
Application granted granted Critical
Publication of CN105281307B publication Critical patent/CN105281307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及用于具有正反馈的瞬态过载保护的装置和方法。用于提供瞬态过载保护，具有正反馈的装置和方法被公开。在某些配置中，保护电路包括瞬态检测电路、偏置电路、钳位电路和当钳位电路钳位时，生成正反馈电流的感测反馈电路。瞬态检测电路能够检测瞬态过载事件的存在，并且能够生成响应于瞬态过载事件检测的检测电流。检测电流和正反馈电流可以被组合以生成组合电流。并且偏置电路可以接通钳位电路以响应于组合电流。当瞬态过载事件出现并且钳位电路正钳位时，感测反馈电流能够生成正反馈电流以在事件的持续时间内保持钳位电路接通。

Description

用于具有正反馈的瞬态过载保护的装置和方法
技术领域
本发明的实施例涉及电子***，更具体地，涉及瞬态过载保护电路。
背景技术
某些电子***可能被暴露于瞬态过载事件，或持续时间短、具有快速变化的电压和高功率的电信号。瞬态过载事件可以包括，例如，从物体或人到电子***电荷的突然释放所引起的静电放电(ESD)事件。
由于过压条件和在IC的相对小的区域内的高功率耗散，瞬态过载事件可以破坏集成电路(IC)。高功率耗散可以增加集成电路的温度，并且可能导致许多问题，如栅极氧化物击穿、结损伤、金属损害以及表面电荷积聚。
发明内容
在一个方面，装置包括配置以生成检测电流，响应于在第一节点和第二节点间检测到的瞬态过载事件，具有导通状态和关断状态的钳位电路，其中当钳位电路处于导通状态时，分路电流电流流经在第一节点和第二节点之间的钳位电路，配置以根据分路电流电流生成正反馈电流的感测反馈电路，和被配置以接收组合电流的偏置电路。组合电流是基于检测电流和正反馈电流的，并且偏置电路被配置以根据组合电流控制在导通状态或关断状态中钳位电路的运作。
在另一方面，集成电路包括：第一触点、第二触点、在第一和第二触点间电连接的内部电路和保护电路。保护电路包括经配置以生成响应于在第一和第二触点间检测到的瞬态过载事件的检测电流，电连接在第一和第二触点间的钳位电路，其中分路电流流经钳位电路，当钳位电路被接通时，被配置以根据分路电流电流生成正反馈电流的感测反馈电路，和配置以接收对应于检测电流和正反馈电流和的组合电流的偏置电路。偏置电路被配置以根据组合电流接通或关断钳位电路。
在另一方面，提供了用于保护集成电路免受瞬态过载事件的方法。该方法包括：使用瞬态检测电路，检测第一节点和第二节点间的瞬时过载事件的存在，使用瞬态检测电路，生成检测电流响应于瞬态过载事件，组合检测电流与正反馈电流以生成组合电流，使用偏置电路，根据组合电流控制钳位电路为导通状态或关断状态，并且使用感测反馈电流，根据分路电流生成正反馈电流。
附图说明
图1是根据一个实施例,主动控制保护电路的示意图。
图2是根据一个实施例,主动控制保护电路的电路图。
图3是根据另一实施例,主动控制保护电路的电路图。
图4是根据另一实施例,主动控制保护电路的电路图。
图5是根据另一实施例,主动控制保护电路的示意图
图6是根据另一实施例,主动控制保护电路的电路图。
图7是根据另一实施例,主动控制保护电路的电路图。
图8A-8D示出的集成电路(IC)的各种实例的示意图，其中一个或多个保护电路可以被包括。
具体实施方式
某些实施例的以下详细描述呈现了本发明的具体实施例的各种描述。然而，本发明可以以由权利要求书所定义和涵盖的多种不同的方式予以体现。在此描述中，参考了附图，其中相似的附图标记可以指示相同或功能相似的元件。
某些电子***包括保护电路以保护电路或其中的组件免受瞬态过载事件。此外，为了帮助保证电子***的可靠性，制造商可以在已定义压力状态下测试电子***，它可以通过由各种组织，例如电子器件工程联合委员会(JEDEC)、国际电工委员会被测电子***(IEC)以及汽车工程协会(AEC)所制定的标准来描述。这些标准能够涵盖广泛众多的瞬态过载事件，包括ESD。
具有正反馈的瞬态过载保护电路的概述
用于具有正反馈的瞬态过载保护电路的装置和方法在本文中被提供。在某些配置中，保护电路包括瞬态检测电路、偏置电路、钳位电路和当钳位电路钳位时，生成正反馈电流的感测反馈电路。瞬态检测电路能够检测第一节点和第二节点间接收的瞬态过载事件的存在，并且能够生成检测电流响应于检测到瞬时过载事件。检测电流和正反馈电流可以被组合以生成组合电流。此外，偏置电路可以接收组合电流，并且可以导通或激活钳位电路，响应于组合电流。因此，瞬态检测电路检测到瞬态过载事件时，偏置电路可以接通钳位电路在第一和第二节点间提供低阻抗路径。另外，当瞬态过载事件存在和钳位电路钳位时，感测反馈电路可以生成正反馈电流，它可以在瞬态过载事件持续时间内保持钳位电路处于接通。
通过以这种方式提供正反馈，感测反馈电路可以动态控制钳位电路在瞬态过载事件期间被激活的持续时间。特别是，在瞬态过载事件期间，感测反馈电路可以提供正反馈，它可以保持钳位电路接通，同时足够幅度的分路电流流经钳位电路，即使瞬态检测电路关断检测电流。因此，钳位电路可以在不依赖于瞬态检测电路的时间常数的持续时间内被接通。
本发明的主动控制的保护电路可以提供鲁棒的过压保护，例如，
在ESD事件的尾端期间的鲁棒保护。在IC中包括这样的保护电路可以使用低电压器件，包括，例如，薄氧化物场效应晶体管(FET)和/或电压敏感型异质结双极型晶体管，如硅锗(SiGe)双极型晶体管实现更高压的操作。
图1是根据一个实施例，主动控制保护电路20的示意图。保护电路20包括瞬态检测电路11、电流组合节点12、偏置电路13、钳位电路14和感测反馈电路15。保护电路20在第一节点1和第二节点间提供瞬态过载保护。
在某些实现中，第一和第二节点1、2可以分别对应集成电路(IC)的功率高电源引脚或触点和功率低电源触点。因此，保护电路20可以被用来为IC的电源轨提供瞬态过载保护。然而，其它配置是可能的，包括，例如，其中保护电路20在输入/输出(I/O)触点和功率低电源触点间、在功率高的电源触点和I/O触点间和/或第一I/O触点和第二I/O间触点间提供保护。
瞬态检测电路11电连接在第一和第二节点1、2间，并且生成检测电流IDET，响应于在第一和第二节点1、2间检测到的瞬态过载事件。例如，在某些配置，瞬态检测电路11可以观测到第一和第二节点1、2间的电压变化率，并且能生成检测电流IDET，当检测到合格的瞬态过载事件时。然而，瞬态检测电路11可以根据潜在地损坏敏感电子产品的瞬态过载事件的多种检测条件，包括，但不限于，测量功率、电压、电流和/或电荷，检测瞬态过载事件。
在某些实现中，瞬态检测电路11可以被配置以生成检测电流IDET当瞬态检测电路11在第一节点1和/或第二节点2的足够时间内检测到快速变化的电压时。例如，瞬态检测电路11可以被配置以激活，用于具有时间长度在大约1纳秒到1000纳秒范围，在约0.1V/ns到100V/ns范围内电压变化率的瞬态过载事件。第一和第二节点1、2上标称信令状态存在，包括，例如，与IC上电相关的信号条件，瞬态检测电路11可以控制检测电流IDET到与没有瞬态过载事件相关的水平，例如，约0毫安的电流水平。
在某些配置中，瞬态检测电路11可以在检测到瞬态过载事件后生成检测电流IDET，并且检测电流IDET可以在预定时间内保持激活，例如，约1纳秒到1000纳秒的时间范围内。在某些实现中，在瞬态检测电路11检测到瞬态过载事件后，检测电流IEDT保持有效的持续时间可以基于瞬态检测电路11的时间常数，例如电阻电容(RC)时间常数。
在所示的配置中，偏置电路13可以根据对应于来自瞬态检测电路11的检测电流IDET和来自感测反馈电路15的正反馈电路IPFBK的和的组合电流ICOMBINED接通或关断钳位电路14。当检测电流IDET由瞬态检测电路11生成时，组合电流ICOMBINED能够具有足够的电流水平用于偏置电路13接通钳位电路14以在第一和第二节点1、2间提供低阻抗路径。
然而，在瞬态过载事件的检测之前，钳位电路14可以运作在低漏/高阻抗状态(或关断状态)。关断状态的阻抗可以是在，例如，在约0.1GΩ至约10GΩ的范围内，从而当保护电路20非激活时，提供较低的静态功耗。当瞬态过载事件的检测满足一个或多个信令条件时，例如特定的电压变化率，瞬态检测电路11可以生成特定持续时间的检测电流IDET。此后，偏置电路13可以接通钳位电路14，响应于检测电流IDET。当钳位电路14被接通时，钳位电路14能够在高电流/低阻抗状态(或导通状态)运作，其中钳位电路14提供从第一节点1到第二节点2的低阻抗路径。在某些配置中，钳位电路14的导通状态的阻抗可以在约1Ω至约10Ω的范围内。
当钳位电路14导通并且瞬态过载事件存在时，分路电流ISHUNT可以流经由第一和第二节点之间钳位电路14提供的低阻抗路径。分路电流ISHUNT通过分流电荷，否则可能导致电压积累和IC损坏，可以被用于防止在第一节点的过压条件。
钳位电路14可以以各种方式来实现。例如，钳位电路14可以包括一个或多个双极型晶体管和/或场效应晶体管(FET)，接通以响应于由偏置电路13生成的偏置信号。在某些配置中，钳位电路14可以包括在第一节点1和第二节点2之间被堆叠或串联布置的两个或更多个晶体管以限制在每个晶体管的最大电压,当第一和第二节点1、2之间不存在瞬态过载事件时。
尽管瞬态检测电路11可以用来检测瞬态过载事件的到达和/或存在，瞬态检测电路11可能无法在事件的整个期间保持有效。例如，在一个实例中，瞬态检测电路11可以被实现以在预定的时间内激活检测电流IDET。在另一个实例中，瞬态过载事件可能具有太小的电压变化率用于瞬态检测电路11检测瞬态过载事件的结束。例如，瞬态检测电路11可以被实现具有检测边缘以防止响应于不是瞬态过载事件的瞬态事件的错误激活，并且因此可以生成检测电流IDET，只有当检测到电压变化率相对较大时。
因此，瞬态检测电路11可以先于瞬态过载事件完成之前，使检测电流IDET无效。当钳位电路14无效，同时瞬态过载事件仍然存在时，过压条件可能发生，这又可以导致IC损坏。
保护电路20包括感测反馈电路15，它可以通过根据通过钳位电路14的分路电流ISHUNT生成正反馈电流IPFBK，防止钳位电路14过早地无效。
如图1所示，正反馈电流IPFBK可以与检测电流IDET在电流组合节点12被组合以生成组合电流ICOMBINED。检测电流IDET和正反馈电流IPFBK，单独或组合，可以为偏置电路13提供足够的电流以激活钳位电路14。因此，当由于瞬态过载事件，钳位电路14被接通并且分路电流ISHUNT流动时，感测反馈电路15可以提供正反馈，它可以在瞬态过载事件的大体上全部持续时间内保持钳位电路14接通。例如，在某些实现中，正反馈能够在瞬态过载事件的90％或者更多的持续时间内保持钳位电路14接通。
感测反馈电路15可以提供正反馈到偏置电路13的输入端。由于偏置电路13控制钳位电路14的激活，正反馈可以用于第一和第二节点1、2间的过载事件存在的持续时间内保持钳位电路14接通。因此，钳位电路14导通的持续时间不必限于瞬态检测电路11的时间常数，例如触发网络的RC时间常数。此外，在配置中，其中瞬态检测电路11和/或偏置电路13包括一个或多个双极型晶体管，钳位电路14被接通的持续时间不必受限于与在饱和状态运作的这种双极型晶体管相关的寄生基极-集电极电容。
因此，感测反馈电路15可以为保护电路20提供基于瞬态过载事件的持续时间，可以动态改变的接通时间。例如，即使瞬态过载事件相对较长，由感测反馈电路15所提供的正反馈可以在事件的全部持续时间内保持钳位电路14接通。因此，保护电路20可以用来安全地释放ESD事件的后缘以避免电压积聚。
与此相反，根据RC时间常数设置钳位电路接通持续时间的保护器件可能无法在ESD事件的全部持续时间内保持钳位电路接通。这可能导致破坏某些器件，例如易受过压条件影响的小尺寸器件和/或高速设备。例如，过早关闭钳位电路可能会损坏，例如，具有28纳米或更小栅极长度的和/或异质结双极型晶体管，例如硅锗(SiGe)双极型晶体管，金属氧化物半导体(MOS)晶体管。
虽然图1示出了检测电流IDET、正反馈电流IPFBK和合并电流ICOMBINED的特定极性，在特定的配置中，每个电流的极性可以颠倒。
图2是根据一个实施例，主动控制的保护电路60的电路图。保护电路60包括瞬态检测电路21、偏置电路23、钳位电路24以及检测反馈电路25。保护电路60在第一节点1和第二节点2间电连接，并且包括求和检测电流IDET和正反馈电流IPFBK以生成组合电流ICOMBINED的电流求和节点22。
瞬态检测电路21包括检测电阻器31和检测电容器33。检测电阻器31包括电连接到第一节点1的第一端和电连接到电流求和节点22的第二端。检测电容器33包括电连接到电流求和节点22第一端和电连接至第二节点2的第二端。
偏置电路23包括PNP型偏置晶体管41、第一NPN型偏置晶体管45、第二NPN型偏置晶体管46、第一偏置电阻器51、第二偏置电阻52和第三偏置电阻53。PNP型偏置晶体管41包括电连接到第一节点1的发射极，电连接到电流求和节点22的基极和电连接到第一NPN型偏置晶体管45的基极和第一偏置电阻51的第一端的集电极。第一NPN型偏置晶体管45还包括电连接到第一节点1的集电极和电连接到第二NPN型偏置晶体管46的基极和第二偏置电阻器52的第一端的发射极。第二NPN型偏置晶体管46还包括电连接到第一节点1的集电极和在偏置电路23的输出处电连接到第三偏置电阻53的第一端的发射极。第一偏置电阻51、第二偏置电阻52和第三偏置电阻53各自还包括电连接到第二节点2的第二端。
钳位电路24包括NPN型钳位晶体管55。NPN型钳位晶体管55包括电连接到第一节点1的集电极，电连接到偏置电路23的输出的基极和电连接到第二节点2的发射极。
感测反馈电路25包括第一NPN型感测反馈晶体管56、第二NPN型感测反馈晶体管57以及感测反馈电阻器58。第一NPN型感测反馈晶体管56包括电连接到第一节点1的集电极，电连接到偏置电路23的输出的基极和电连接到感测反馈电阻器58的第一端和第二NPN型感测反馈晶体管57的基极的发射极。感测反馈电阻器58还包括电连接到第二节点2的第二端。第二NPN型感测反馈晶体管57还包括电连接到第二节点2的发射极和电连接到电流求和节点22的集电极并且被配置为生成正反馈电流IPFBK。
瞬态检测电路21可以用来检测具有特定电压变化率的瞬态过载事件。例如，在瞬态过载事件到达前，检测电容器33两端的电压可以约等于所述第一和第二节点1、2之间的标称电压差。此外，当第一节点1经历相对于第二节点2的电压变化率dV/dt，具有大约等于C*dV/dt大小的位移电流可以流经检测电阻31并且进入检测电容器33。当电压变化率足够大和持续时间，通过检测电阻31的位移电流能够正向偏置PNP型偏置晶体管41的基极—发射极结。此后，检测电流IDET能够流入到检测电容器33直到电流求和节点的电压22约等于第一节点1的电压。
在一个实施例中，检测电容器33的电容被选择在约0.5pF至约5pF的范围内，检测电阻31的电阻被选择在约10kΩ范围至约500kΩ的范围内。在某些实现方式中，检测电流IDET的大小可以部分地根据PNP型偏置晶体管41的面积或尺寸。
当检测电流IDET被激活时，偏置电路23可以放大检测电流IDET在偏置电路的输出处生成钳位偏置电流以接通NPN型钳位晶体管55。在所示的配置中，偏置电路23包括可以用于放大检测电流IDET以生成钳位偏置电流的双极型晶体管的级联。以这种方式配置偏置电路23可以提高偏置电路的电流增益，它可以帮助提供给保护电路60相对快的激活时间。虽然偏置电路的具体实现被示出，偏置电路可以通过其它方式实现，包括，例如，在级联中布置更多或更少的晶体管的配置。例如，增加的偏置电路23的增益级的数目可以增加电流增益。
在所示的配置中，第一NPN型感测反馈晶体管56的集电极和基极电连接到NPN型钳位晶体管55的集电极和基极。另外，当分路电流ISHUNT流经NPN钳晶体管55，电流也能够流经第一NPN型感测反馈晶体管56。例如，通过第一NPN型感测反馈晶体管56的电流可以对应于分路电流ISHUNT的缩放复制。第一NPN型感测反馈晶体管的电流可以流经感测反馈电阻器58，它可以激活第二NPN型感测反馈晶体管57，当通过检测反馈电阻58的电压降足以正向偏置第二NPN型感测反馈晶体管的基极—发射极结时。此后，第二NPN型感测反馈晶体管57能够生成正反馈电流IPFBK。
因此，当分路电流ISHUNT足够大，正反馈电流IPFBK可以被激活。在第一和第二节点1、2之间的瞬态过载事件通过后，分路电流ISHUNT可以具有相对小的幅度。此外，通过第一NPN型感测反馈晶体管56的电流可以在感测反馈电阻58上生成不足以正向偏置第二NPN型感测反馈晶体管基极—发射极结的电压。因此，正反馈电流IPFBK可以在瞬态过载事件通过后失效，这反过来可以导致偏置电路23关断钳位电路24。
因此，由感测反馈电路25所提供的正反馈可以提供给保护电路根据瞬态过载事件的持续时间动态改变的接通时间。保护电路60的另外的细节可以类似于那些之前所描述。
图3是根据另一实施例，主动控制的保护电路90的电路图。保护电路90包括瞬态检测电路61、偏置电路63、钳位电路64和感测反馈电路65。保护电路90被电连接在第一个节点1和第二节点2之间，并且包括求和检测电流IDET和正反馈电流IPFBK以生成组合电流ICOMBINED的电流求和节点62。
瞬态检测电路61包括第一检测电阻71、第二检测电阻器72、检测电容器73和NPN型检测晶体管75。检测电容器73包括电连接到第一节点1的第一端和电连接到NPN型检测晶体管75的基极的第二端。第一检测电阻71包括电连接到NPN型检测晶体管75的基极的第一端和电连接到第二节点2的第二端。NPN型检测晶体管75还包括电连接到第二节点2的发射极和电连接到电流求和节点62的集电极。第二检测电阻器72包括电连接到第一节点1的第一端和电连接到电流求和节点62的第二端。
偏置电路63包括第一PNP型偏压晶体管81、第二PNP型偏压晶体管82、第一偏置电阻83和第二偏置电阻84。第一PNP型偏压晶体管81包括电连接到电流求和节点62的基极，电连接到第二节点2的集电极，和电连接到第二PNP型偏置晶体管82的基极和第一偏置电阻83的第一端的发射极。第二PNP型偏压晶体管82还包括电连接到第二节点2的集电极和电连接到第二偏置电阻84的第一端的发射极，在偏置电路63的输出。第一偏置电阻83和第二偏压电阻器84每个还包括电连接到第一节点1的第二端。
钳位电路64包括PNP型钳位晶体管85。PNP型钳位晶体管85包括电连接到第二节点2的集电极，电连接到偏置电路63的输出的基极和电连接到第一节点1的发射极。
感测反馈电路65包括PNP型感测反馈晶体管86、NPN型感测反馈晶体管87以及感测反馈电阻88。PNP感测反馈晶体管86包括电连接到偏置电路63的输出的基极，电连接到第一节点1的发射极和电连接到感测反馈电阻88的第一端和NPN型感测反馈晶体管87基极的集电极。感测反馈电阻88还包括电连接到第二节点2的第二端。NPN型感测反馈晶体管87还包含电连接到第二节点2的发射极和电连接到电流求和节点62并且配置以生成正反馈电流IPFBK集电极。
在第一和第二节点1、2间的瞬时过载事件的到达前，NPN型检测晶体管75的基极电压可以为约等于第二节点2的电压并且NPN型检测晶体管75可以被关闭。此外，当瞬态过载事件导致第一节点1的电压相对于在第二节点2的电压增加时，位移电流可以流经检测电容器73和第一检测电阻71。当电压变化率具有足够的幅度和持续时间时，通过第一检测电阻71的位移电流可以正向偏置NPN型检测晶体管75的基极—发射极结，由此接通NPN型检测晶体管75并且生成检测电流IDET。
当检测电流IDET被激活时，偏置电路63可以放大检测电流IDET以在偏置电路的输出处生成钳位偏置电流，它可以导通PNP型钳位晶体管85。另外，当分路电流ISHUNT流经PNP型钳位晶体管85时，电流可以流经PNP型感测反馈晶体管86并且进入感测反馈电阻88。另外，NPN型感测反馈晶体管87可以激活以生成正反馈电流IPFBK，当感测反馈电阻88上的电压降足以正向偏置NPN型感测反馈晶体管的基极至发射极结时。
因此，当分路电流ISHUNT足够大时，感测反馈电路65可以生成正反馈电流IPFBK。正反馈电流IPFBK能保持钳位电路64接通，即使在瞬态检测电路61使检测电流IDET失效后。此外，瞬态过载事件完成并且分路电流ISHUNT具有相对小的幅度，通过PNP型感测反馈晶体管86的电流可以生成通过检测反馈电阻88的电压不足以正向偏置NPN型感测反馈晶体管的基极—发射极结。因此，正反馈电流IPFBK可以在瞬态过载事件通过后失效，这反过来可以导致偏置电路63关断钳位电路64。
因此，由感测反馈电路65所提供的正反馈可以提供给保护电路90动态适应于瞬态过载事件的持续时间的激活时间。保护电路90的另外的细节可以类似于那些之前所描述。
图4是根据另一实施例，主动控制的保护电路125的电路图。保护电路125包括瞬变检测电路91、偏置电路93、钳位电路94和感测反馈电路95。保护电路125在第一节点1和第二节点2之间电连接，并且包括求和检测电流IDET和正反馈电流IPFBK以生成组合电流ICOMBINED的电流求和节点92。
瞬态检测电路91包括第一p型金属氧化物半导体(PMOS)检测晶体管101、第二PMOS检测晶体管102、第一检测电容器103和第二检测电容器104。本领域普通技术的人员将理解，MOS晶体管可以具有由除了金属的材料制成的栅极，例如多晶硅，并且可以具有由除了氧化硅的电介质，例如氮化硅或高k电介质，制成的电介质“氧化物”的区域
第一和第二检测电容器103、104串联地电连接在第一节点1和电流求和节点92之间。另外，第一和第二PMOS检测晶体管101、102是二极管连接并且串联地电连接第二节点2和电流求和节点92之间。例如，第一PMOS检测晶体管101包括电连接至第二节点2的漏极和栅极和电连接到栅极和第二PMOS检测晶体管102的漏极的源极。此外，第二PMOS检测晶体管102还包括电连接到电流求和节点92的源极。
偏置电路93包括第一NPN型偏置晶体管111、第二NPN型偏置晶体管112以及偏置电阻110。第二NPN型偏置晶体管112包括电连接到电流求和节点92上的基极，电连接到第一节点1的集电极，和电连接到偏置电路93的第一输出的发射极。第一NPN型偏置晶体管111包括电连接到电流求和节点92的基极，电连接到第一节点1的集电极和在偏置电路93的第二输出处电连接到偏置电阻110的第一端的发射极。偏置电阻110还包括电连接到第二节点2的第二端。
钳位电路94包括第一n型金属氧化物半导体(NMOS)钳位晶体管113、第二NMOS钳位晶体管114和第一至第四PMOS晶体管121-124，分别地。第一NMOS钳位晶体管113包括电连接到第一节点1的漏极，电连接到偏置电路93的第一输出的栅极和电连接到第二NMOS钳位晶体管114的漏极的源极。第二NMOS钳位晶体管114还包括电连接到偏置电路93的第二输出的栅极和电连接到第二节点2的源极。
第一至第四PMOS晶体管121-124串联地电连接在第一节点1和第二节点2之间。另外，第一至第四PMOS晶体管121-124是二极管连接并且布置为分压器以偏置第一NMOS钳位晶体管113的栅极，当钳位电路94失效时。第一PMOS晶体管121包括电连接到第二节点2的栅极和漏极和电连接到第二PMOS晶体管122的栅极和漏极的源极。另外，第二PMOS晶体管122还包括电连接到第一NMOS钳位晶体管113的栅极和第三PMOS晶体管123的漏极和栅极的源极。此外，第三PMOS晶体管123还包括电连接到第四PMOS晶体管124的栅极和漏极的源极。另外，第四PMOS晶体管124还包括电连接到第一节点1的源极。
第一至第四PMOS晶体管121-124可以有助于控制第一NMOS钳位晶体管113的栅极偏置电压，当钳位电路94被关断时。另外，其中在第一和第二节点1、2间的标称电压差比较大的配置，第一至第四PMOS晶体管121-124可以帮助第一NMOS钳位晶体管113免受高压损坏，通过有助于控制第一NMOS钳位晶体管的栅极到漏极和栅极到源极的电压。
感测反馈电路95包括第一NMOS感测反馈晶体管115、第二NMOS感测反馈晶体管116、第一PMOS感测反馈晶体管117、第二PMOS感测反馈晶体管118和感测反馈电阻119。第一NMOS感测反馈晶体管115包括电连接到偏置电路93的第一输出的栅极，电连接到第一PMOS感测反馈晶体管117的栅极和感测反馈电阻119的第一端的漏极和电连接到第二PMOS感测反馈晶体管118的栅极和第二NMOS感测反馈晶体管116的漏极的源极。感测反馈电阻119还包括电连接到第一节点1的第二端。第二NMOS感测反馈晶体管116还包括电连接到偏置电路93的第二输出的栅极和电连接到第二节点2的源极。第一PMOS感测反馈晶体管117还包括电连接到第一节点1的源极和电连接到第二PMOS感测反馈晶体管118的源极的漏极。第二PMOS感测反馈晶体管118还包括电连接到电流求和节点92并且配置以生成正反馈电流IPFBK的漏极。
在某些配置中，第一节点1和第二节点2间的标称电压差可以大于特定装置的击穿电压，例如MOS晶体管。例如，第一节点1和第二节点2可以分别对应于功率高电源电压和功率低电源电压，并且功率高和功率低电源间的标称电压差可能比与制造保护电路125的制造工艺的MOS晶体管相关的栅极到源极击穿电压和/或栅极到漏极击穿电压更大。为了减少这种电压敏感器件上的电压降，器件可以串联或堆叠布置。在所示的配置中，保护电路125包括已串联布置MOS晶体管和电容，以这种方式以防止过压情况。替代实施例可以使用更高压器件使得不需要串联布置并且例如，单个电容可以替代第一和第二检测电容103、104。
第一和第二PMOS检测晶体管101、102二极管连接以用作电阻。当瞬态过载事件导致第一节点1的电压相对于第二节点2的电压增加时，位移电流可以流经第一和第二检测电容器103、104并且通过第一和第二PMOS检测晶体管101102。此后，第一和第二PMOS检测晶体管101、102上的电压降可以正向偏置第一NPN型偏置晶体管111的基极—发射极结，并且检测电流IDET可以从瞬态检测电路91流经。
响应于检测电流IDET，偏置电路93可以生成第一偏置电压用于激活第一NMOS钳位晶体管113和第二偏置用于激活第二NMOS钳位晶体管114。此后，分路电流ISHUNT可以流通过与第一和第二NMOS钳位晶体管113、114的信道相关联的钳位电路94的低阻抗路径。
当分路电流ISHUNT流动时，电流也能够流经第一和第二NMOS感测反馈晶体管115、116和感测反馈电阻119。当分路电流ISHUNT具有足够的幅度，感测反馈电阻119上的电压降可以足够大以导通第一PMOS感测反馈晶体管117并且导致来自第二PMOS感测反馈晶体管118的漏极正反馈检测电流IPFBK。
虽然瞬态过载事件存在，由感测反馈电路95提供的正反馈能够保持钳位电路94导通。保护电路125的另外的细节可以类似于那些之前所描述。
图5是根据另一实施例，主动控制的保护电路130的示意图。保护电路130包括瞬态检测电路11、电流组合节点12、偏置电路13、钳位电路14和感测反馈电路15，它们可以如前面参照图1所述。另外，保护电路130还包括误触发保护电路16。
图5的保护电路130是类似于图1的保护电路20，所不同的是保护电路130还包括误触发保护电路16，它提供了误触发保护信号到感测反馈电路15。当瞬态过载事件不存在时误触发保护信号可以被用于减少或阻断感测反馈电路15生成正反馈电流IPFBK，从而有助于阻止在第一和第二节点1、2上的某些瞬态信令条件非故意地激活保护电路130。
例如，缺少误触发保护方案，与正常信号的条件相关的瞬态信号，例如与集成电路加电相关的瞬态信号，可能耦合到偏置电路13的输入并且激活感测反馈电路15，这反过来又可以激活正反馈电流IPFBK并且接通钳位电路14。
因此，误触发保护电路16提供误触发保护信号到感测反馈电路15，从而有助于防止在第一和第二节点1、2上正常瞬态活动期间保护电路130的意外激活。此外，误触发保护电路16可以在瞬态过载事件使误触发保护信号失效。以这种方式配置误触发保护电路16可以防止误触发保护电路16阻碍保护电路130的动作，当瞬态过载事件存在于第一和第二节点1、2之间时。
图6是根据另一实施例，主动控制的保护电路160的电路图。保护电路160包括瞬态检测电路61、偏置电路63和钳位电路64，它可以如更早所描述的。保护电路160还包括感测反馈电路135和误触发保护电路136。
图6的感测反馈电路135类似于图3的感测反馈电路65，除了感测反馈电路135还包括第二感测反馈电阻89，它电连接在PNP感测反馈晶体管87的基极和第一感测反馈电阻88的第一端。
误触发保护电路136包括NMOS误触发保护晶体管155、第一误触发保护电容器157、第二误触发保护电容器158以及第一至第四PMOS误触发保护晶体管151-154。
第一误触发保护电容器157包括电连接到第二节点2的第一端和电连接到第二误触发保护电容器158的第一端和NMOS误触发保护晶体管155的栅极的第二端。第二误触发保护电容器158还包括电连接到第一节点1的第二端。NMOS误触发保护晶体管155还包括电连接到第二节点2的源极和电连接到NPN型感测反馈晶体管87的基极的漏极。
第一至第四PMOS误触发保护晶体管151-154是二极管连接并且在第一和第二节点1、2间串联地电连接。例如，第一PMOS误触发保护晶体管151包括电连接到第二个节点2的漏极和栅极以及电连接到NMOS误触发保护晶体管155的栅极和第二PMOS误触发保护晶体管152漏极与栅极的源极。另外，第二PMOS误触发保护晶体管152还包括电连接到第三PMOS误触发保护晶体管153的栅极和漏极的源极。此外，第三PMOS误触发保护晶体管153还包括电连接到第四PMOS误触发保护晶体管154的栅极与漏极的源极。另外，第四PMOS误触发保护晶体管154还包括电连接到第一节点1的源极。
第一到第四PMOS误触发保护晶体管151-154起分压器的作用以偏置NMOS误触发保护晶体管155的栅极。在第一和第二节点1、2正常信令条件下，第一至第四PMOS误触发保护晶体管151-154偏压NMOS误触发保护晶体管155以被导通，这又拉低NPN型感测反馈晶体管87的基极电压以防止感测反馈电路135在正常操作期间无意生成的正反馈电流IPFBK。
然而，当第一和第二节点1、2间瞬态过载事件被接收，对于与瞬态过载事件相关的高频部件，第一和第二误触发保护电容器157、158可以用作分压器。此外，第一和第二误触发保护电容器157、158的电容的比率可以被选择使得在瞬态过载事件期间，由第一和第二误触发保护电容157、158提供的电压到NMOS误触发保护晶体管155关断NMOS误触发保护晶体管155。例如，在某些实现中，第一误触发保护电容器157具有大于第二误触发保护电容器158的电容约2倍至约20倍的电容。然而，其他配置也是可能的。
因此，第一和第二误触发保护电容器157、158可以在瞬态过载事件器件关断NMOS误触发保护晶体管155。
然而，第一和第二误触发保护电容器157、158不应该在第一和第二节点1、2上的正常信令条件关断NMOS误触发保护晶体管155，包括，例如与集成电路加电相关的正常信令条件。例如，虽然与集成电路加电相关的电源斜坡实际上是瞬态的，电源可以达到稳态值。当电源处于稳定状态，第一和第二误触发保护电容器157、158不应该关断NMOS误触发保护晶体管155。
因此，第一和第二误触发保护电容器157、158可以在瞬态过载事件器件关断NMOS误触发保护晶体管155，但不是在第一和第二节点1、2的正常信令条件期间。相反，在第一和第二节点1、2的正常信令条件存在，第一到第四NMOS误触发保护晶体管151-154可以偏压NMOS误触发保护晶体管155的栅极以导通NMOS误触发保护晶体管155。
图7是根据另一实施例，主动控制的保护电路190的电路图。保护电路190包括瞬态检测电路91、偏置电路93、钳位电路94和感测反馈电路95，它可以如更早所描述。
图7的保护电路190类似于图4的保护电路125，不同之处在于图7的保护电路190还包括误触发保护电路166。
误触发保护电路166包括NMOS误触发保护晶体管181、误触发保护电阻183和第一到第五PMOS误触发保护晶体管175-179，分别地。NMOS误触发保护晶体管181包括电连接到第二NMOS钳位晶体管114的栅极的栅极，电连接到第二节点2的源极电连接到第五PMOS误触发保护晶体管179的栅极的漏极。第五PMOS误触发保护晶体管179还包括电连接到电流求和节点92的源极和电连接到误触发保护电阻183的第一端的漏极。误触发保护电阻183还包括电连接到第二节点第二端。
第一到第四PMOS误触发保护晶体管175-178是二极管连接并且在第一和第二节点1、2之间串联地电连接。例如，第一PMOS误触发保护晶体管175包括电连接到第二个节点2的漏极与栅极和电连接到第二PMOS误触发保护晶体管176漏极与栅极的源极。另外，第二PMOS误触发保护晶体管176还包括电连接到第三PMOS误触发保护晶体管177的栅极与漏极以及第二PMOS的栅极感测反馈晶体管118的栅极的源极。此外，第三PMOS误触发保护晶体管177还包括电连接到第四PMOS误触发保护晶体管178的栅极和漏极的源极。此外，第四PMOS误触发保护晶体管178还包括电连接到第一节点1的源极。
在正常信令条件存在时，第一至第四PMOS误触发保护晶体管175-178用作分压器以偏置第二PMOS感测反馈晶体管118的栅极以关断第二PMOS感测反馈晶体管118并且防止感测反馈电路95生成正反馈电流IPFBK。然而，当瞬态过载事件增加第一节点1相对于第二节点2的电压时，第一和第二PMOS感测反馈晶体管117、118可以接通并且感测反馈电路95可以激活正反馈电流IPFBK。
第五PMOS误触发保护晶体管179、NMOS误触发保护晶体管181和误触发保护电阻183可以帮助防止保护电路190在高温下的误触发。例如，在高温下，例如125℃或以上时，第一NPN型偏置晶体管111基极到发射极的电压可能降低，这可导致钳位电路94的意外激活。通过包括误触发保护电路166，第一NPN型偏置晶体管111的基极在正常操作期间可以被控制于相对低的电压，从而有助于防止与电流求和节点92相关的误触发，在高温下达到相对高的电压。
图8A-8D示出集成电路(IC)的各种实例的示意图，其中一个或多个保护电路可以被包括。虽然没有示出，为图的清楚起见，集成电路可以包括附加管脚、电路和/或其他结构。此外，虽然包括保护电路的某些示例的IC已经被示出，但是本文的保护电路可以与集成电路的其他配置结合使用。
在图8A中，IC501包括功率高电源引脚或触点505、功率低电源引脚或触点506、保护电路515和内部电路517。内部电路517使用在功率高电源引脚505接收的功率高的电源与在功率低电源引脚506接收的功率低的电源加电。图8A的515被电连接在功率高电源引脚505与电源的低电源引脚506之间。在所示的配置中，功率高电源引脚505对应于图1-7的第一个节点1和功率高电源引脚506对应于图1-7的第二个节点2。
在图8B所示的配置中，集成电路502包括功率高电源引脚505、保护电路515、内部电路517以及输入/输出(I/O)引脚或触点508，其可以对应到输入引脚和/或输出引脚。因此，内部电路517可以通过I/O引脚508接收和/或发送信号。图8B的保护电路515被电连接在功率高电源引脚505和I/O引脚508之间。在图8B中所示的配置中，功率高电源引脚505对应于图1-7的第一节点1并且I/O引脚508对应于图1-7的第二节点2。
在图8C中，IC503包括I/O引脚507、功率低电源引脚506、保护电路515以及内部电路517。内部电路517可以通过I/O引脚507接收和/或发送信号。图8C的保护电路515被电连接在I/O引脚507与低功率电源引脚506之间。在所示的配置中，I/O引脚507对应于图1-7的第一节点1和功率低电源引脚506对应于图1-7的第二节点2。
在图8D所示的配置中，IC504包括第一和第二I/O引脚507、508、保护电路515以及内部电路517。所示的保护电路515被电连接在第一和第二I/O引脚507、508之间。在图8D所示的配置中，第一I/O引脚507对应于图1-7中的第一节点1和第二I/O引脚508对应于图1-7的第二节点2。
本领域的普通技术人员人员将理解，本文所描述的保护电路的一个或多个采用在集成电路以便提供对于各种瞬态过载事件的保护的所期望程度。例如，集成电路可以包括多个输入引脚、输出引脚、双向引脚、功率高引脚和功率低或接地引脚。这些引脚的一个或多个可以具有保护电路515的多个实例，并且单个引脚可以具有多个保护电路515。
在某些实现中，保护电路515可以沿着一个或多个信号路径安置。为了尽量减少对信号路径的速度的不利影响，对于保护电路515理想的是提供较少的电容负荷。此外，对于保护电路515它可以是理想具有关闭状态，其中电路传导至多相对较小的电流，以便尽量减少漏功耗和静态功耗。
也可以是理想的，当满足一个或多个信令条件的指示，例如，高压或高功率被检测到时，保护电路515传导大电流。因此，存在需要具有相对小的电容负载和电路面积的保护电路，并且其阻抗可以在很短的时间量内通过几个数量级予以调制，由此在IC暴露于过压条件或功耗局部化之前，分流与高压瞬态信号时间相关的电荷。
采用上述方案的设备可以被实现为各种电子设备。电子设备的示例可以包括，但不限于，消费电子产品、部分消费电子产品、电子测试设备等的。此外，电子设备可以包括未完成的产品，包括那些用于工业、医疗和汽车应用。
前面的描述和权利要求可以指元件或特征为“连接”或“耦合”在一起。如本文所用，除非另外明确声明，否则，“连接”的意思是一个元件/特征直接或间接地连接到另一个元件/特征，并且不一定是机械连接。同样地，除非明确声明，否则“耦合”意指一个元件/特征直接或间接地耦合到另一个元件/特征，并且不一定是机械连接。因此，尽管在图中所示的各种原理图描绘元件和部件的组件示例性布置，附加中间元件、设备、特征、或组件可以存在于实际的实施例中(假设所描绘的电路的功能性没有被不利地影响)。
虽然本发明已经在某些实施例中进行了描述，其他实施例对于那些本领域的普通技术人员是显而易见，包括不提供所有的本文所阐述的特征和优点的实施例，也在本发明的范围之内。此外，上述的各种实施例可以被组合以提供进一步的实施例。此外，在实施例的上下文中示出的某些特征可以被并入其它实施例。因此，本发明的范围仅通过参考所附权利要求限定。

Claims (20)

1.一种装置包括：
瞬态检测电路，配置以生成检测电流，响应于在第一节点和第二节点之间检测到的瞬态过载事件；
具有导通状态和关断状态的钳位电路，其中当所述钳位电路运作在导通状态时，分路电流流经在所述第一节点和所述第二节点之间的所述钳位电路；
根据所述分路电流，配置以生成正反馈电流的感测反馈电路；和
配置以接收组合电流的偏置电路，其中所述组合电流是基于所述检测电流和所述正反馈电流的和，其中所述偏置电路被配置以根据所述组合电流控制导通状态或关断状态控制所述钳位电路的运作。
2.如权利要求1所述的装置，其中所述偏置电路被配置以设定所述钳位电路在导通状态，响应于所述检测电路，并且其中所述偏置电路还被配置以保持所述钳位电路在导通状态，同时所述感测反馈电路生成所述正反馈电流。
3.如权利要求2所述的装置，其中所述偏置电路还被配置以在大于所述瞬态检测电路的时间常数的持续时间内，保持所述钳位电路在所述导通状态。
4.如权利要求1所述的装置，还包括误触发保护电路，配置以提供误触发保护信号到所述感测反馈电路，当所述瞬态过载事件不存在时，其中当所述误触发保护信号被激活，所述感测反馈电路被抑制生成所述正反馈电流。
5.如权利要求4所述的装置，其中所述误触发保护电路包括金属氧化物半导体(MOS)晶体管，它包括配置以生成所述误触发保护信号的漏极，其中所述误触发保护电路还包括在所述第一节点和所述第二节点之间电连接的电容电压分压器，其中所述电容电压分压器被配置以控制所述MOS晶体管的栅极电压。
6.如权利要求1所述的装置，其中所述钳位电路包括双极钳位晶体管，它包括电连接到所述偏置电路的输出的基极，其中所述偏置电路被配置以放大所述组合电流以生成所述双极钳位晶体管的基极偏置电流，其中所述双极钳位晶体管生成所述分路电流。
7.如权利要求6所述的装置，其中所述感测反馈电路包括第一双极感测反馈晶体管，它包括电连接到所述双极钳位晶体管的所述基极的基极，其中所述第一双极感测反馈晶体管被配置根据所述分路电流生成感测电流。
8.如权利要求7所述的装置，其中所述感测反馈电路还包括第二双极感测反馈晶体管，它包括配置以生成所述正反馈电流的集电极，其中所述感测电流被配置以流经所述感测反馈电阻以控制所述第二双极感测反馈晶体管的基极到发射极电压。
9.如权利要求1所述的装置，其中所述钳位电路包括第一MOS钳位晶体管，它包括电连接到所述偏置电路的第一输出的栅极，其中所述偏置电路被配置以根据所述组合电流控制所述第一MOS钳位晶体管的栅极电压，其中所述第一MOS钳位晶体管生成所述分路电流。
10.如权利要求9所述的装置，其中所述感测反馈电路包括第一MOS感测反馈晶体管，它包括电连接到所述第一MOS钳位晶体管的所述栅极的栅极，其中所述第一MOS感测反馈晶体管被配置以根据所述分路电流生成感测电流，其中所述感测反馈电路还包括第二MOS感测反馈晶体管，它包括配置以生成所述正反馈电流的漏极，其中所述感测电流配置以流经所述感测反馈电阻以控制所述第二MOS感测反馈晶体管的栅极到源极电压。
11.如权利要求10所述的装置，还包括误触发保护电路，它被配置以提供误触发保护信号到所述感测反馈电路，当所述瞬态过载事件不存在时，其中当所述误触发保护信号被激活，所述感测反馈电路被抑制生成所述正反馈电流。
12.如权利要求11所述的装置，其中所述感测反馈电路还包括与所述第二MOS感测反馈晶体管串联地电连接的第三MOS感测反馈晶体管，其中所述正反馈电流被配置以流经所述第二和第三MOS感测反馈晶体管，并且其中所述误触发保护电路控制所述第三MOS感测反馈晶体管的栅极电压。
13.如权利要求9所述的装置，其中所述钳位电路还包括在所述第一和第二节点之间与所述第一MOS钳位晶体管串联地电连接的第二MOS钳位晶体管，其中所述第二MOS钳位晶体管包括电连接到所述偏置电路的第二输出的栅极。
14.如权利要求1所述的装置，还包括误触发保护电路，其中所述偏置电路包括第一双极偏置晶体管，它包括配置以接收所述组合电流的基极，其中所述第一双极偏置晶体管被配置以放大所述组合电流，其中所述误触发保护电路还配置以控制所述双极偏置晶体管的基极电压以抑制误触发条件。
15.如权利要求1所述的装置，其中第一节点包括功率高电源引脚，并且其中所述第二节点包括功率低电源引脚。
16.一种集成电路包括：
第一触点；
第二触点；
在所述第一和第二触点电连接的内部电路；和
保护电路包括：
响应于在所述第一和第二触点检测到的瞬态过载事件，配置以生成检测电流的瞬态检测电路；
在所述第一和第二触点间电连接的钳位电路，其中当所述钳位电路被接通时，分路电流流经所说钳位电路；
根据所述分路电流，配置以生成正反馈电流的感测反馈电路；和
配置以接收对应于所述检测电流和所述正反馈电流的和的组合电流的偏置电路，其中所述偏置电路被配置以根据所述组合电流接通或关断所述钳位电路。
17.一种用于保护集成电路免受瞬态过载事件的方法，所述方法包括：
使用瞬态检测电路，检测第一节点和第二节点之间瞬态过载事件的存在；
使用所述瞬态检测电路，生成检测电流响应于所述瞬态过载事件；
组合所述检测电流与正反馈电流以生成组合电流；
使用偏置电路，根据所述组合电流控制钳位电路在导通状态或关断状态，其中当所述钳位电路处于所述导通状态时，分路电流流经在所述第一节点和所述第二节点间的所述钳位电路；和
使用感测反馈电流，根据所述分路电流生成所述正反馈电流。
18.如权利要求17所述的方法，还包括使用所述偏置电路控制所述钳位电路到所述导通状态，响应于所述检测电流，和保持所述钳位电路在所述导通状态，当所述反馈电流正被生成。
19.如权利要求17所述的方法，还包括在与所述瞬态检测电路的时间常数无关的持续时间内接通所述钳位电路。
20.如权利要求17所述的方法，还包括当所述瞬态过载事件不存在时，使用误触发保护电路生成误触发保护信号，并且使用所述误触发保护信号抑制所述感测反馈电路生成所述正反馈电流。
CN201510407886.6A 2014-07-18 2015-07-13 用于具有正反馈的瞬态过载保护的装置和方法 Active CN105281307B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/335,665 US9634482B2 (en) 2014-07-18 2014-07-18 Apparatus and methods for transient overstress protection with active feedback
US14/335,665 2014-07-18

Publications (2)

Publication Number Publication Date
CN105281307A true CN105281307A (zh) 2016-01-27
CN105281307B CN105281307B (zh) 2019-03-08

Family

ID=53546511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510407886.6A Active CN105281307B (zh) 2014-07-18 2015-07-13 用于具有正反馈的瞬态过载保护的装置和方法

Country Status (3)

Country Link
US (1) US9634482B2 (zh)
EP (1) EP2975718B1 (zh)
CN (1) CN105281307B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107645157A (zh) * 2016-07-21 2018-01-30 美国亚德诺半导体公司 具有瞬态激活和激活释放控制的高电压钳位装置
CN109872991A (zh) * 2017-12-05 2019-06-11 三星电子株式会社 静电放电保护电路和包括其的集成电路
CN110739950A (zh) * 2018-07-19 2020-01-31 纳维达斯半导体公司 功率晶体管控制信号门控

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
JP2016162884A (ja) * 2015-03-02 2016-09-05 株式会社東芝 静電気保護回路
US9979184B2 (en) * 2015-07-30 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Protection circuit for output device
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
US11303116B2 (en) * 2018-08-29 2022-04-12 Allegro Microsystems, Llc Methods and apparatus for electrical overstress protection
US11668733B2 (en) * 2018-11-09 2023-06-06 Keithley Instruments, Llc Multi-stage current measurement architecture
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120002337A1 (en) * 2010-07-02 2012-01-05 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US20120180008A1 (en) * 2011-01-12 2012-07-12 Advanced Micro Devices, Inc. Electronic component protection power supply clamp circuit
CN103219720A (zh) * 2012-08-29 2013-07-24 晶焱科技股份有限公司 电源箝制静电放电防护电路
CN103248033A (zh) * 2013-05-09 2013-08-14 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
CN103915828A (zh) * 2014-03-31 2014-07-09 电子科技大学 一种用于集成电路的rc触发式esd保护电路

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19539079A1 (de) 1995-10-20 1997-04-24 Telefunken Microelectron Schaltungsanordnung
US5719733A (en) 1995-11-13 1998-02-17 Lsi Logic Corporation ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior
US5835328A (en) 1995-12-21 1998-11-10 Intel Corporation Breakdown-tiggered transient discharge circuit
US5870268A (en) 1997-10-22 1999-02-09 Winbond Electronics Corp. Early trigger of ESD protection device by a current spike generator
US6611044B2 (en) 1998-09-11 2003-08-26 Koninklijke Philips Electronics N.V. Lateral bipolar transistor and method of making same
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
US6442008B1 (en) 1999-11-29 2002-08-27 Compaq Information Technologies Group, L.P. Low leakage clamp for E.S.D. protection
US6803633B2 (en) 2001-03-16 2004-10-12 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
US6429489B1 (en) 2001-05-18 2002-08-06 International Business Machines Corporation Electrostatic discharge power clamp circuit
TW575989B (en) 2002-09-25 2004-02-11 Mediatek Inc NPN Darlington ESD protection circuit
US7102862B1 (en) 2002-10-29 2006-09-05 Integrated Device Technology, Inc. Electrostatic discharge protection circuit
TW577166B (en) 2003-03-14 2004-02-21 United Microelectronics Corp BiCMOS electrostatic discharge power clamp
EP1617477A4 (en) 2003-03-31 2008-12-10 Juridical Foundation Osaka Ind LATERAL BIPOLAR CMOS INTEGRATED CIRCUIT
JP4651044B2 (ja) 2004-02-13 2011-03-16 オーストリアマイクロシステムズ アクチエンゲゼルシャフト 集積半導体回路を保護するための回路装置および方法
US7196890B2 (en) 2004-11-12 2007-03-27 Texas Instruments Incorporated Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
US8064175B2 (en) 2005-09-15 2011-11-22 Rambus Inc. Power supply shunt
US7545614B2 (en) 2005-09-30 2009-06-09 Renesas Technology America, Inc. Electrostatic discharge device with variable on time
KR100814437B1 (ko) 2006-11-03 2008-03-17 삼성전자주식회사 하이브리드 정전기 방전 보호회로
US7706113B1 (en) 2007-01-29 2010-04-27 Integrated Device Technology, Inc. Electrical overstress (EOS) and electrostatic discharge (ESD) protection circuit and method of use
US8064176B2 (en) 2007-04-06 2011-11-22 Intersil Americas Inc. EOS robust bipolar transient clamp
US7760476B2 (en) 2007-06-07 2010-07-20 Atmel Corporation Threshold voltage method and apparatus for ESD protection
US20080316659A1 (en) 2007-06-19 2008-12-25 Ismail Hakki Oguzman High voltage esd protection featuring pnp bipolar junction transistor
US8804289B2 (en) 2007-10-17 2014-08-12 Nxp, B.V. Voltage surge protection circuit
US7884617B2 (en) 2008-12-14 2011-02-08 Faraday Technology Corp. ESD detection circuit and related method thereof
CN201536104U (zh) 2009-01-16 2010-07-28 比亚迪股份有限公司 一种静电保护电路
US8345394B2 (en) 2009-10-05 2013-01-01 Analog Devices, Inc. ESD protection circuit for a switching power converter
CN102118024B (zh) 2009-12-30 2014-07-02 上海天马微电子有限公司 静电防护电路、液晶显示面板的静电防护电路及其阵列
US8649134B2 (en) 2010-03-11 2014-02-11 Silicon Laboratories Inc. Electrostatic discharge protection rail clamp with discharge interruption circuitry
US8320091B2 (en) 2010-03-25 2012-11-27 Analog Devices, Inc. Apparatus and method for electronic circuit protection
FR2984604B1 (fr) 2011-12-16 2014-01-17 St Microelectronics Sa Dispositif electronique compact de protection contre les decharges electrostatiques.
US8958187B2 (en) 2012-11-09 2015-02-17 Analog Devices, Inc. Active detection and protection of sensitive circuits against transient electrical stress events
US9293912B2 (en) 2013-09-11 2016-03-22 Analog Devices, Inc. High voltage tolerant supply clamp

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120002337A1 (en) * 2010-07-02 2012-01-05 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US20120180008A1 (en) * 2011-01-12 2012-07-12 Advanced Micro Devices, Inc. Electronic component protection power supply clamp circuit
CN103219720A (zh) * 2012-08-29 2013-07-24 晶焱科技股份有限公司 电源箝制静电放电防护电路
CN103248033A (zh) * 2013-05-09 2013-08-14 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
CN103915828A (zh) * 2014-03-31 2014-07-09 电子科技大学 一种用于集成电路的rc触发式esd保护电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107645157A (zh) * 2016-07-21 2018-01-30 美国亚德诺半导体公司 具有瞬态激活和激活释放控制的高电压钳位装置
CN109872991A (zh) * 2017-12-05 2019-06-11 三星电子株式会社 静电放电保护电路和包括其的集成电路
CN109872991B (zh) * 2017-12-05 2024-04-02 三星电子株式会社 静电放电保护电路和包括其的集成电路
CN110739950A (zh) * 2018-07-19 2020-01-31 纳维达斯半导体公司 功率晶体管控制信号门控
CN110739950B (zh) * 2018-07-19 2023-09-08 纳维达斯半导体有限公司 功率晶体管控制信号门控

Also Published As

Publication number Publication date
EP2975718A1 (en) 2016-01-20
US9634482B2 (en) 2017-04-25
EP2975718B1 (en) 2019-03-27
US20160020603A1 (en) 2016-01-21
CN105281307B (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN105281307A (zh) 用于具有正反馈的瞬态过载保护的装置和方法
US11569658B2 (en) High voltage clamps with transient activation and activation release control
KR101422974B1 (ko) Ｒｆ ｉｃ들에 대한 고전압, 고주파수 ｅｓｄ 보호 회로
US8958187B2 (en) Active detection and protection of sensitive circuits against transient electrical stress events
US9293912B2 (en) High voltage tolerant supply clamp
WO2011119437A1 (en) Apparatus and method for electronic circuit protection
CN108695301B (zh) 静电放电（esd）保护装置和操作esd保护装置的方法
CN108075460A (zh) 具有反馈控制的浪涌保护电路
US8964341B2 (en) Gate dielectric protection
US11664657B2 (en) Charge dissipation element for ESD protection
CN102204054B (zh) 低电压静电放电保护
US9331067B2 (en) BigFET ESD protection that is robust against the first peak of a system-level pulse
WO2023055823A1 (en) Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
US8824111B2 (en) Electrostatic discharge protection
US7746610B2 (en) Device for discharging static electricity
US8755156B2 (en) Structure of protection of an integrated circuit against electrostatic discharges
KR101006097B1 (ko) 정전기 보호회로
US20060187595A1 (en) Apparatus and method for controlling leakage current in bipolar esd clamping devices
CN111969572A (zh) 一种射频功率放大器的静电放电保护电路及方法
Chen et al. Design of on-chip power-rail ESD clamp circuit with ultra-small capacitance to detect ESD transition
CN104183595A (zh) 栅极介电层保护

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant