CN105280726B - 自对准形成孔槽、电容的方法及孔槽、电容 - Google Patents
自对准形成孔槽、电容的方法及孔槽、电容 Download PDFInfo
- Publication number
- CN105280726B CN105280726B CN201410360940.1A CN201410360940A CN105280726B CN 105280726 B CN105280726 B CN 105280726B CN 201410360940 A CN201410360940 A CN 201410360940A CN 105280726 B CN105280726 B CN 105280726B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole slot
- electrical wiring
- hole
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000003990 capacitor Substances 0.000 title 2
- 239000000463 material Substances 0.000 claims abstract description 106
- 238000003475 lamination Methods 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 300
- 238000009429 electrical wiring Methods 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 239000007769 metal material Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种自对准形成孔槽的方法，包括步骤：提供待刻蚀层；刻蚀待刻蚀层，以形成第一孔槽；进行叠层的淀积，所述叠层至少包括三层材料层，且至少有一层材料层至少相对于其相邻的一材料层具有刻蚀选择性；进行平坦化，直至第一孔槽两侧的待刻蚀层之上的叠层被移除；根据刻蚀选择性，在第一孔槽的深度方向上去除至少一材料层，以形成第二孔槽。本发明可以灵活调节孔槽的尺寸，易于刻蚀、质量高且成本低。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种自对准形成孔槽、电容的方法及孔槽、电容。
背景技术
在半导体制造工艺中，经常需要通过刻蚀开出孔槽来，随着集成电路的发展，对集成度的要求越来越高，也对刻蚀技术提出了挑战。
对于孔槽的刻蚀，通常是先刻蚀出孔槽的掩膜图案，而后在掩膜图案的掩盖下刻蚀出相应的孔槽。而由于孔槽的尺寸越来越小，刻蚀出大深宽比和表面积比的沟槽很困难，目前，在工业界广泛应用的最先进的光刻机是193nm浸没式光刻机，预计未来的EUV光刻机也可以使刻蚀图形的尺寸延伸到10nm以下，通过浸没式光刻机和EUV技术可以实现45/22nm及以下尺寸图形的曝光。然而，却对刻蚀工艺提出很高的要求，同时，这些先进的光刻机的价格及其昂贵，制造技术也相对复杂，无法短时间内普遍应用到各个刻蚀工艺中去。
发明内容
本发明的目的旨在至少解决上述技术缺陷，提供一种低成本的自对准形成具有大深宽比和表面积孔槽、电容结构及其形成方法。
本发明提供了一种自对准形成孔槽的方法，包括步骤：
提供待刻蚀层；
在待刻蚀层上沉积硬掩膜层；
刻蚀所述硬掩膜层，以形成图案；
根据所述图案刻蚀待刻蚀层，以形成第一孔槽；
进行叠层的淀积，所述叠层至少包括两层材料层，且至少有一层材料层至少相对于其相邻的一材料层具有刻蚀选择性；
在第一孔槽内形成了具有不同刻蚀选择性的叠层；
进行平坦化，直至第一孔槽两侧的待刻蚀层之上的叠层被移除；
根据刻蚀选择性，在第一孔槽的深度方向上去除至少一材料层，以形成第二孔槽。
可选的，在第一孔槽的深度方向上去除至少一材料层的步骤具体为：根据刻蚀选择性，各项异性刻蚀至少一材料层，以形成第二孔槽。
可选的，在第一孔槽的深度方向上去除至少一材料层的步骤具体为：根据刻蚀选择性，进行各项同性刻蚀，去除部分高度的至少一材料层；进行各项异性刻蚀，去除剩余部分高度的至少一材料层，以形成第二孔槽。
此外，本发明还提供了电容的形成方法，待刻蚀层为衬底上的介质层，包括步骤：
利用上述方法形成第二孔槽；
利用第二孔槽形成电容；
形成与电容的电极连接的电连线。
可选的，叠层中的材料层为介质材料，形成电容的步骤为：依次淀积第一电极层、介电层和第二电极层。
可选的，形成电连线的步骤为：
去除部分的第二电极层，以形成第一区域；
在第一区域上形成与第一电极层接触的第一电连线，以及形成与第二电极层接触的第二电连线。
可选的，第一孔槽暴露待刻蚀层中的金属互连层；其中：
形成第二孔槽的步骤为：根据刻蚀选择性，在第一孔槽的深度方向上至少去除叠层中的第一层材料层，直至暴露金属互连层，以形成第二孔槽；
形成电连线的步骤为：形成与金属互连层接触的第一电连线；形成与第二电极层接触的第二电连线。
可选的，叠层中的材料层为金属材料，第一孔槽暴露待刻蚀层中的金属互连层；其中：
形成第二孔槽的步骤为：根据刻蚀选择性，在第一孔槽的深度方向上去除叠层中的第一层材料层之外的至少一材料层，以形成第二孔槽，第一层材料层为第一电极层；
形成电容的步骤为：依次淀积介电层和第二电极层；
形成电连线的步骤为：形成与金属互连层接触的第一电连线；形成与第二电极层接触的第二电连线。
此外，本发明还提供了一种孔槽结构，包括：
待刻蚀层，待刻蚀层中具有第一孔槽；
在第一孔槽内形成了具有不同刻蚀选择性的叠层；
根据刻蚀选择性，在第一孔槽的深度方向上去除至少一材料层，以形成第二孔槽；
形成在第一孔槽中的至少一个第二孔槽，第二孔槽为环状和/或孔状的同心孔槽，且越靠近中心的第二孔槽的孔深越小，第二孔槽之间由隔层间隔。
另外，本发明还提供了一种电容结构，其特征在于，包括：
衬底及衬底上的介质层；
形成在介质层中的第一孔槽；
形成在第一孔槽中的至少一个第二孔槽，第二孔槽为环状和/或孔状的同心孔槽，且越靠近中心的第二孔槽的孔深越小，且第二孔槽之间由绝缘隔层间隔；
在第二孔槽的内表面上依次形成的第一电极层、介电层和第二电极层；
与第一电极层和第二电极层分别连接的第一电连线和第二电连线。
可选的，第一电极层还形成于介质层上，以与第一电连线接触连接。
可选的，第一孔槽下有金属互连层，第一孔槽侧壁处的第二孔槽中的第一电极层与该金属互连层电连接；第一电连线与金属互连层接触连接。
此外，本发明又提供了一种电容结构，包括：
衬底及衬底上的介质层，介质层中具有金属互连层；
形成在介质层中的第一孔槽；
形成在第一孔槽内表面上的第一金属层，第一金属层与金属互连层相接触；
形成在第一孔槽中的至少一个第二孔槽，第二孔槽为环状和/或孔状的同心孔槽，且越靠近中心的第二孔槽的孔深越小，且第二孔槽之间由金属隔层间隔；
在第二孔槽的内表面上依次形成的介电层和第二电极层；
与金属互连层和第二电极层分别连接的第一电连线和第二电连线。
本发明实施例提供的自对准形成的孔槽、电容及其形成方法，先形成大尺寸的孔槽，而后通过淀积叠层的材料层，通过选择性刻蚀叠层中的至少某一层来形成小尺寸的孔槽，其通过淀积的厚度来控制小尺寸孔槽的尺寸，可以灵活调节孔槽的尺寸，形成的孔槽为环状孔槽，具有更大的表面积，且由于是通过选择性刻蚀进行去除，易于刻蚀、质量高且成本低。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了根据本发明实施例的自对准形成孔槽的工艺方法的流程示意图；
图2-6示出了根据本发明实施例的方法自对准形成孔槽的各个制造过程的截面示意图；
图7和图8示出了图6中形成的不同形状的孔槽的俯视图；
图9-11示出了根据本发明实施例一的方法形成电容结构的各个制造过程的截面示意图；
图12-14示出了根据本发明实施例二的方法形成电容结构的各个制造过程的截面示意图；
图15-17示出了根据本发明实施例三的方法形成电容结构的各个制造过程的截面示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明提出了一种自对准形成孔槽的方法，首先形成大尺寸的沟槽，而后在沟槽中形成叠层结构，利用叠层间的刻蚀选择性，选择性刻蚀去除叠层中的材料层，进一步形成环状的更小尺寸的沟槽。该方法可以灵活控制孔槽的尺寸，易于刻蚀、质量高且成本低，且孔槽具有更大的表面积。
为了更好的理解本发明，以下将结合流程示意图图1和制造过程示意图2-6对本发明的实施例的孔槽结构进行详细的描述。
首先，提供待刻蚀层100，参考图2所示。
在本实施例中，待刻蚀层100为衬底上的介质层，如二氧化硅的层间介质层，衬底中可以已经形成有半导体器件和金属连线，半导体器件可以包括CMOS器件或其他必要的器件。
而后，刻蚀待刻蚀层，以形成第一孔槽104，参考图3所示。
在本实施例中，首先，如图2所示，在待刻蚀层100上淀积硬掩膜102，例如氮化硅，接着，如图2所示，进行刻蚀，将硬掩膜102进行图案化；而后，在硬掩膜102的掩盖下，继续刻蚀待刻蚀层100，从而形成第一孔槽104，根据需要，该孔槽104可以为圆形孔、方形孔或其他形状的孔。
接着，进行叠层200的淀积，所述叠层200至少包括两层材料层，且至少有一层材料层至少相对于其相邻的一材料层具有刻蚀选择性，参考图4所示。
在一个具体的实施例中，叠层200为四层的结构，依次淀积第一材料层200-1、第二材料层200-2、第三材料层200-3和第四材料层200-4，其中第一材料层200-1和第三材料层200-3可以为氮化硅或氮化钛，第二材料层200-2和第四材料层200-4可以为氧化硅，这两种材料具有刻蚀选择性，他们的厚度可以根据最终所需形成的孔槽的尺寸来确定，本实施例中，可以厚度范围可以为20nm～100nm。在其他实施例中，可以根据具体的需要来选择叠层中材料层的材料，其材料并不局限于介质材料，根据具体的需要还可以为金属材料等。
而后，进行平坦化，直至第一孔槽104两侧的待刻蚀层100之上的叠层110被移除，参考图5所示。
本实施例中，可以采用机械化学研磨(CMP)的方法进行平坦化，直至暴露硬掩膜102，该硬掩膜102为刻蚀停止层，这样，在第一孔槽104中形成了具有不同刻蚀选择性的叠层，如图5所示。
接着，根据刻蚀选择性，在第一孔槽深度方向上去除至少一材料层，以形成第二孔槽120-1、120-2，参考图6所示。
在本实施例中，由于两种材料具有刻蚀选择性，可以采用各项异性刻蚀的方法进行刻蚀，刻蚀停止在第二材料层200-2和待刻蚀层100上，从而去除第一材料层200-1和第三材料层200-3在第一沟槽深度方向上的部分，形成了更小尺寸的第二孔槽120-1、120-2，该第二孔槽为环状的槽。由于是利用刻蚀选择性进一步进行刻蚀，相对于直接刻蚀，会更易于刻蚀，且刻蚀质量高，无需更高端的刻蚀设备即能完成，降低了生产成本。
需要说明的是，在本发明中第一孔槽深度方向上的材料层是指相对于第一孔槽侧壁上的那部分材料层。
在另外的一个实施例中，还可以采用各向同性刻蚀与各项异性刻蚀并用的方法来形成第二孔槽。具体的，首先，根据刻蚀选择性，进行各项同性刻蚀，去除部分高度的第一材料层110-1和第三材料层110-3；接着，进行各项异性刻蚀，刻蚀停止在第二材料层110-2和待刻蚀层100上，从而形成更小尺寸的第二孔槽120-1、120-2。先采用各项同性刻蚀，使得刻蚀效果更好，提高孔槽的质量。
如图7和8所示，为上述实施例形成的孔槽结构的俯视示意图，其中，图7为第一孔槽为圆孔时形成的孔槽结构，图8为第一孔槽为方孔时形成的孔槽结构，由于叠层的在第一孔槽侧壁的部分被移除，则形成了环状的第二孔槽，根据第一孔槽的形状，第二孔槽可以为方形、圆形或其他相应形状的孔槽。第二孔槽的数量可以为一个或多个，在为多个时，可以为同心的环状的第二孔槽，或者同心的环状和孔状的第二孔槽。
此处叠层的层数以及选择性刻蚀去除的材料层的层仅为示例，可以根据具体的需要，进行叠层的设置以及具体材料层的去除，在选择性刻蚀后，可以形成环状槽，也可以形成孔槽，例如参考图7所示，若将叠层中最后一层的填充材料层110-4去除，则会形成孔径更小的孔状的第二孔槽。
此外，本发明还提供了上述方法形成的孔槽结构，参考图5所示，包括：待刻蚀层100，待刻蚀层中具有第一孔槽104；形成在第一孔槽中的至少一个第二孔槽120-1，第二孔槽为环状和/或孔状的同心孔槽，且越靠近中心的第二孔槽的孔深越小，第二孔槽之间由隔层110-2、110-1间隔。
在本发明中，由于是通过淀积叠层后选择性去除叠层中的至少一材料层来形成环状的孔槽的，这使得越靠近中心的第二孔槽的孔深越小，也就是说，对于每一个第二孔槽，其靠近中心侧的隔层与第一孔槽的形状一致，都具有侧壁和底壁，第二孔槽之间由隔层的侧壁和底壁隔离开。在本发明的实施例中，隔层的底壁有具有刻蚀选择性的第一材料层和第二材料层组成，隔层的侧壁为第二材料层。
本发明中的孔槽结构可以应用于电容结构的形成，为了更好的理解本发明的方案和效果，以下将结合具体的实施例进行详细的说明。
实施例一
在本实施例中，利用上述方法形成的孔槽结构形成电容，电容的电连线形成在上电极的一侧。
参考图9所示，在步骤S10，先形成第二孔槽220-1、220-2、220-3，形成第二孔槽的步骤同上述实施例，本实施例中仅描述与上述形成孔槽的实施例不同的部分。
首先，提供待刻蚀层202。
本实施例中，待刻蚀层为衬底200上的介质层202，该介质层可以为层间介质层，衬底200上已集成有MOS器件，介质层中形成有金属互连层230、232。
接着，刻蚀待刻蚀层202，以形成第一孔槽204。
而后，进行叠层的淀积，所述叠层至少包括两层材料层，且至少有一层材料层至少相对于其相邻的一材料层具有刻蚀选择性。
本实施例中，所述叠层包括五层材料层，即依次为第一材料层至第五材料层210-1—210-5，都为介质材料，其中第一、第三和第五材料层可以为氮化硅，第二和第四材料层可以为氧化硅。
接着，进行平坦化，直至第一孔槽两侧的待刻蚀层之上的叠层被移除。
而后，根据刻蚀选择性，在第一孔槽的深度方向上去除至少一材料层，以形成第二孔槽。
在本实施例中，将第一、第三和第五材料层在深度方向上去除，从而形成同心的第二孔槽220-1、220-2、220-3，其中第二孔槽220-1、220-2为环状，第二孔槽220-3为孔状。
接着，在步骤S11，依次淀积第一电极层240、介电层242和第二电极层244，以形成电容，参考图10所示。
可以通过传统工艺依次淀积第一电极金属材料、介电材料和第二电极金属材料来形成MIM的电容，例如Cu、Ta2O5和Cu的材料，第一电极金属材料在环状和孔状的第二孔槽的内壁上形成，而后第二电极金属材料填满了整个第二孔槽，并进行平坦化，使得第二电极层填满第二孔槽并覆盖第二孔槽的顶部，以便于与电连线连接。电容的堆叠形成在第二孔槽内以及介质层上，以便于形成与下电极连接的电连线。
接着，在步骤S12，形成与电容的电极连接的电连线260、262，如图11所示。
在淀积后，进行刻蚀，去除部分的第二电极层，以形成第一区域，该区域用于形成第一电连线。
接着，在第一区域上形成与第一电极层240接触的第一电连线262，以及形成与第二电极层244接触的第二电连线260。
至此，形成了本发明实施例的电容结构，参考图9和11所示，该电容结构包括：
衬底200及衬底上的介质层202；
形成在介质层202中的第一孔槽204；
形成在第一孔槽204中的至少一个第二孔槽，第二孔槽为环状220-1和/或孔状220-3的同心孔槽，且越靠近中心的第二孔槽的孔深越小，且第二孔槽之间由绝缘的隔层210-2、210-1间隔；
在第二孔槽的内表面上依次形成的第一电极层240、介电层242，和填满并覆盖第二孔槽的第二电极层244，该第一电极层24向介质层延伸；
与介质层上的第一电极层240和第二电极层244分别连接的第一电连线262和第二电连线260。
以上为本实施例的电容及形成方法，通过上述方法形成的电容结构，兼具深宽比和表面积，且可以自对准的实现，工艺简单且易于集成。
实施例二
在本实施例中，利用上述孔槽形成方法形成的孔槽结构来形成电容，电容的电连线分别从下电极和上电极连接。
参考图12所示，在步骤S20，先形成第二孔槽220-1、220-2、220-3，形成第二孔槽的步骤同上述实施例一，本实施例中仅描述与上述形成孔槽的实施例不同的部分。
首先，提供待刻蚀层202。
本实施例中，待刻蚀层为衬底200上的介质层202，该介质层可以为层间介质层，衬底200上已集成有MOS器件，介质层中形成有金属互连层230、232。
接着，刻蚀待刻蚀层202，以形成第一孔槽204，该第一孔槽204暴露出介质层202中的金属互连层230，即第一孔槽204形成在金属互连层230之上，该金属互联层230可以用于与第一电极的电连线的连接，即下电极的连接。
而后，进行叠层的淀积，所述叠层至少包括两层材料层，且至少有一层材料层至少相对于其相邻的一材料层具有刻蚀选择性。
具体步骤同实施例一。
接着，接着，进行平坦化，直至第一孔槽两侧的待刻蚀层之上的叠层被移除。
而后，根据刻蚀选择性，在第一孔槽的深度方向上至少去除叠层中的第一层材料层210-1，直至暴露金属互连层230，以形成第二孔槽220-1、220-2、220-3。
具体步骤同实施例一。
接着，在步骤S21，依次淀积第一电极层240、介电层242和第二电极层244，以形成电容，参考图13所示。
可以通过传统工艺依次淀积第一电极金属材料、介电材料和第二电极金属材料来形成MIM的电容，例如Cu、Ta2O5和Cu的材料，第一电极金属材料在环状和孔状的第二孔槽的内壁上形成，而后第二电极金属材料填满了整个第二孔槽，并进行平坦化，使得第二电极层填满第二孔槽并覆盖第二孔槽的顶部，以便于与电连线连接。
接着，在步骤S22，形成与金属互连层230接触的第一电连线262，形成与第二电极层244接触的第二电连线260，如图14所示。这样，通过第一沟槽下预设的金属互连层230，使得第一电极层，即下电极，通过该金属互连层230实现电连接。
至此，形成了本发明实施例的电容结构，参考图12和14所示，该电容结构包括：
衬底200及衬底上的介质层202，介质层中形成有金属互连层230；
形成在介质层202中的第一孔槽204，第一孔槽下有金属互连层230；
形成在第一孔槽204中的至少一个第二孔槽，第二孔槽为环状220-1和/或孔状220-3的同心孔槽，且越靠近中心的第二孔槽的孔深越小，且第二孔槽之间由绝缘的隔层210-2、210-1间隔；
在第二孔槽的内表面上依次形成的第一电极层240、介电层242，和填满并覆盖第二孔槽的第二电极层244，该第一电极层24向介质层延伸，第一孔槽侧壁处的第二孔槽220-1中的第一电极层240与金属互连层230电连接；
与介质层上的第一电极层240通过金属互连层230与第一电连线262接触连接，第二电极层244与第二电连线260接触连接。
以上为本实施例的电容及形成方法，通过上述方法形成的电容结构，兼具深宽比和表面积，且可以自对准的实现，工艺简单且易于集成。
实施例三
在本实施例中，利用上述孔槽形成方法形成的孔槽结构来形成电容，叠层中的材料层为金属材料，使得第一材料层能够作为电容的第一电极层。
参考图15所示，在步骤S30，先形成第二孔槽220-1、220-2，形成第二孔槽的步骤同上述实施例一，本实施例中仅描述与上述形成孔槽的实施例不同的部分。
首先，提供待刻蚀层202。
本实施例中，待刻蚀层为衬底200上的介质层202，该介质层可以为层间介质层，衬底200上已集成有MOS器件，介质层中形成有金属互连层230、232。
接着，刻蚀待刻蚀层202，以形成第一孔槽204，该第一孔槽204暴露出介质层202中的金属互连层230，即第一孔槽204形成在金属互连层230之上，该金属互联层230可以用于与第一电极的电连线的连接，即下电极的连接。
而后，进行叠层的淀积，所述叠层至少包括两层材料层，且至少有一层材料层至少相对于其相邻的一材料层具有刻蚀选择性，叠层中的材料层为金属材料。
本实施例中，所述叠层包括四层材料层，即依次为第一材料层至第四材料层210-1—210-4，都为金属材料，其中，第一、第三材料层可以为TaN，第二和第四材料层可以为TiN或Ta。
接着，进行平坦化，直至第一孔槽两侧的待刻蚀层之上的叠层被移除。
而后，根据刻蚀选择性，在第一孔槽的深度方向上去除叠层中的第一层材料层之外的至少一材料层210-2、210-4，以形成第二孔槽220-1、220-2，第一层材料层为第一电极层。
也就是说，在该步骤中，要保留叠层中的第一材料层210-1，选择性去除其他材料层中的至少一层，这样，第一材料层即为电容结构中的第一电极层，可以通过介质层中的金属互连层230与电连线连接。
接着，在步骤S31，依次淀积介电层242和第二电极层244，从而形成电容结构，参考图16所示。
可以通过传统工艺依次淀积介电材料和第二电极金属材料来形成MIM的电容，例如Ta2O5和Cu的材料，第二电极金属材料在环状和孔状的第二孔槽的内壁上形成，而后第二电极金属材料填满了整个第二孔槽，并进行平坦化，使得第二电极层填满第二孔槽并覆盖第二孔槽的顶部，以便于与电连线连接。
接着，在步骤S32，形成与金属互连层230接触的第一电连线262，形成与第二电极层244接触的第二电连线260，如图17所示。这样，通过第一沟槽下预设的金属互连层230，使得第一电极层，即下电极，通过该金属互连层230实现电连接。
至此，形成了本发明实施例的电容结构，参考图15和17所示，该电容结构包括：
衬底200及衬底上的介质层202，介质层中具有金属互连层230；
形成在介质层中的第一孔槽204；
形成在第一孔槽内表面上的第一金属层210-1，第一金属层210-1与金属互连层230相接触；
形成在第一孔槽中的至少一个第二孔槽220-1、220-2，第二孔槽为环状和/或孔状的同心孔槽，且越靠近中心的第二孔槽的孔深越小，且第二孔槽之间由金属隔层间隔；
在第二孔槽的内表面上依次形成的介电层242和第二电极层244；
与金属互连层和第二电极层分别连接的第一电连线262和第二电连线260。
以上为本实施例的电容及形成方法，通过上述方法形成的电容结构，兼具深宽比和表面积，且可以自对准的实现，工艺简单且易于集成。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (13)
1.一种自对准形成孔槽的方法，其特征在于，包括步骤：
提供待刻蚀层；
在待刻蚀层上沉积硬掩膜层；
刻蚀所述硬掩膜层，以形成图案；
根据所述图案刻蚀待刻蚀层，以形成第一孔槽；
进行叠层的淀积，所述叠层至少包括两层材料层，且至少有一层材料层至少相对于其相邻的一材料层具有刻蚀选择性；
在第一孔槽内形成了具有不同刻蚀选择性的叠层；
进行平坦化，直至第一孔槽两侧的待刻蚀层之上的叠层被移除；
根据刻蚀选择性，在第一孔槽的深度方向上去除至少一材料层，以形成第二孔槽。
2.根据权利要求1所述的方法，其特征在于，在第一孔槽的深度方向上去除至少一材料层的步骤具体为：根据刻蚀选择性，各项异性刻蚀至少一材料层，以形成第二孔槽。
3.根据权利要求1所述的方法，其特征在于，在第一孔槽的深度方向上去除至少一材料层的步骤具体为：根据刻蚀选择性，进行各项同性刻蚀，去除部分高度的至少一材料层；进行各项异性刻蚀，去除剩余部分高度的至少一材料层，以形成第二孔槽。
4.一种电容的形成方法，其特征在于，包括步骤：
利用权利要求1-3中任一项所述的方法形成第二孔槽，待刻蚀层为衬底上的介质层；
利用第二孔槽形成电容；
形成与电容的电极连接的电连线。
5.根据权利要求4所述的电容的形成方法，其特征在于，叠层中的材料层为介质材料，形成电容的步骤为：依次淀积第一电极层、介电层和第二电极层。
6.根据权利要求5所述的电容的形成方法，其特征在于，形成电连线的步骤为：
去除部分的第二电极层，以形成第一区域；
在第一区域上形成与第一电极层接触的第一电连线，以及形成与第二电极层接触的第二电连线。
7.根据权利要求5所述的电容的形成方法，其特征在于，第一孔槽暴露待刻蚀层中的金属互连层；其中：
形成第二孔槽的步骤为：根据刻蚀选择性，在第一孔槽的深度方向上至少去除叠层中的第一层材料层，直至暴露金属互连层，以形成第二孔槽；
形成电连线的步骤为：形成与金属互连层接触的第一电连线；形成与第二电极层接触的第二电连线。
8.根据权利要求4所述的电容的形成方法，其特征在于，叠层中的材料层为金属材料，第一孔槽暴露待刻蚀层中的金属互连层；其中：
形成第二孔槽的步骤为：根据刻蚀选择性，在第一孔槽的深度方向上去除叠层中的第一层材料层之外的至少一材料层，以形成第二孔槽，第一层材料层为第一电极层；
形成电容的步骤为：依次淀积介电层和第二电极层；
形成电连线的步骤为：形成与金属互连层接触的第一电连线；形成与第二电极层接触的第二电连线。
9.一种孔槽结构，其特征在于，包括：
待刻蚀层，待刻蚀层中具有第一孔槽；
在第一孔槽内形成了具有不同刻蚀选择性的叠层；
根据刻蚀选择性，在第一孔槽的深度方向上去除至少一材料层，以形成第二孔槽；
形成在第一孔槽中的至少一个第二孔槽，第二孔槽为环状和/或孔状的同心孔槽，且越靠近中心的第二孔槽的孔深越小，第二孔槽之间由隔层间隔。
10.一种电容结构，其特征在于，包括：
衬底及衬底上的介质层；
形成在介质层中的第一孔槽；
形成在第一孔槽中的至少一个第二孔槽，第二孔槽为环状和/或孔状的同心孔槽，且越靠近中心的第二孔槽的孔深越小，且第二孔槽之间由绝缘隔层间隔；
在第二孔槽的内表面上依次形成的第一电极层、介电层和第二电极层；
与第一电极层和第二电极层分别连接的第一电连线和第二电连线。
11.根据权利要求10所述的电容结构，其特征在于，第一电极层还形成于介质层上，以与第一电连线接触连接。
12.根据权利要求10所述的电容结构，其特征在于，第一孔槽下有金属互连层，第一孔槽侧壁处的第二孔槽中的第一电极层与该金属互连层电连接；第一电连线与金属互连层接触连接。
13.一种电容结构，其特征在于，包括：
衬底及衬底上的介质层，介质层中具有金属互连层；
形成在介质层中的第一孔槽；
形成在第一孔槽内表面上的第一金属层，第一金属层与金属互连层相接触；
形成在第一孔槽中的至少一个第二孔槽，第二孔槽为环状和/或孔状的同心孔槽，且越靠近中心的第二孔槽的孔深越小，且第二孔槽之间由金属隔层间隔；
在第二孔槽的内表面上依次形成的介电层和第二电极层；
与金属互连层和第二电极层分别连接的第一电连线和第二电连线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410360940.1A CN105280726B (zh) | 2014-07-25 | 2014-07-25 | 自对准形成孔槽、电容的方法及孔槽、电容 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410360940.1A CN105280726B (zh) | 2014-07-25 | 2014-07-25 | 自对准形成孔槽、电容的方法及孔槽、电容 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105280726A CN105280726A (zh) | 2016-01-27 |
| CN105280726B true CN105280726B (zh) | 2018-04-06 |
Family
ID=55149412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410360940.1A Active CN105280726B (zh) | 2014-07-25 | 2014-07-25 | 自对准形成孔槽、电容的方法及孔槽、电容 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105280726B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101471239A (zh) * | 2007-12-26 | 2009-07-01 | 东部高科股份有限公司 | 半导体器件的测试图样及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7969011B2 (en) * | 2008-09-29 | 2011-06-28 | Sandisk 3D Llc | MIIM diodes having stacked structure |
| US9048212B2 (en) * | 2012-05-15 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and methods of manufacturing capacitors |
-
2014
- 2014-07-25 CN CN201410360940.1A patent/CN105280726B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101471239A (zh) * | 2007-12-26 | 2009-07-01 | 东部高科股份有限公司 | 半导体器件的测试图样及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105280726A (zh) | 2016-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9209076B2 (en) | Method of double patterning lithography process using plurality of mandrels for integrated circuit applications | |
| US9472690B2 (en) | Deep trench capacitor manufactured by streamlined process | |
| US7943476B2 (en) | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area | |
| US8810002B2 (en) | Vertical metal insulator metal capacitor | |
| US20080076071A1 (en) | Method of forming a fine pattern | |
| US9412651B2 (en) | Air-gap formation in interconnect structures | |
| US9269606B2 (en) | Spacer enabled active isolation for an integrated circuit device | |
| CN101937902A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN103972208A (zh) | 用于改进的沉积选择性的保护层 | |
| US8610275B2 (en) | Semiconductor contact structure including a spacer formed within a via and method of manufacturing the same | |
| US9343237B2 (en) | Vertical metal insulator metal capacitor | |
| US8551856B2 (en) | Embedded capacitor and method of fabricating the same | |
| CN105280726B (zh) | 自对准形成孔槽、电容的方法及孔槽、电容 | |
| US7671446B2 (en) | Semiconductor capacitor and manufacturing method | |
| US20190214456A1 (en) | Capacitors | |
| CN108962818A (zh) | 电容结构的制作方法以及电容结构 | |
| KR100641546B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| US20240170328A1 (en) | Method for Forming an Interconnection Structure | |
| US8664743B1 (en) | Air-gap formation in interconnect structures | |
| KR20060074424A (ko) | 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| TWI221300B (en) | Method of building metal-insulator-metal capacitors in Cu inter-connects | |
| KR100778852B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US8889506B1 (en) | Structure and method for interconnect spatial frequency doubling using selective ridges | |
| KR100772074B1 (ko) | 반도체 장치의 커패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220323 Address after: Room 108, floor 1, building 4, No. 2 dacuodeng Hutong, Dongcheng District, Beijing 100010 Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |