CN105280476B - 一种改善晶圆边缘产品良率的方法 - Google Patents

一种改善晶圆边缘产品良率的方法 Download PDF

Info

Publication number
CN105280476B
CN105280476B CN201510591788.2A CN201510591788A CN105280476B CN 105280476 B CN105280476 B CN 105280476B CN 201510591788 A CN201510591788 A CN 201510591788A CN 105280476 B CN105280476 B CN 105280476B
Authority
CN
China
Prior art keywords
layer
product yield
crystal round
round fringes
deielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510591788.2A
Other languages
English (en)
Other versions
CN105280476A (zh
Inventor
刘鹏
任昱
吕煜坤
张旭昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510591788.2A priority Critical patent/CN105280476B/zh
Publication of CN105280476A publication Critical patent/CN105280476A/zh
Application granted granted Critical
Publication of CN105280476B publication Critical patent/CN105280476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种改善晶圆边缘产品良率的方法，在STI CMP工艺前，在介质膜保护层上增加沉积一研磨停止层，然后通过涂布光刻负胶，进行晶圆边缘曝光，使晶圆边缘曝光区域的光刻负胶保留，而将晶圆边缘曝光区域以外的光刻负胶去除，接着，刻蚀去除光刻负胶覆盖区域以外的研磨停止层，停止在介质膜保护层上，然后再进行STI CMP工艺，以在STI的硬掩模层去除工艺后，使晶圆边缘曝光区域的介质膜保护层得以保留，可避免因Si直接裸露而造成的金属离子污染和深沟槽刻蚀产生的硅刺问题，从而提高了产品良率。

Description

一种改善晶圆边缘产品良率的方法
技术领域
本发明涉及微电子领域，更具体地，涉及一种改善晶圆边缘产品良率的方法。
背景技术
完整的电路是由分离的器件通过特定的电学通路连接起来的。因此,在集成电路制造中必须能够把器件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路结构。隔离不好会造成漏电、击穿低、闩锁效应等。所以，隔离技术是集成电路制造中的一项关键技术。
随着器件向深亚微米发展，在线宽小于0.25μm的半导体晶圆加工工艺中，STI(shallow trench isolation，浅沟槽隔离)被广泛应用。
请参阅图1a～图1c，图1a～图1c是现有的一种STI的工艺流程示意图。现有的一种STI的基本工艺流程包括：如图1a所示，首先，在晶圆基片100上依次沉积垫层氧化膜101、氮化硅硬掩模层102，然后涂敷光刻胶，通过光刻刻蚀去掉场区的垫层氧化膜和氮化硅硬掩模层；接着，利用离子刻蚀在场区形成一定深度的沟槽；然后，如图1b所示，进行场区注入，用HDPCVD(高密度等离子体化学气相沉积)工艺沉积氧化硅介质膜保护层103填充沟槽；最后，如图1c所示，用化学机械抛光(CMP)技术去掉表面的氧化硅介质膜保护层103，使晶圆表面平整化，并形成沟槽隔离区和有源区。
在上述的工艺流程中，当光刻胶涂覆后，在晶圆边缘(图示右侧部分)的正反两面都会有光刻胶堆积。边缘的光刻胶一般涂布不均匀，不能得到很好的图形，而且容易发生剥离(Peeling)而影响其它部分的图形，所以需要去除晶圆边缘的光刻胶，称为去边工艺(Edge Bead Remove，EBR)。EBR通常包括化学方法(Chemical EBR)和光学方法(OpticalEBR)。其中，光学方法即晶圆边缘曝光(Wafer Edge Exposure，WEE)，在完成图形的曝光后，用激光曝光晶圆边缘，然后在显影或特殊溶剂中溶解去除。
由于在STI光刻时使用了EBR和WEE，造成晶圆边缘的STI CMP的氮化硅硬掩模层(作为研磨时的停止层)被刻蚀，导致CMP工艺研磨到STI底部，使得晶圆表面露出。如图1c所示，右侧部的部分氧化硅介质膜保护层103已被完全研磨掉，露出下方的硅层。这种情况对于特定产品，会有以下几个缺点：
1.晶圆边缘区域表面的硅裸露出来，如果环境和机台中的金属离子水平较高，并且工艺流程中有高温工艺，会造成晶圆边缘的器件特性失效，特别是对金属离子污染比较敏感的器件，产品良率会有明显下降；
2.对于Power MOS、存储器、MEMS等一些有深硅刻蚀(Deep Silicon Etch)工艺的产品，在大面积裸露区域会有硅刺(black Silicon)缺陷产生。而STI光刻工艺如果不使用去边工艺，又会有Peeling缺陷产生的问题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种改善晶圆边缘产品良率的方法，在晶圆边缘的光刻去边区域，可避免因Si直接裸露而造成的金属离子污染和深沟槽刻蚀产生的硅刺问题。
为实现上述目的，本发明的技术方案如下：
一种改善晶圆边缘产品良率的方法，包括：
步骤S01：提供一半导体晶圆，在晶圆上依次沉积垫层氧化膜、氮化硅硬掩模层，然后涂敷光刻胶，通过光刻、刻蚀去掉场区的垫层氧化膜和氮化硅硬掩模层，其中包括进行去除晶圆边缘光刻胶的第一次晶圆边缘曝光工艺；接着，在场区形成STI沟槽，并全面沉积一介质膜保护层，以进行沟槽填充；
步骤S02：在介质膜保护层上沉积一研磨停止层；
步骤S03：涂布光刻负胶，进行第二次晶圆边缘曝光，使晶圆边缘曝光区域的光刻负胶保留，而将晶圆边缘曝光区域以外的光刻负胶去除；然后，刻蚀去除光刻负胶覆盖区域以外的研磨停止层，停止在介质膜保护层上；
步骤S04：进行STI CMP工艺，将氮化硅硬掩模层和研磨停止层作为研磨时的保护层，以在STI的氮化硅硬掩模层去除工艺后，使整个晶圆边缘曝光区域的介质膜保护层得以保留。
优选地，所述研磨停止层的材料为氮化硅或多晶硅。
优选地，所述研磨停止层的厚度为100～5000埃。
优选地，所述介质膜保护层的材料为氧化硅。
优选地，所述第二次晶圆边缘曝光时光刻负胶的设定去边距离与第一次晶圆边缘曝光时光刻胶的设定去边距离之差不超过-0.5mm。
优选地，通过PECVD工艺沉积氮化硅或多晶硅研磨停止层。
优选地，通过炉管工艺生长氮化硅或多晶硅研磨停止层。
优选地，步骤S03中，采用研磨停止层对介质膜保护层高选择比的刻蚀工艺，刻蚀去除光刻负胶覆盖区域以外的研磨停止层。
优选地，所述研磨停止层对介质膜保护层的刻蚀选择比大于2：1。
优选地，步骤S03中，采用干法刻蚀或者湿法刻蚀工艺，刻蚀去除光刻负胶覆盖区域以外的研磨停止层。
从上述技术方案可以看出，本发明通过在晶圆边缘的光刻去边区域生成一层介质膜保护层和研磨停止层，利用STI CMP工艺的选择比使晶圆边缘光刻去边区域的这层介质膜保护层得以保留，避免了因Si直接裸露而造成的金属离子污染所导致的器件失效，并可有效解决深硅刻蚀中的硅刺缺陷，从而提高了产品良率。
附图说明
图1a～图1c是现有的一种STI的工艺流程示意图；
图2是本发明一种改善晶圆边缘产品良率的方法的流程图；
图3a～图3e是本发明一实施例中采用图2的方法的工艺流程示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图2，图2是本发明一种改善晶圆边缘产品良率的方法的流程图；同时，请结合参阅图3a～图3e，图3a～图3e是本发明一实施例中采用图2的方法的工艺流程示意图。如图2所示，本发明的一种改善晶圆边缘产品良率的方法，包括：
如框01所示，步骤S01：提供一半导体晶圆，在晶圆上依次沉积垫层氧化膜、氮化硅硬掩模层，然后涂敷光刻胶，通过光刻、刻蚀去掉场区的垫层氧化膜和氮化硅硬掩模层，其中包括进行去除晶圆边缘光刻胶的第一次晶圆边缘曝光工艺；接着，在场区形成STI沟槽，并全面沉积一介质膜保护层，以进行沟槽填充。
请参阅图3a，其显示位于晶圆边缘位置的局部结构。与现有工艺相同地，首先，在晶圆基片100上依次沉积一层垫层氧化膜101和一层氮化硅硬掩模层102。然后在晶圆上全面涂敷一层光刻胶(图略)，并通过光刻、刻蚀去掉场区的垫层氧化膜101和氮化硅硬掩模层102。在此过程中，还包括进行第一次去边工艺(Edge Bead Remove，EBR)，即去除晶圆边缘光刻胶的第一次晶圆边缘曝光工艺。接着，在场区利用离子刻蚀形成具有一定深度的STI沟槽。
请参阅图3b。接着，在晶圆上全面沉积一介质膜保护层103，并将STI沟槽填充，形成器件之间的绝缘隔离。作为一可选的实施方式，介质膜保护层103的材料可以采用氧化硅，并可采用HDPCVD工艺进行沉积。
如框02所示，步骤S02：在介质膜保护层上沉积一研磨停止层。
请参阅图3b。在介质膜保护层103上继续沉积一研磨停止层104。作为一可选的实施方式，所述研磨停止层104的材料可以采用氮化硅或多晶硅。优选地，所述研磨停止层104的厚度可为100～5000埃。进一步地，可以采用PECVD工艺沉积氮化硅或多晶硅研磨停止层；也可以通过炉管工艺生长氮化硅或多晶硅研磨停止层。考虑到热预算，可优先使用PECVD工艺，因为PECVD的工艺温度更低。采用氮化硅或多晶硅层104的目的是利用该材料作为后续进行STI CMP时的研磨停止层，以保护其下方的介质膜保护层103。因此，根据工艺的需要，其厚度可以在100～5000埃之间进行适当地选择。
如框03所示，步骤S03：涂布光刻负胶，进行第二次晶圆边缘曝光，使晶圆边缘曝光区域的光刻负胶保留，而将晶圆边缘曝光区域以外的光刻负胶去除；然后，刻蚀去除光刻负胶覆盖区域以外的研磨停止层，停止在介质膜保护层上。
请参阅图3c。相比传统STI工艺，在本发明的方法中增加了一道负胶涂布工艺和边缘曝光(WEE)工艺。方法是通过在研磨停止层104上涂布一层光刻负胶105，例如可采用I-line负胶，然后进行第二次晶圆边缘曝光，使晶圆边缘曝光区域(即WEE区域)的光刻负胶105被保留下来，而将晶圆边缘曝光区域以外的光刻负胶去除掉。然后，通过刻蚀去除光刻负胶覆盖区域以外的研磨停止层104，停止在介质膜保护层103上。从图中可以看出，位于图示右侧的晶圆边缘曝光区域由于有光刻负胶105的保护，在刻蚀时，其下方的研磨停止层104得以保留，而图示左侧的研磨停止层104已被去除，露出下方的介质膜保护层103。
作为一可选的实施方式，可采用干法刻蚀或者湿法刻蚀工艺，刻蚀去除上述光刻负胶覆盖区域以外的研磨停止层。为了使刻蚀停止在介质膜保护层，需要采用研磨停止层(例如氮化硅或多晶硅)对介质膜保护层(例如氧化硅)高选择比的刻蚀工艺。优选地，所述研磨停止层对介质膜保护层的刻蚀选择比应大于2：1。
作为一优选的实施方式，在进行第二次晶圆边缘曝光时，光刻负胶105的设定去边距离与第一次晶圆边缘曝光时光刻胶的设定去边距离之差应不超过-0.5mm。这样设定的目的是防止在CMP工艺时，把两次WEE时涂敷的光刻胶之间的非重合区域中的氧化硅介质膜保护层全部研磨掉，以避免造成晶圆硅的露出。
请参阅图3d。接着，将晶圆边缘的光刻负胶去除掉，露出下方保留的研磨停止层104。
如框04所示，步骤S04：进行STI CMP工艺，以在STI的氮化硅硬掩模层去除工艺后，使整个晶圆边缘曝光区域的介质膜保护层得以保留。
请参阅图3e。最后，可按照正常工序进行STI CMP，将介质膜保护层103研磨平整，以实现晶圆表面的平坦化。硬掩模层102和研磨停止层104可作为研磨时的保护层，避免表层被过度研磨。
之后，可继续后续的工艺。这样，在STI硬掩模层去除工艺后，整个晶圆WEE区域的介质膜保护层103就被保留了下来，从而避免了在WEE区域发生晶圆表面因CMP工艺而露出硅的现象。
综上所述，本发明通过在晶圆边缘的光刻去边区域生成一层介质膜保护层和研磨停止层，利用STI CMP工艺的选择比使晶圆边缘光刻去边区域的这层介质膜保护层得以保留，避免了因Si直接裸露而造成的金属离子污染所导致的器件失效，并可有效解决深硅刻蚀中的硅刺缺陷，从而提高了产品良率。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种改善晶圆边缘产品良率的方法，其特征在于，包括：
步骤S01：提供一半导体晶圆，在晶圆上依次沉积垫层氧化膜、氮化硅硬掩模层，然后涂敷光刻胶，通过光刻、刻蚀去掉场区的垫层氧化膜和氮化硅硬掩模层，其中包括进行去除晶圆边缘光刻胶的第一次晶圆边缘曝光工艺；接着，在场区形成STI沟槽，并全面沉积一介质膜保护层，以进行沟槽填充；
步骤S02：在介质膜保护层上沉积一研磨停止层；
步骤S03：涂布光刻负胶，进行第二次晶圆边缘曝光，使晶圆边缘曝光区域的光刻负胶保留，而将晶圆边缘曝光区域以外的光刻负胶去除；然后，刻蚀去除光刻负胶覆盖区域以外的研磨停止层，停止在介质膜保护层上；
步骤S04：进行STI CMP工艺，将氮化硅硬掩模层和研磨停止层作为研磨时的保护层，以在STI的氮化硅硬掩模层去除工艺后，使整个晶圆边缘曝光区域的介质膜保护层得以保留。
2.根据权利要求1所述的改善晶圆边缘产品良率的方法，其特征在于，所述研磨停止层的材料为氮化硅或多晶硅。
3.根据权利要求1或2所述的改善晶圆边缘产品良率的方法，其特征在于，所述研磨停止层的厚度为100～5000埃。
4.根据权利要求1所述的改善晶圆边缘产品良率的方法，其特征在于，所述介质膜保护层的材料为氧化硅。
5.根据权利要求1所述的改善晶圆边缘产品良率的方法，其特征在于，所述第二次晶圆边缘曝光时光刻负胶的设定去边距离与第一次晶圆边缘曝光时光刻胶的设定去边距离之差不超过-0.5mm。
6.根据权利要求2所述的改善晶圆边缘产品良率的方法，其特征在于，通过PECVD工艺沉积氮化硅或多晶硅研磨停止层。
7.根据权利要求2所述的改善晶圆边缘产品良率的方法，其特征在于，通过炉管工艺生长氮化硅或多晶硅研磨停止层。
8.根据权利要求1所述的改善晶圆边缘产品良率的方法，其特征在于，步骤S03中，采用研磨停止层对介质膜保护层高选择比的刻蚀工艺，刻蚀去除光刻负胶覆盖区域以外的研磨停止层。
9.根据权利要求8所述的改善晶圆边缘产品良率的方法，其特征在于，所述研磨停止层对介质膜保护层的刻蚀选择比大于2：1。
10.根据权利要求1或8所述的改善晶圆边缘产品良率的方法，其特征在于，步骤S03中，采用干法刻蚀或者湿法刻蚀工艺，刻蚀去除光刻负胶覆盖区域以外的研磨停止层。
CN201510591788.2A 2015-09-17 2015-09-17 一种改善晶圆边缘产品良率的方法 Active CN105280476B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510591788.2A CN105280476B (zh) 2015-09-17 2015-09-17 一种改善晶圆边缘产品良率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510591788.2A CN105280476B (zh) 2015-09-17 2015-09-17 一种改善晶圆边缘产品良率的方法

Publications (2)

Publication Number Publication Date
CN105280476A CN105280476A (zh) 2016-01-27
CN105280476B true CN105280476B (zh) 2018-04-06

Family

ID=55149299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510591788.2A Active CN105280476B (zh) 2015-09-17 2015-09-17 一种改善晶圆边缘产品良率的方法

Country Status (1)

Country Link
CN (1) CN105280476B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098538A (zh) * 2016-08-19 2016-11-09 上海华力微电子有限公司 一种降低半导体晶圆晶边金属扩散污染的方法
CN106129079B (zh) * 2016-08-31 2019-03-26 上海华力微电子有限公司 一种优化cmos图像传感器晶圆边缘缺陷的方法
CN107219728B (zh) * 2017-07-31 2020-09-29 中国振华集团永光电子有限公司（国营第八七三厂） 一种防止硅片翘片的光刻方法
CN107994031B (zh) * 2017-11-16 2020-12-18 长江存储科技有限责任公司 一种3d nand制造方法
CN108152875A (zh) * 2017-12-28 2018-06-12 中国电子科技集团公司第四十四研究所 一种InP基纳米光栅及其制作方法
CN109037036A (zh) * 2018-08-02 2018-12-18 德淮半导体有限公司 晶圆边缘修剪方法
CN109461696B (zh) * 2018-10-15 2021-01-01 上海华虹宏力半导体制造有限公司 一种浅沟槽隔离结构的制作方法
CN110880450A (zh) * 2019-11-28 2020-03-13 上海华力集成电路制造有限公司 改善ild氧化层剥落的方法
CN111341735B (zh) * 2020-03-12 2021-03-26 扬州国宇电子有限公司 一种防止刮蹭台面的钝化结构及其制备方法和应用
CN113808922B (zh) * 2021-09-14 2024-03-19 苏州汉天下电子有限公司 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法
CN116546877B (zh) * 2023-07-07 2023-12-05 长鑫存储技术有限公司 半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905153A (zh) * 2005-07-28 2007-01-31 联华电子股份有限公司 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法
CN102637646A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器制备方法
CN103021926A (zh) * 2012-12-24 2013-04-03 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法及存储器的形成方法
CN103943571A (zh) * 2013-01-21 2014-07-23 华邦电子股份有限公司 非易失性存储器的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030181049A1 (en) * 2002-03-25 2003-09-25 Weng-Hsing Huang Method for improving reliability of STI

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905153A (zh) * 2005-07-28 2007-01-31 联华电子股份有限公司 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法
CN102637646A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器制备方法
CN103021926A (zh) * 2012-12-24 2013-04-03 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法及存储器的形成方法
CN103943571A (zh) * 2013-01-21 2014-07-23 华邦电子股份有限公司 非易失性存储器的制造方法

Also Published As

Publication number Publication date
CN105280476A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
CN105280476B (zh) 一种改善晶圆边缘产品良率的方法
CN105161412B (zh) 一种晶圆边缘产品良率的改善方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
JP3645142B2 (ja) 半導体ウエハの処理方法ならびに半導体装置の製造方法
CN109461696A (zh) 一种浅沟槽隔离结构的制作方法
JP3651344B2 (ja) 半導体装置の製造方法
KR100642461B1 (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR100731090B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100869350B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
CN105336676B (zh) 接触插塞的形成方法
US20230145732A1 (en) Trench Fabrication Method
KR100561524B1 (ko) 소자 분리막 형성 방법
KR20020050762A (ko) 반도체장치의 소자격리방법
TWI803645B (zh) 平面化半導體結構的方法
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100613342B1 (ko) 반도체 소자 및 그 제조방법
KR20020060815A (ko) 반도체 소자의 얕은 트렌치 분리 형성 방법
KR100712983B1 (ko) 반도체 소자의 평탄화 방법
KR100713343B1 (ko) 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법
JP5674304B2 (ja) Ｓｏｉウェハの製造方法
KR20080001340A (ko) 반도체 소자의 소자분리막 형성방법
KR100835420B1 (ko) 반도체장치의 제조방법
KR100396792B1 (ko) 반도체소자의 격리영역 화학기계적 연마방법
TW201507029A (zh) 半導體裝置及其製造方法
JP2000021971A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant