CN105261623A - 芯片、其制备方法、及包括其的图像传感器 - Google Patents

芯片、其制备方法、及包括其的图像传感器 Download PDF

Info

Publication number
CN105261623A
CN105261623A CN201410339966.8A CN201410339966A CN105261623A CN 105261623 A CN105261623 A CN 105261623A CN 201410339966 A CN201410339966 A CN 201410339966A CN 105261623 A CN105261623 A CN 105261623A
Authority
CN
China
Prior art keywords
chip
substrate
metallic structures
photodiode
interconnected metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410339966.8A
Other languages
English (en)
Inventor
刘煊杰
吴秉寰
黄河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410339966.8A priority Critical patent/CN105261623A/zh
Priority to US14/751,134 priority patent/US10269852B2/en
Publication of CN105261623A publication Critical patent/CN105261623A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请公开了一种芯片、其制作方法及包括其的图像传感器。其中，芯片包括：第一芯片，设置有光电二极管以及与光电二极管相连接的第一互连金属结构；第二芯片，设置有晶体管以及与晶体管相连接的第二互连金属结构；第一芯片和第二芯片通过第一互连金属结构和第二互连金属结构连接。由于上述第一芯片中感光二极管的周围不存在晶体管结构，使得感光二极管的有效感光面积以及填充因子得到增加，进而提高了图像传感器的量子转换效率。同时，该芯片还能增加晶体管的集成度，进而使得图像传感器具有更低的功耗。

Description

芯片、其制备方法、及包括其的图像传感器
技术领域
本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种芯片、其制作方法及包括其的图像传感器。
背景技术
图像传感器是能够感受光学图像信息并将其转换成可输出信号的传感器。图像传感器可依据其采用的原理而区分为电荷耦合装置图像传感器(亦即俗称CCD图像传感器)以及CMOS图像传感器，其中CMOS图像传感器基于互补型金属氧化物半导体(CMOS)技术而制造。由于CMOS图像传感器是采用传统的CMOS电路工艺制作，因此可将图像传感器以及其所需要的***电路加以整合，从而使得CMOS图像传感器具有更广的应用前景。
按照接收光线的位置的不同，CMOS图像传感器可以分为前照式的CMOS图像传感器和背照式的CMOS图像传感器。前照式的CMOS图像传感器中的感光二极管位于电路晶体管后方，使得进光量受到遮挡，进而导致量子转换效率降低。背照式的CMOS影像传感器与前照式的CMOS图像传感器相比，最大的优化之处就是将元件内部的结构改变了，即将感光层的元件入射光路调转方向，让光线首先从背部进入光电二极管，避免了在前照式的CMOS图像传感器结构中，光线会受到微透镜和光电二极管之间的结构和厚度的影响，提高了光线接收的效能。
现有前照式的CMOS图像传感器和背照式的CMOS影像传感器中的光电二极管和电路晶体管集成在同一个芯片上，且每个光电二极管与1～5个电路晶体管组成像素单元以作为基本的成像单元。然而，电路晶体管会阻碍光电二极管的光吸收，使得光电二极管的光接收的效能降低，进而导致量子转换效率降低。
发明内容
本申请旨在提供一种芯片、其制作方法及包括其的图像传感器，以提高图像传感器的光电性能。
为了实现上述目的，根据本申请的一个方面，提供了一种芯片，该芯片包括：第一芯片，设置有光电二极管及与光电二极管相连接的第一互连金属结构；第二芯片，设置有晶体管及与晶体管相连接的第二互连金属结构；第一芯片和第二芯片通过第一互连金属结构和第二互连金属结构连接。
进一步地，上述芯片中，第一芯片包括具有对称设置的第一表面和第二表面的第一衬底，光电二极管的感光面形成在第一表面上第一互连金属结构与光电二极管相连，并延伸至第一芯片的第二表面。
进一步地，上述芯片中，第二芯片包括相连设置的第二衬底和第一介质层，晶体管设置在第二衬底中，第二互连金属结构设置在互连层中。
进一步地，上述芯片中，芯片还包括设置于第一芯片与第二芯片之间的连接层，连接层包括与第一互连金属结构连接的第一金属垫，以及分别与第一金属垫和第二互连金属结构连接的第二金属垫。
进一步地，上述芯片中，第一芯片包括：第一衬底；多个光电二极管，设置在第一衬底中；多个第一隔离沟槽，设置在第一衬底中，且每个第一隔离沟槽对应地设置于相邻两个光电二极管之间；第二芯片包括：第二衬底；多个单元区，设置于第二衬底中，每个单元区设置有1～5个晶体管；多个第二隔离沟槽，设置于第二衬底中，且每个第二隔离沟槽对应地设置于相邻两个单元区之间；互连层，设置于第二衬底上，互连层包括第一介质层和设置于第一介质层中与单元区对应设置的互连金属组，各互连金属组包括至少一个第二互连金属结构；第一芯片中的光电二极管与第二芯片中的单元区组成像素单元阵列。
本申请还提供了一种芯片的制作方法，该制作方法包括：制作具有光电二极管和第一互连金属结构的第一芯片，以及具有晶体管和第二互连金属结构的第二芯片，第一芯片中第一互连金属结构与光电二极管相连，第二芯片中第二互连金属结构与晶体管相连接；将第一芯片和第二芯片通过第一互连金属结构和第二互连金属结构进行键合连接。
进一步地，上述芯片的制作方法中，制作第一芯片的步骤包括：提供第一衬底，第一衬底包括相对设置的第一表面和第二表面；由第一衬底的第一表面向下掺杂，形成感光表面裸露的光电二极管；在第一衬底中形成与光电二极管连接且延伸至第一衬底第二表面的第一互连金属结构。
进一步地，上述芯片的制作方法中，在第一衬底中形成第一互连金属结构的步骤包括：在形成有光电二极管的第一衬底的第一表面上设置可牺牲基板；将第一衬底的第二表面朝上设置，并在欲形成第一互连金属结构的位置，沿第二表面向第一衬底内部进行刻蚀，形成与光电二极管相通的沟槽；以及在沟槽中填充金属材料形成第一互连金属结构。
进一步地，上述芯片的制作方法中，第一衬底与可牺牲基板通过粘合工艺连接。
进一步地，上述芯片的制作方法中，形成第一互连金属结构的步骤中，在刻蚀形成沟槽的步骤之前，还包括对第一衬底具有第二表面的一侧进行减薄处理的步骤。
进一步地，上述芯片的制作方法中，还包括去除可牺牲基板的步骤，去除可牺牲基板的步骤在将第一芯片和第二芯片连接的步骤之后进行。
进一步地，上述芯片的制作方法中，形成第二芯片的步骤包括：提供第二衬底；在第二衬底中形成晶体管；在形成有晶体管的第二衬底上形成互连层，互连层包括第一介质层和形成在第一介质层中，且与晶体管相连的第二互连金属结构。
进一步地，上述芯片的制作方法中，形成互连层的步骤包括：在第一芯片表面上形成第一介质层；刻蚀第一介质层，形成贯穿第一介质层的通孔；以及在通孔中填充金属材料形成金属垫。
进一步地，上述芯片的制作方法中，第一芯片和第二芯片通过连接层连接，将第一芯片和第二芯片连接的步骤包括：在第一芯片的表面上形成与第一互连金属结构相连的第一金属垫；在第二芯片的表面上形成与第二互连金属结构相连的第二金属垫；以及将第一芯片和第二芯片通过第一金属垫和第二金属垫连接，且第一金属垫和第二金属垫组成连接层。
进一步地，上述芯片的制作方法中，第一芯片中包括多个光电二极管，第二芯片包括多个与光电二极管对应设置的单元区，各单元区中包括1～5个晶体管，第一芯片的制备方法包括：提供第一衬底；在第一衬底的第一表面上形成多个第一隔离沟槽；在相邻两个第一隔离沟槽之间形成光电二极管；在第一衬底中形成与各光电二极管对应连接，且延伸至第一衬底第二表面的多个第一互连金属结构；形成第二芯片的步骤包括：提供第二衬底；将第二衬底上形成多个第二隔离沟槽；在相邻两个第二隔离沟槽之间的形成包括1～5个晶体管的单元区；以及在第二衬底上形成互连层，互连层包括第一介质层和设置于第一介质层中与单元区对应设置的互连金属组，各互连金属组包括至少一个第二互连金属结构；将第一芯片中的各第一互连金属结构和第二芯片中各第二互连金属结构一一对应后键合连接。
本申请还提供了一种图像传感器，包括依次设置的印刷电路板、芯片、透明电极、滤光片和玻璃基板，其中芯片为本申请上述的芯片，且设置有光电二极管的第一芯片外露的一侧与透明电极相连，设置有晶体管的第二芯片外露的一侧与印刷电路板相连。
应用本申请的技术方案一种芯片、其制作方法及包括其的图像传感器，该芯片包括第一芯片和第二芯片，通过在第一芯片上仅设置光电二极管，而在第二芯片上设置晶体管的方式使得在第一芯片上的光电二极管周围不存在晶体管结构，进而使得光电二极管的有效感光面积以及填充因子得到增加，从而提高了图像传感器的量子转换效率。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请实施方式所提供的芯片的剖面结构示意图；
图2示出了根据本申请实施方式所提供的芯片制作方法的流程示意图；
图3示出了在本申请实施方式所提供的芯片制作方法中，提供用于制作第一芯片的第一衬底后的基体的剖面结构示意图；
图4示出了在图3示出的第一衬底中形成光电二极管后的基体的剖面结构示意图；
图5示出了在图4示出的第一衬底中形成与光电二极管相连接的第一互连金属结构，进而形成第一芯片后的基体的剖面结构示意图；
图6示出了形成第二芯片后的基体的剖面结构示意图；
图7示出了将图5示出的第一芯片和图6示出的第二芯片连接后的基体的剖面结构示意图；
图8示出了根据本申请的实施方式所提供的图像传感器的剖面结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的，在图像传感器中具有光接收效能低、量子转换效率的问题。本申请的发明人针对上述问题进行研究，提出了一种新型的芯片。如图1所示，该芯片包括：第一芯片100，设置有光电二极管120以及与光电二极管120相连接的第一互连金属结构140；第二芯片200，设置有晶体管221以及与晶体管221相连接的第二互连金属结构244；第一芯片100和第二芯片200通过第一互连金属结构140和第二互连金属结构244连接。由于上述第一芯片上的光电二极管周围不存在晶体管结构，使得光电二极管的有效感光面积以及填充因子得到增加，进而提高了图像传感器的量子转换效率。同时，该芯片还能增加晶体管的集成度，进而使得图像传感器具有更低的功耗。
在本申请上述的芯片中，优选第一芯片包括具有对称设置的第一表面和第二表面的第一衬底110，且光电二极管120的感光面形成在第一表面上第一互连金属结构140与光电二极管120相连，并延伸至第一芯片的第二表面。优选第二芯片200包括相连设置的第二衬底210和第一介质层242，且晶体管221设置在第二衬底210中，第二互连金属结构244设置在第一介质层242中。上述第一介质层242和第二互连金属结构244组成互连层240。
在本申请上述的芯片中，优选在第一互连金属结构140和第二互连金属结构244结构之间可以通过连接层400进行连接。更优选地，上述连接层400包括与第一互连金属结构140连接的第一金属垫420，以及分别与第一金属垫420和第二互连金属结构244连接的第二金属垫440。上述连接层400的高度可以根据实际工艺需求进行设置，以获得最佳的连接效果。优选地，上述连接层400的高度为第一芯片100高度的1/10～1/3。
在本申请上述的芯片中，第一芯片100包括第一衬底110，设置于第一衬底110中的多个光电二极管120，设置在第一衬底110中的多个第一隔离沟槽160，且每个第一隔离沟槽160对应地设置于相邻两个光电二极管之间；第二芯片200包括第二衬底210，设置于第二衬底210中的多个单元区220，且每个单元区220设置有1～5个晶体管221，设置于第二衬底210中的多个第二隔离沟槽260，且每个第二隔离沟槽260对应地设置于相邻两个单元区220之间，以及设置于第二衬底210上的互连层240，该互连层240包括第一介质层242和设置于第一介质层242中的第二互连金属结构244；第一芯片100中的光电二极管120与第二芯片200中的单元区220连接组成像素单元。需要注意的是，上述第一芯片100中光电二极管120的感光面裸露在第一衬底110的表面上；上述第一芯片100还包括用于连接***电路的引脚。
上述单元区220中晶体管221的个数和种类可以根据图像传感器的应用条件而设定。在本申请的一种可选实施方式中，单元区220中包括传输晶体管、源极跟随晶体管、晶体管复位晶体管和选择晶体管。此时，光电二极管120中产生的像素信息通过第一互连金属结构140、连接层400以及第二互连金属结构244传输到转移晶体管的源区相连接，转移晶体管的漏区与源跟随器晶体管，同时源跟随器晶体管依次连接复位晶体管和选择晶体管。其中，复位晶体管用于使光电二极管的像素信息初始化，选择晶体管决定是否允许将给定的像素信息传输至外部引出电路。
本申请还提供了一种芯片的制作方法。如图2所示，该制作方法包括：制作具有光电二极管120和第一互连金属结构140的第一芯片100，以及具有晶体管221和第二互连金属结构244的第二芯片200，其中第一芯片100中第一互连金属结构140与光电二极管120相连，第二芯片200中第二互连金属结构244与晶体管221相连接；将第一芯片100和第二芯片200通过第一互连金属结构140和第二互连金属结构244进行键合连接。该制作方法成功实现了仅在第一芯片上形成光电二极管以及与光电二极管相连接的第一互连金属结构，而将晶体管221形成在第二芯片上。因此，光电二极管周围不存在晶体管结构，使得光电二极管的有效感光面积以及填充因子得到增加，进而提高了图像传感器的量子转换效率。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
图3至图8示出了本申请提供的芯片的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图3至图8，进一步说明本申请所提供的芯片的制作方法。
首先，制作具有光电二极管120和第一互连金属结构140的第一芯片100(如图5所示)，以及具有晶体管221和第二互连金属结构244的第二芯片200(如图6所示)。
上述制作第一芯片100的步骤中，一种优选实施方式为：提供第一衬底110，该第一衬底110包括相对设置的第一表面和第二表面；由光电二极管的第一衬底110的第一表面向下掺杂，形成感光表面裸露的光电二极管120；在光电二极管的第一衬底110中形成与光电二极管120连接且延伸至光电二极管的第一衬底110第二表面的光电二极管的第一互连金属结构140。下面将具体地说明该优选实施方式中第一芯片100的制作步骤。
具体地，先提供第一衬底110，进而形成如图3所示的基体结构。上述第一衬底110的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)，或者还可以为其它的材料，例如砷化镓等III-V族化合物。
完成提供第一衬底110的步骤之后，由光电二极管的第一衬底110的第一表面向下掺杂，形成感光表面裸露的光电二极管120，进而形成如图4所示的基体结构。上述光电二极管120可以为本领域中常见的光电二极管，比如PN光电二极管、PIN光电二极管或雪崩光电二极管等。在本申请的一种可选实施方式中，通过等离子掺杂工艺在第一衬底110中形成PN光电二极管，包括以下步骤：对第一衬底110的上表面进行N型离子掺杂形成N型掺杂区，掺杂离子的浓度优选为1.0E+16～1.0E+21Atoms/cm3，掺杂离子的能量为100～400Kev；对N型掺杂区进行P型离子掺杂形成P型掺杂区，掺杂离子的浓度为1.0E+18～1.0E+23atoms/cm3，掺杂离子的能量为300～600Kev。需要注意的是，上述步骤中先在第一衬底110的第一表面上形成多个第一隔离沟槽160，然后再在相邻两个第一隔离沟槽160之间形成光电二极管。
完成由光电二极管的第一衬底110的第一表面向下掺杂，形成感光表面裸露的光电二极管120的步骤之后，在光电二极管第一衬底110中形成与光电二极管120连接，且延伸至光电二极管第一衬底110第二表面的光电二极管第一互连金属结构140。在本申请的一种优选实施方式中，该步骤包括：在形成有光电二极管120的第一衬底110的第一表面上设置可牺牲基板300；将第一衬底110的第二表面朝上设置，并在预形成第一互连金属结构140的位置，沿第二表面向第一衬底110内部进行刻蚀，形成与光电二极管120相通的沟槽；以及在沟槽中填充金属材料形成第一互连金属结构140。
上述将第一衬底110与可牺牲基板300连接的工艺可以为粘合工艺。上述粘合工艺能够使得第一衬底110与可牺牲基板300之间形成临时连接，且在将第一芯片100和第二芯片形成连接后去除可牺牲基板300。需要注意的是，在连接上述第一衬底110与可牺牲基板300前还可以清洗第一衬底110表面，以去除表面的缺陷，比如残留有机物等。上述工艺为本领域现有技术，在此不再赘述。
在上述形成沟槽的步骤前，还可以对第一衬底110具有第二表面的一侧进行减薄，以获得具有合适厚度的第一衬底110。上述减薄的工艺可以为化学机械抛光、研磨或蚀刻等，上述工艺为本领域现有技术，在此不再赘述。需要注意的是，在将第一芯片100和第二芯片200连接的之后去除上述可牺牲基板300。
在制作上述第一芯片的过程中，可以同时制作第二芯片，进而形成如图6所示的基体结构。在本申请的一种优选实施方式中，制作第二芯片的步骤包括：提供第二衬底210；在第二衬底210中形成所述晶体管221；在形成有晶体管221的第二衬底210上形成互连层240，该互连层240包括第一介质层242和形成在第一介质层242中，且与晶体管221相连的第二互连金属结构244。在一种优选的实施方式中，形成上述互连层40的步骤包括：在第一芯片100表面上形成第一介质层242；刻蚀第一介质层242，形成贯穿第一介质层242的通孔；以及在通孔中填充金属材料形成第二互连金属结构244。
上述晶体管221组成单元区220，单元区220中晶体管221的个数和种类可以根据图像传感器的应用条件而设定，在本申请的一种可选实施方式中单元区220中包括传输晶体管、源极跟随晶体管、晶体管复位晶体管和选择晶体管。形成上述晶体管221和第二互连金属结构244的方法可以采用本领域中现有方法，在此不再赘述。需要注意的是，上述第一介质层242可以为多层，各层第一介质层242中形成相互连接的第二互连金属结构244。
完成制作上述第一芯片100和第二芯片200的步骤之后，将制得的第一芯片100和第二芯片200通过第一互连金属结构140和第二互连金属结构244进行键合连接，形成本申请提供的芯片，进而形成如图7所示的基体结构。在本申请的一种优选实施方式中，第一芯片100和第二芯片200通过连接层400连接，将第一芯片100和第二芯片200连接的步骤包括：在第一芯片100的表面上形成与第一互连金属结构140相连的第一金属垫420；在第二芯片200的表面上形成与第二互连金属结构244相连的第二金属垫440；以及将第一芯片100和第二芯片200通过第一金属垫420和第二金属垫440连接，且第一金属垫420和第二金属垫440组成连接层400。上述第一金属垫420和第二金属垫440为键合工艺常见的金属，优选为Cu、Sn或中的任一种。形成上述第一金属垫420和第二金属垫440的工艺包括但不限于采用化学气相沉积、溅射和蒸镀。
上述连接第一芯片100和第二芯片200的步骤中，连接工艺可以为热压键合。在本申请的一种可选实施方式中，热压键合的温度为300～500℃，压力为1～100KN，时间为5～60min。需要注意的是，在键合连接前还可以清洗第一芯片和第二芯片的表面，以去除表面的缺陷，比如残留有机物等。上述工艺为本领域现有技术，在此不再赘述。
本申请还提供了一种图像传感器。如图8所示，该图像传感器包括依次设置的印刷电路板700、芯片500、透明电极620、滤光片640和玻璃基板660，其中芯片500为本申请所提供的芯片，其中设置有光电二极管120的第一芯片外露的一侧与透明电极620相连，设置有晶体管221的第二芯片外露的一侧与印刷电路板700相连。该图像传感器的有效感光面积以及填充因子得到增加，进而使得图像传感器的量子转换效率得以提高。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：提供了包括第一芯片和第二芯片的芯片，并实现在第一芯片上仅设置有光电二极管以及与光电二极管相连接的第一互连金属结构，而在第二芯片上设置晶体管。由于第一芯片上的光电二极管周围不存在晶体管结构，使得光电二极管的有效感光面积以及填充因子得到增加，进而提高了图像传感器的量子转换效率。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.一种芯片，其特征在于，所述芯片包括：
第一芯片，设置有光电二极管及与所述光电二极管相连接的第一互连金属结构；
第二芯片，设置有晶体管及与所述晶体管相连接的第二互连金属结构；
所述第一芯片和所述第二芯片通过所述第一互连金属结构和所述第二互连金属结构连接。
2.根据权利要求1所述的芯片，其特征在于，所述第一芯片包括具有对称设置的第一表面和第二表面的第一衬底，所述光电二极管的感光面形成在所述第一表面上，所述第一互连金属结构与所述光电二极管相连，并延伸至所述第一芯片的第二表面。
3.根据权利要求2所述的芯片，其特征在于，所述第二芯片包括相连设置的第二衬底和第一介质层，所述晶体管设置在所述第二衬底中，所述第二互连金属结构设置在所述第一介质层中。
4.根据权利要求3所述的芯片，其特征在于，所述芯片还包括设置于所述第一芯片与所述第二芯片之间的连接层，所述连接层包括与所述第一互连金属结构连接的第一金属垫，以及分别与所述第一金属垫和第二互连金属结构连接的第二金属垫。
5.根据权利要求3所述的芯片，其特征在于，
所述第一芯片包括：
所述第一衬底；
多个所述光电二极管，设置在所述第一衬底中；
多个第一隔离沟槽，设置在所述第一衬底中，且每个所述第一隔离沟槽对应地设置于相邻两个所述光电二极管之间；
所述第二芯片包括：
所述第二衬底；
多个单元区，设置于所述第二衬底中，每个所述单元区设置有1～5个所述晶体管；
多个第二隔离沟槽，设置于所述第二衬底中，且每个所述第二隔离沟槽对应地设置于相邻两个所述单元区之间；
互连层，设置于所述第二衬底上，所述互连层包括第一介质层和设置于所述第一介质层中与所述单元区对应设置的互连金属组，各互连金属组包括至少一个所述第二互连金属结构；
所述第一芯片中的光电二极管与所述第二芯片中的单元区组成像素单元阵列。
6.一种芯片的制作方法，其特征在于，该制作方法包括：
制作具有光电二极管和第一互连金属结构的第一芯片，以及具有晶体管和第二互连金属结构的第二芯片，所述第一芯片中所述第一互连金属结构与所述光电二极管相连，所述第二芯片中第二互连金属结构与所述晶体管相连接；
将所述第一芯片和所述第二芯片通过第一互连金属结构和所述第二互连金属结构进行键合连接。
7.根据权利要求6所述的制作方法，其特征在于，制作所述第一芯片的步骤包括：
提供第一衬底，所述第一衬底包括相对设置的第一表面和第二表面；
由所述第一衬底的第一表面向下掺杂，形成感光表面裸露的所述光电二极管；
在所述第一衬底中形成与所述光电二极管连接且延伸至所述第一衬底第二表面的所述第一互连金属结构。
8.根据权利要求7所述的制作方法，其特征在于，在所述第一衬底中形成所述第一互连金属结构的步骤包括：
在形成有所述光电二极管的所述第一衬底的第一表面上设置可牺牲基板；
将所述第一衬底的第二表面朝上设置，并在欲形成所述第一互连金属结构的位置，沿所述第二表面向所述第一衬底内部进行刻蚀，形成与所述光电二极管相通的沟槽；以及
在所述沟槽中填充金属材料形成所述第一互连金属结构。
9.根据权利要求8所述的制作方法，其特征在于，所述第一衬底与所述可牺牲基板通过粘合工艺连接。
10.根据权利要求8所述的制作方法，其特征在于，形成所述第一互连金属结构的步骤中，在刻蚀形成所述沟槽的步骤之前，还包括对所述第一衬底具有第二表面的一侧进行减薄处理的步骤。
11.根据权利要求8所述的制作方法，其特征在于，还包括去除所述可牺牲基板的步骤，去除所述可牺牲基板的步骤在将所述第一芯片和所述第二芯片连接的步骤之后进行。
12.根据权利要求6所述的制作方法，其特征在于，形成所述第二芯片的步骤包括：
提供第二衬底；
在所述第二衬底中形成所述晶体管；
在形成有所述晶体管的所述第二衬底上形成互连层，所述互连层包括第一介质层和形成在所述第一介质层中且与所述晶体管相连的所述第二互连金属结构。
13.根据权利要求12所述的制作方法，其特征在于，形成所述互连层的步骤包括：
在所述第一芯片表面上形成所述第一介质层；
刻蚀所述第一介质层，形成贯穿所述第一介质层的通孔；以及
在所述通孔中填充金属材料形成所述第二互连金属结构。
14.根据权利要求6所述的制作方法，其特征在于，所述第一芯片和所述第二芯片通过连接层连接，将所述第一芯片和所述第二芯片连接的步骤包括：
在所述第一芯片的表面上形成与所述第一互连金属结构相连的第一金属垫；
在所述第二芯片的表面上形成与所述第二互连金属结构相连的第二金属垫；以及
将所述第一芯片和所述第二芯片通过所述第一金属垫和第二金属垫连接，且所述第一金属垫和第二金属垫组成所述连接层。
15.根据权利要求6所述的制作方法，其特征在于，所述第一芯片中包括多个所述光电二极管，所述第二芯片包括多个与所述光电二极管对应设置的单元区，各所述单元区中包括1～5个晶体管，
所述第一芯片的制备方法包括：
提供第一衬底；
在所述第一衬底的第一表面上形成多个第一隔离沟槽；
在相邻两个所述第一隔离沟槽之间形成所述光电二极管；
在所述第一衬底中形成与各所述光电二极管对应连接且延伸至所述第一衬底第二表面的多个所述第一互连金属结构；
形成所述第二芯片的步骤包括：
提供第二衬底；
将所述第二衬底上形成多个第二隔离沟槽；
在相邻两个所述第二隔离沟槽之间的形成包括1～5个所述晶体管的单元区；以及
在所述第二衬底上形成互连层，所述互连层包括第一介质层和设置于所述第一介质层中与所述单元区对应设置的互连金属组，各互连金属组包括至少一个所述第二互连金属结构；
将所述第一芯片中的各所述第一互连金属结构和所述第二芯片中各所述第二互连金属结构一一对应后键合连接。
16.一种图像传感器，包括依次设置的印刷电路板、芯片、透明电极、滤光片和玻璃基板，其特征在于，所述芯片为权利要求1至5中任一项所述的芯片，其中设置有光电二极管的第一芯片外露的一侧与所述透明电极相连，设置有晶体管的第二芯片外露的一侧与所述印刷电路板相连。
CN201410339966.8A 2014-07-16 2014-07-16 芯片、其制备方法、及包括其的图像传感器 Pending CN105261623A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410339966.8A CN105261623A (zh) 2014-07-16 2014-07-16 芯片、其制备方法、及包括其的图像传感器
US14/751,134 US10269852B2 (en) 2014-07-16 2015-06-26 Vertically integrated three-dimensional CMOS image sensors (3D CIS) bonded with control circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410339966.8A CN105261623A (zh) 2014-07-16 2014-07-16 芯片、其制备方法、及包括其的图像传感器

Publications (1)

Publication Number Publication Date
CN105261623A true CN105261623A (zh) 2016-01-20

Family

ID=55075239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410339966.8A Pending CN105261623A (zh) 2014-07-16 2014-07-16 芯片、其制备方法、及包括其的图像传感器

Country Status (2)

Country Link
US (1) US10269852B2 (zh)
CN (1) CN105261623A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111277774A (zh) * 2020-05-06 2020-06-12 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
JP2017175047A (ja) * 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
EP3267484B1 (en) * 2016-07-04 2021-09-01 ams International AG Sensor chip stack and method of producing a sensor chip stack
TWI697019B (zh) * 2018-06-11 2020-06-21 海華科技股份有限公司 支架、光學組件及光學模組

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716579A (zh) * 2004-06-30 2006-01-04 株式会社藤仓 半导体封装及其制造方法
US20090085135A1 (en) * 2007-09-27 2009-04-02 Bang Sun Kyung Image Sensor and Manufacturing Method Thereof
CN101459186A (zh) * 2007-12-14 2009-06-17 东部高科股份有限公司 图像传感器及其制造方法
CN101471353A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 图像传感器及其制造方法
CN101471361A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 图像传感器及其制造方法
CN101471374A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 图像传感器及其制造方法
CN101640212A (zh) * 2008-07-29 2010-02-03 东部高科股份有限公司 图像传感器及其制造方法
CN102543852A (zh) * 2011-12-27 2012-07-04 格科微电子（上海）有限公司 金属互连结构及其制作方法
CN103579377A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 具有堆叠配置的抬升式光电二极管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4139931B2 (ja) * 1998-06-27 2008-08-27 マグナチップセミコンダクター有限会社 イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法
US6559539B2 (en) * 2001-01-24 2003-05-06 Hsiu Wen Tu Stacked package structure of image sensor
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
KR100718878B1 (ko) * 2005-06-28 2007-05-17 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
KR100721661B1 (ko) * 2005-08-26 2007-05-23 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US9390974B2 (en) * 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
US8587132B2 (en) * 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
CN102569328B (zh) * 2012-03-16 2015-05-13 上海丽恒光微电子科技有限公司 感光成像装置、半导体器件的制作方法
US20130267089A1 (en) * 2012-04-04 2013-10-10 Henkel Corpration Film for filling through hole interconnects and post processing for interconnect substrates
KR101240537B1 (ko) * 2012-05-07 2013-03-11 (주)실리콘화일 이종접합 구조의 칩 적층 이미지센서 및 그 제조방법
US8946784B2 (en) * 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
FR3003087B1 (fr) * 2013-03-05 2015-04-10 Commissariat Energie Atomique Procede de realisation d’un collage direct metallique conducteur

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716579A (zh) * 2004-06-30 2006-01-04 株式会社藤仓 半导体封装及其制造方法
US20090085135A1 (en) * 2007-09-27 2009-04-02 Bang Sun Kyung Image Sensor and Manufacturing Method Thereof
CN101459186A (zh) * 2007-12-14 2009-06-17 东部高科股份有限公司 图像传感器及其制造方法
CN101471353A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 图像传感器及其制造方法
CN101471361A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 图像传感器及其制造方法
CN101471374A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 图像传感器及其制造方法
CN101640212A (zh) * 2008-07-29 2010-02-03 东部高科股份有限公司 图像传感器及其制造方法
CN102543852A (zh) * 2011-12-27 2012-07-04 格科微电子（上海）有限公司 金属互连结构及其制作方法
CN103579377A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 具有堆叠配置的抬升式光电二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111277774A (zh) * 2020-05-06 2020-06-12 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置

Also Published As

Publication number Publication date
US20160020239A1 (en) 2016-01-21
US10269852B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
CN105261623A (zh) 芯片、其制备方法、及包括其的图像传感器
JP5214116B2 (ja) Ｓｔｉ技術により実現された高解像度のｃｍｏｓイメージセンサのための成層型フォトダイオード
US10153315B2 (en) Photosensitive imaging apparatus and method of forming same
US7893468B2 (en) Optical sensor including stacked photodiodes
US9559135B2 (en) Conduction layer for stacked CIS charging prevention
US20090294812A1 (en) Optical Sensor Including Stacked Photosensitive Diodes
CN107275352A (zh) 光电转换装置以及照相机
CN103165633A (zh) 背照式cmos图像传感器
US20180342543A1 (en) Backside illuminated cmos image sensor and method of fabricating the same
CN105428379B (zh) 提高背照式红外图像传感器性能的方法
CN107195648B (zh) 一种低噪声高灵敏度全局像素单元结构及其形成方法
CN111129053B (zh) 一种cmos图像传感器像素单元结构和形成方法
US9553120B2 (en) Image sensor using backside illumination photodiode and method for manufacturing the same
CN105609513A (zh) 双面cmos图像传感器芯片及其制造方法
CN105810696A (zh) 采用背面深沟槽隔离的背照式图像传感器的制作方法
CN101271910B (zh) 图像传感器及其制造方法
CN105206639A (zh) 一种优化的背照式cis像素区深p型隔离阱的制备方法
CN101483183A (zh) 图像传感器及其制造方法
CN101715076A (zh) 图像传感器和用于制造图像传感器的方法
CN103066088B (zh) 背照式cmos影像传感器的制造方法
CN103227179B (zh) 减小图像传感器中的暗电流的装置和方法
CN109411496A (zh) 半导体器件及其形成方法
CN103117290B (zh) 背照式cmos影像传感器及其制造方法
CN201741698U (zh) 背面照光的cmos图像传感器
CN109273467A (zh) 背照式图像传感器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180529

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Core integrated circuit (Ningbo) Co., Ltd.

Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20160120

RJ01 Rejection of invention patent application after publication