CN105226149B - 一种led外延结构及制作方法 - Google Patents

一种led外延结构及制作方法 Download PDF

Info

Publication number
CN105226149B
CN105226149B CN201510727669.5A CN201510727669A CN105226149B CN 105226149 B CN105226149 B CN 105226149B CN 201510727669 A CN201510727669 A CN 201510727669A CN 105226149 B CN105226149 B CN 105226149B
Authority
CN
China
Prior art keywords
layer
superlattices
granule medium
epitaxial structure
led epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510727669.5A
Other languages
English (en)
Other versions
CN105226149A (zh
Inventor
张洁
冯向旭
杜成孝
刘建明
徐宸科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN201510727669.5A priority Critical patent/CN105226149B/zh
Publication of CN105226149A publication Critical patent/CN105226149A/zh
Priority to PCT/CN2016/097803 priority patent/WO2017076117A1/zh
Priority to US15/849,566 priority patent/US10665748B2/en
Application granted granted Critical
Publication of CN105226149B publication Critical patent/CN105226149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种LED外延结构及制作方法,从下至上依次包括:衬底、第一导电类型半导体层、超晶格、多量子阱层以及第二导电类型半导体层,其特征在于:在所述超晶格中至少***一层颗粒介质层,所述颗粒介质层用于在所述超晶格中形成不同宽度和深度的V型坑,多量子阱层填充所述V型坑并位于超晶格顶表面上。

Description

一种LED外延结构及制作方法
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种LED外延结构及制作方法。
背景技术
发光二极管(英文为Light Emitting Diode,简称LED)是一种半导体固体发光器件,其利用半导体PN结作为发光材料,可以直接将电转换为光。现阶段InGaN/GaN发光二极管被视为当今最有潜力的发光源,但是因为P-GaN材料较低的空穴浓度和较低的空穴迁移率,在多量子阱(MQW)中注入深度比较有限,严重限制了GaN基LED发光效率的进一步提升。
目前越来越多理论研究和试验结果,证实V型缺陷是GaN基LED中非常重要的空穴注入通道,极大地提高了空穴注入效率。常规结构自然形成的V型坑(Pits)的原理是超晶格生长层温度较低,氮化物(如GaN)侧向外延能力较差,此时穿透位错会形成V型坑(Pits),但是通过TEM和AFM分析可以发现V型坑(Pits)的形成初始位置比较一致,V型坑(Pits)的尺寸也比较一致,导致在特定的量子阱(QW)位置空穴注入效率较高,而其它量子阱(QW)注入效率较低,从而影响了发光效率。
发明内容
本发明的目的在于:提供一种LED外延结构及制作方法,通过在超晶格生长过程中***至少一层颗粒介质层,以形成不同宽度和深度的V型坑,从而明显改善LED中空穴注入效率和空穴在MQW中的空间分布,提高所有QW对空穴的利用效率及LED的发光效率。
本发明的第一方面,提供一种高空穴注入效率LED外延结构,该外延结构从下至上依次包括:衬底、第一导电类型半导体层、超晶格、多量子阱层以及第二导电类型半导体层,其特征在于:在所述超晶格中至少***一层颗粒介质层,所述颗粒介质层用于在所述超晶格中形成不同宽度和深度的V型坑,多量子阱层填充所述V型坑并位于超晶格顶表面上。
优选地,在所述衬底上形成缓冲层,材质优选InAlGaN。
优选地,所述第一导电类型半导体层包括N-GaN层,或者包括U-GaN层及N-GaN层。
优选地,所述第二导电类型半导体层包括P-GaN层,或者包括电子阻挡层以及P-GaN层,或者包括电子阻挡层、P-GaN层以及接触层。
优选地,所述颗粒介质层的粒径为0.5~5nm,所述V型坑的宽度为50~500nm。
优选地,所述V型坑深度H取决于超晶格总厚T1、多量子阱层总厚T2及颗粒介质层在超晶格层中的位置,并满足T2<H<T1+T2。
优选地,所述颗粒介质层的密度为与V型坑密度基本对应,密度介于1×107cm-2至1×109cm-2
优选地,所述颗粒介质层材质为氮化镁(MgxNy)或氮化硅(SixNy)或氧化硅(SixOy)或氧化钛(TixOy)或氧化锆(ZrxOy)或氧化铪(HfxOy)或氧化钽(TaxOy)或其组合。
本发明的第二方面,再提供一种LED外延结构的制作方法,包括以下工艺步骤:
(1)提供一衬底;
(2)在所述衬底上生长第一导电类型半导体层;
(3)在所述第一导电类型半导体层上生长超晶格,在超晶格生长过程中至少***一层颗粒介质层,所述颗粒介质层用于在所述超晶格中形成不同宽度和深度的V型坑;
(4)在所述V型坑及所述超晶格顶表面上生长多量子阱层;
(5)在所述多量子阱层上生长第二导电类型半导体层。
优选地,在所述衬底上生长缓冲层,材质优选InAlGaN。
优选地,所述第一导电类型半导体层包括N-GaN层,或者包括U-GaN层及N-GaN层。
优选地,所述第二导电类型半导体层包括P-GaN层,或者包括电子阻挡层以及P-GaN层,或者包括电子阻挡层、P-GaN层以及接触层。
优选地,所述颗粒介质层的粒径为0.5~5nm,所述V型坑的宽度为50~500nm。
优选地,所述V型坑深度H取决于超晶格总厚T1、多量子阱层总厚T2及颗粒介质层在超晶格层中的位置,并满足T2<H<T1+T2。
优选地,所述颗粒介质层密度与V型坑密度基本对应,密度介于1×107cm-2至1×109cm-2
优选地,所述颗粒介质层材质为氮化镁(MgxNy)或氮化硅(SixNy)或氧化硅(SixOy)或氧化钛(TixOy)或氧化锆(ZrxOy)或氧化铪(HfxOy)或氧化钽(TaxOy)或其组合。
优选地,所述超晶格的生长温度为700~900℃。
优选地,所述步骤(3)中,在超晶格生长过程中至少***一层颗粒介质层,由于超晶格的生长温度较低,侧向外延能力较弱,容易自外延表面于颗粒介质层处形成V型坑。
本发明相对于现有技术,至少包括以下技术效果:本发明通过在超晶格生长过程中引入并控制颗粒介质层的层数、位置和生长条件,来调整微颗粒的产生次数、位置、密度,从而控制V型坑的不同深度和密度的匹配,以改变空穴的注入效果,有效提高空穴注入效率以及在所有量子阱(QW)中的分布均匀性,提高LED的发光效率。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明实施例一起用于解释本发明,并不构成对本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
图中标示:1:衬底;2:缓冲层;3:U-GaN层;4:N-GaN层;5:超晶格;6(6A、6B、6C):颗粒介质层;7:多量子阱层;8:电子阻挡层;9:P-GaN层;10:接触层。
图1为本发明制作的LED外延结构的剖视示意图。
图2为本发明制作的LED外延结构的俯视示意图。
图3为不同深度V型坑空穴注入在MQW中的位置示意图。
具体实施方式
下面结合示意图对本发明进行详细的描述,在进一步介绍本发明之前,应当理解,由于可以对特定的实施例进行改造,因此,本发明并不限于下述的特定实施例。还应当理解,由于本发明的范围只由所附权利要求限定,因此所采用的实施例只是介绍性的,而不是限制性的。除非另有说明,否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
实施例1
请参照图1和图2,本实施例提供一种LED外延结构,从下至上依次包括:衬底1、缓冲层2、包括U-GaN层3和N-GaN层4的第一导电类型半导体层、超晶格5、多量子阱层7以及包括电子阻挡层8、P-GaN层9以及接触层10的第二导电类型半导体层,在所述超晶格中至少***一层颗粒介质层6,所述颗粒介质层6用于在所述超晶格中形成不同宽度和深度的V型坑,多量子阱层7填充V型坑并位于所述超晶格之上。
具体来说,本实施例的衬底1选用蓝宝石(Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP以及Ge中的至少一种,优选平片蓝宝石衬底,尽管图中未示出,但是蓝宝石衬底也可以是图形化蓝宝石衬底(PSS),因此,实施例不限于此。
缓冲层2材质选用InAlGaN半导体材料,形成于衬底1上,以减少由于衬底1和第一导电类型半导体层之间的晶格常数差而导致的晶格错配,改善外延生长质量。
U-GaN层3和N-GaN层4构成第一导电类型半导体层,依次形成于缓冲层2上,U-GaN层3能够减少由于衬底1和N-GaN层4之间的晶格常数差导致的晶格错配。而且,U-GaN层3能够增强形成在该层上的半导体层结晶性能。
超晶格5形成于第一导电类型半导体层上,采用重复地交替堆叠InGaN层和GaN层大约15次至大约25次。在超晶格5中***三层颗粒介质层6(6A、6B、6C),该颗粒介质层用于在所述超晶格中形成V型坑。颗粒介质层材质为为氮化镁(MgxNy)或氮化硅(SixNy)或氧化硅(SixOy)或氧化钛(TixOy)或氧化锆(ZrxOy)或氧化铪(HfxOy)或氧化钽(TaxOy)或其组合,本实施例优选氮化硅(SixNy),粒径为0.5~5nm,V型坑深度H(如H6A)取决于超晶格总厚T1、多量子阱层总厚T2及颗粒介质层在超晶格层中的位置,并满足T2<H<T1+T2;氮化硅颗粒介质层的密度为与V型坑密度基本对应,密度介于1×107cm-2至1×109cm-2
多量子阱层7,填充V型坑并位于超晶格5顶表面上,多量子阱层可以选择包括InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)组成式的半导体材料,通过交替地堆叠多个阱层和多个势垒层形成,交替堆叠次数优选4~20次。
电子阻挡层8、P-GaN层9以及接触层10构成第二导电类型半导体层,依次形成于多量子阱层7上。
请参照图3,QW-6A、QW-6B和QW-6C分别表示三种深度V型坑在MQW中的主要位置空穴注入浓度,6A为最深一层V型坑,空穴通过该层V型坑注入到MQW中时,空穴注入分布在最下面的QW;6B为中间一层V型坑,空穴通过该层V型坑注入到MQW中时,空穴注入主要分布至中间的QW;6C为最浅一层V型坑,空穴通过该层V型坑注入到MQW中时,空穴注入主要分布至最上面的QW。本发明通过对6A、6B和6C各层V型坑的大小、深度和密度调控,改善LED中空穴在MQW中的空间分布和空穴注入浓度,提高所有QW对空穴的注入效率及LED的发光效率。
实施例2
请参照图1和图2,本实施例提供一种LED外延结构制作方法,包括以下工艺步骤:
(1)提供一衬底1,衬底可以选用蓝宝石(Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP以及Ge中的至少一种,优选图形化蓝宝石衬底(PSS)。
(2)在衬底1上外延生长缓冲层2,优选InAlGaN半导体材料,外延生长方法可以选用MOCVD(金属有机化学气相沉积)方法、CVD(化学气相沉积)方法、PECVD(等离子体增强化学气相沉积)方法、MBE(分子束外延)方法、HVPE(氢化物气相外延)方法,优选MOCVD,但实施例不限于此。
(3)在缓冲层2上依次外延生长U-GaN层3和N-GaN层4,构成第一导电类型半导体层。
(4)在第一导电类型半导体层上继续外延生长超晶格5,生长温度控制在700~900℃,采用重复地交替堆叠InGaN层和GaN层大约15次至25次。在超晶格5中***3层氮化硅(SixNy)颗粒介质层6(6A、6B、6C),由于超晶格的生长温度较低,侧向外延能力较弱,容易自外延表面于颗粒介质层处形成不同大小和深度的V型坑。本实施例优选颗粒介质层的粒径为0.5~5nm,V型坑的宽度介于50至500nm,V型坑深度H取决于超晶格总厚T1、多量子阱层总厚T2及颗粒介质层在超晶格层中的位置,并满足T2<H<T1+T2;颗粒介质层密度与V型坑密度基本对应,密度介于1×107cm-2至1×109cm-2。其中3层颗粒介质层的生长顺序依次为:6A、6B及6C。V型坑的大小、深度和密度需要与芯片设计和工作电流搭配设计优化,根据理论推算并参照实验结果,本实施例优选3种V型坑的深度关系为:6A>6B>6C;深度关系为:6A>6B>6C;密度关系为:6B>6C>6A。
(5)在V型坑以及超晶格顶表面5上外延生长多量子阱层7,多量子阱层材料选用InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1),通过交替地堆叠多个阱层和多个势垒层形成,交替堆叠次数优选4~20次。
(6)在多量子阱层7上继续外延生长电子阻挡层8、P-GaN层9以及接触层10构成第二导电类型半导体层。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种LED外延结构,从下至上依次包括:衬底、第一导电类型半导体层、超晶格、多量子阱层以及第二导电类型半导体层,其特征在于:在所述超晶格中***超过一层颗粒介质层,所述颗粒介质层位于超晶格层中的不同高度位置,用于在所述超晶格中形成不同宽度和深度的V型坑,多量子阱层填充所述V型坑并位于超晶格顶表面上。
2.根据权利要求1所述的一种LED外延结构,其特征在于:所述颗粒介质层的粒径为0.5~5nm,所述V型坑的宽度为50~500nm。
3.根据权利要求1所述的一种LED外延结构,其特征在于:所述V型坑深度H取决于超晶格总厚T1、多量子阱层总厚T2及颗粒介质层在超晶格层中的位置,并满足T2<H<T1+T2。
4.根据权利要求1所述的一种LED外延结构,其特征在于:所述颗粒介质层密度与V型坑密度基本对应,V型坑密度介于1×107cm-2至1×109cm-2
5.一种LED外延结构的制作方法,包括以下工艺步骤:
(1)提供一衬底;
(2)在所述衬底上生长第一导电类型半导体层;
(3)在所述第一导电类型半导体层上生长超晶格,在超晶格生长过程中***超过一层颗粒介质层,所述颗粒介质层位于超晶格层中的不同高度位置,用于在所述超晶格中形成不同宽度和深度的V型坑;
(4)在所述V型坑及所述超晶格顶表面上生长多量子阱层;
(5)在所述多量子阱层上生长第二导电类型半导体层。
6.根据权利要求5所述的一种LED外延结构的制作方法,其特征在于:所述颗粒介质层的粒径为0.5~5nm,所述V型坑的宽度为50~500nm。
7.根据权利要求5所述的一种LED外延结构的制作方法,其特征在于:所述V型坑深度H取决于超晶格总厚T1、多量子阱层总厚T2及颗粒介质层在超晶格层中的位置,并满足T2<H<T1+T2。
8.根据权利要求5所述的一种LED外延结构的制作方法,其特征在于:所述颗粒介质层密度与V型坑密度基本对应,密度介于1×107cm-2至1×109cm-2
9.根据权利要求5所述的一种LED外延结构的制作方法,其特征在于:所述颗粒介质层材质为氮化镁(MgxNy)或氮化硅(SixNy)或氧化硅(SixOy)或氧化钛(TixOy)或氧化锆(ZrxOy)或氧化铪(HfxOy)或氧化钽(TaxOy)或其组合。
10.根据权利要求5所述的一种LED外延结构的制作方法,其特征在于:所述超晶格的生长温度为700~900℃。
11.根据权利要求5所述的一种LED外延结构的制作方法,其特征在于:所述步骤(3)中,在超晶格生长过程中***超过一层颗粒介质层,由于超晶格的生长温度较低,侧向外延能力较弱,容易自外延表面于颗粒介质层处形成V型坑。
CN201510727669.5A 2015-11-02 2015-11-02 一种led外延结构及制作方法 Active CN105226149B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510727669.5A CN105226149B (zh) 2015-11-02 2015-11-02 一种led外延结构及制作方法
PCT/CN2016/097803 WO2017076117A1 (zh) 2015-11-02 2016-09-01 一种 led 外延结构及制作方法
US15/849,566 US10665748B2 (en) 2015-11-02 2017-12-20 Light emitting diode and fabrication method therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510727669.5A CN105226149B (zh) 2015-11-02 2015-11-02 一种led外延结构及制作方法

Publications (2)

Publication Number Publication Date
CN105226149A CN105226149A (zh) 2016-01-06
CN105226149B true CN105226149B (zh) 2018-12-25

Family

ID=54994983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510727669.5A Active CN105226149B (zh) 2015-11-02 2015-11-02 一种led外延结构及制作方法

Country Status (3)

Country Link
US (1) US10665748B2 (zh)
CN (1) CN105226149B (zh)
WO (1) WO2017076117A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226149B (zh) * 2015-11-02 2018-12-25 厦门市三安光电科技有限公司 一种led外延结构及制作方法
CN105355738B (zh) * 2015-11-30 2018-06-26 天津三安光电有限公司 一种发光二极管外延片结构及制备方法
CN105489725B (zh) * 2016-01-25 2018-10-16 厦门市三安光电科技有限公司 一种led芯片结构及制作方法
CN105870273B (zh) * 2016-06-02 2018-10-30 厦门市三安光电科技有限公司 一种氮化物发光二极管
CN106384772B (zh) * 2016-10-21 2019-01-15 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
CN106711300B (zh) * 2016-12-27 2019-08-13 南昌大学 一种InGaN基黄色发光二极管结构
CN106653964B (zh) * 2016-12-29 2018-08-31 厦门市三安光电科技有限公司 一种led外延结构
CN106848008B (zh) * 2017-03-20 2018-11-20 圆融光电科技股份有限公司 一种利用v型缺陷改善led光电特性的方法
DE102017124596A1 (de) 2017-10-20 2019-04-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CN108807613A (zh) * 2018-06-27 2018-11-13 聚灿光电科技股份有限公司 Led外延结构及其制备方法
CN109103307A (zh) * 2018-08-17 2018-12-28 开发晶照明(厦门)有限公司 发光元件及其制造方法
CN110071201A (zh) * 2019-04-09 2019-07-30 苏州汉骅半导体有限公司 深紫外led
DE102019217229A1 (de) * 2019-11-07 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und herstellungsverfahren für optoelektronische halbleiterchips
CN111933762B (zh) * 2020-07-23 2022-10-14 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956769A (zh) * 2011-08-12 2013-03-06 夏普株式会社 氮化物半导体发光器件以及制造其的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
US7303630B2 (en) * 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
CN101359710B (zh) * 2008-09-25 2011-12-28 上海蓝光科技有限公司 一种绿光发光二极管的制造方法
CN102157657B (zh) * 2011-01-26 2012-10-17 中山大学 一种GaN基发光二极管以及制作方法
KR101838019B1 (ko) * 2011-10-10 2018-03-13 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
CN103078019A (zh) * 2011-10-25 2013-05-01 武汉迪源光电科技有限公司 一种发光二极管外延结构
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
DE102012217640B4 (de) * 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
KR20150078642A (ko) * 2013-12-31 2015-07-08 일진엘이디(주) 전위 차단막을 이용한 질화물 반도체 발광소자 및 그 제조 방법
CN103985799B (zh) * 2014-06-05 2017-03-22 天津三安光电有限公司 发光二极管及其制作方法
CN104393124B (zh) * 2014-11-25 2017-04-05 天津三安光电有限公司 一种发光二极管外延片结构的制备方法
CN104733579B (zh) * 2015-01-20 2018-05-08 扬州德豪润达光电有限公司 半导体发光器件及其制备方法
CN105006503B (zh) * 2015-06-30 2018-06-26 聚灿光电科技股份有限公司 Led外延结构及其制备方法
CN105226149B (zh) * 2015-11-02 2018-12-25 厦门市三安光电科技有限公司 一种led外延结构及制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956769A (zh) * 2011-08-12 2013-03-06 夏普株式会社 氮化物半导体发光器件以及制造其的方法

Also Published As

Publication number Publication date
US10665748B2 (en) 2020-05-26
WO2017076117A1 (zh) 2017-05-11
US20180138358A1 (en) 2018-05-17
CN105226149A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
CN105226149B (zh) 一种led外延结构及制作方法
CN107924966B (zh) 氮化物半导体发光元件
US8816322B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
CN105355741B (zh) 一种led外延结构及制作方法
CN105449051B (zh) 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法
JP2012146847A (ja) 窒化物半導体発光素子および半導体光学装置
JPH11354839A (ja) GaN系半導体発光素子
JP4962130B2 (ja) GaN系半導体発光ダイオードの製造方法
JP7480300B2 (ja) マイクロ発光ダイオードのエピタキシャル構造及びその製造方法
CN104485400A (zh) 一种iii-v族氮化物的外延结构及其生长方法
CN102208500A (zh) 一种led外延生长方法和led外延结构
JP2016072388A (ja) Iii族窒化物半導体発光素子の製造方法
TW201310701A (zh) 三族氮化物半導體發光元件之製造方法
JPH11354840A (ja) GaN系量子ドット構造の製造方法およびその用途
CN116779736A (zh) 发光二极管外延片及其制备方法、led
CN105489725B (zh) 一种led芯片结构及制作方法
JP5423026B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
US11955581B2 (en) Group III nitride semiconductor device and production method therefor
CN105679903B (zh) 一种半极性led外延结构及其制备方法
CN115732604A (zh) Led结构及其制备方法
CN107482093B (zh) 一种发光二极管的外延片及其制备方法
US9711684B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
KR20120138050A (ko) 초격자 버퍼층을 이용한 질화물계 발광소자 및 그 제조 방법
KR102351100B1 (ko) 발광 다이오드 구조 및 그 제조 방법
KR101875231B1 (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231027

Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province

Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.