CN105204581A

CN105204581A - 一种星载波束控制计算机

Info

Publication number: CN105204581A
Application number: CN201510631538.7A
Authority: CN
Inventors: 张宏财; 汪永军; 宣浩; 段晓超; 段玲琳; 李化雷; 乔志敏
Original assignee: CETC 38 Research Institute
Current assignee: CETC 38 Research Institute
Priority date: 2015-09-29
Filing date: 2015-09-29
Publication date: 2015-12-30

Abstract

本发明公开了一种星载波束控制计算机，其包括处理器MCU以及均与处理器MCU电性连接的SRAM存储器、FLASH存储器、接口电路、驱动电路。其中，处理器MCU为BM3803MGRH芯片，SRAM存储器为2片UT9Q512K32E-SWC芯片和1片B8R512K8RH芯片，FLASH存储器为2片ACT-F512K32N-060P3Q芯片，驱动电路采用驱动器SN74ALVC164245DGG芯片。本发明是一款适合航天领域应用的星载波束控制计算机，其可为嵌入式设计，能够适应宇宙空间的单粒子效应、总剂量效应、表面充放电等，具有体积小、重量轻、功耗低等特点，满足星载电子设备高可靠性、不可维修性、抗辐照等要求。

Description

一种星载波束控制计算机

技术领域

本发明涉及星载电子***测控领域的一种计算机，尤其涉及一种星载波束控制计算机。

背景技术

随着各个国家经济建设和国防建设的日益发展，卫星的应用范围越来越广泛，如用于通信和信号转发、用于观察气象、地形地貌、全球定位与导航等。在大量应用的推动下，卫星的需求量日益增长，卫星整体性能要求不断提高，对星载自主处理能力的需求日益增强。

星载波控计算机是卫星自主控制的关键设备，其产品设计的优劣、质量的高低直接关系到了卫星的波束控制和信息处理能力。由于卫星平台所处的环境和地面及低空平台完全不同，由于空间环境(以总剂量、单粒子、内带电和表面充放电尤为突出)导致的电路可靠性设计难度骤然增加，使原本简单的功能需要大量的***保证措施才能使设备正常工作；同时由于宇航产品大都不具备可维性，要求设备长期可靠运行，保证发生故障时有应对措施；同时空间电子设备还要求尽量减少重量、减小体积、降低热耗；同时由于空间的恶劣环境，导致能在空间环境工作的可供选择的原材料和元器件范围非常有限，即使是可选择的元器件，性能也都非常低下，需要设计师认真分析使用。因此，设计一款满足星载环境下使用的嵌入式波束控制计算机迫在眉睫。

发明内容

本发明的目的在于根据星载平台的特殊要求，设计一款适合航天领域应用的星载波束控制计算机，其可为嵌入式设计，能够适应宇宙空间的单粒子效应、总剂量效应、表面充放电等。具有体积小、重量轻、功耗低等特点，满足星载电子设备高可靠性、不可维修性、抗辐照等要求。

本发明的解决方案是：一种星载波束控制计算机，其包括处理器MCU以及均与处理器MCU电性连接的SRAM存储器、FLASH存储器、接口电路、驱动电路；其中，处理器MCU为BM3803MGRH芯片，SRAM存储器为2片UT9Q512K32E-SWC芯片和1片B8R512K8RH芯片，FLASH存储器为2片ACT-F512K32N-060P3Q芯片，驱动电路采用驱动器SN74ALVC164245DGG芯片。

作为上述方案的进一步改进，BM3803MGRH芯片通过其地址线[ADDR0～ADDR27]、数据线[DATA0～DATA31]、片选线SRAM_CS_0、SRAM_CS_1、ROM_CE0、ROM_CE1，经驱动器SN74ALVC164245DGG芯片驱动后和UT9Q512K32E-SWC芯片、ACT-F512K32N-060P3Q芯片、B8R512K8RH芯片的地址线、数据线、片选线相连。

作为上述方案的进一步改进，接口电路为标准RS232接口，采用MAX3232ESE芯片，BM3803MGRH芯片通过其管脚V2、W5的UART4口、管脚AH30、AM34的UART1口经MAX3232ESE芯片进行电平转换，转换为标准RS232接口电平，其中UART4口为调试端口，在调试状态下，UART4口接收来自上位计算机的调试命令，UART1口为普通串口，和上位计算机进行数据传输交互；通过BM3803MGRH芯片的管脚AB2、AC1的UART3口和卫星任务电子***相连通讯。

作为上述方案的进一步改进，BM3803MGRH芯片的时钟延时输入的AG1、AD6管脚接1K欧姆下拉接地；把BM3803MGRH芯片的倍频倍数的G33、F28、A33、E29、K30管脚，控制进入调试模式的V4、W3管脚。

作为上述方案的进一步改进，BM3803MGRH的G35管脚接1K欧姆下拉电阻到地，I/O空间读写访问时，经过配置的等待周期后，如果BRDYN为低电平后，结束等待BM3803MGRH芯片的N3管脚接1K欧姆下拉电阻到地，总线异常指示，内部总线会收到错误响应；BM3803MGRH芯片的U1管脚串联1K欧姆电阻接LED灯到地，当BM3803MGRH芯片进入调试模式时，U1管脚输出高电平，驱动V2LED灯点亮；BM3803MGRH芯片的P6管脚串联1K欧姆电阻接LED灯到3.3V电源，当处理器运行错误时，P6管脚为低电平，V3LED灯点亮；同样BM3803MGRH芯片的AB6管脚串联1K欧姆电阻接LED灯到3.3V电源，当处理器看门狗溢出时，AB6管脚为低电平，V4LED灯点亮。

作为上述方案的进一步改进，将BM3803MGRH芯片的管脚DSUEN、DSUBRE、PLL_M0、PLL_M1、PLL_M2、PLL_M3、PLL_BP接到拨码开关上，进行上拉、下拉的选择，当DSUEN、DSUBRE上拉时BM3803MGRH进入调试模式，处理器接收来自串口4的命令，当DSUEN、DSUBRE下拉时BM3803MGRH进入运行模式。

作为上述方案的进一步改进，BM3803MGRH芯片的管脚PLL_M0、PLL_M1、PLL_M2、PLL_M3设置处理器MCU的倍频倍数，PLL_M[3：0]设置成"0001"时，M为1；设置成"0010"时，M为2；依此类推，设置成"1111"时；M为15，PLL在BYPASS模式即PLL_BP为"1"时，处理器MCU工作频率与倍频系数M无关，PLL在工作模式即PLL_BP为"0"时，处理器MCU工作频率为时钟源的输出频率乘以倍频系数M得到，此时处理器MCU的锁相环输入范围是2MHz-30MHz。

作为上述方案的进一步改进，和BM3803MGRH芯片相连的SRAM存储器用来暂存***运行的数据，使用两片UT9Q512K32E-SWC芯片，通过BM3803MGRH芯片的片选信号H34脚RAMSN[0]、L31脚RAMSN[1]经信号驱动控制芯片选通，以及T30脚RWEN[0]、M34脚RAMOEN[0]经信号驱动对SRAM进行读写操作，以及存储EDAC校验码的8位SRAM存储器B8R512K8RH，通过BM3803MGRH片选信号K34脚RAMSN[2]控制芯片选通，以及N33脚RWEN[1]、R35脚RAMOEN[1]经信号驱动对SRAM进行读写操作。

作为上述方案的进一步改进，和BM3803MGRH芯片相连的FLASH存储器用来存储操作***、应用程序和波控码数据，使用两片ACT-F512K32N-060P3Q芯片，通过BM3803MGRH芯片的片选信号U35脚ROMSN[0]、V30脚ROMSN[1]经信号驱动控制控制芯片选通，以及K32脚WRITEn信号、J31脚READ信号经信号驱动对存储器SRAM进行读写操作。

作为上述方案的进一步改进，BM3803MGRH芯片的调试串口，通过MAX3232ESE芯片把TTL电平转换成RS232电平，当BM3803MGRH芯片的DSUEN、DSUBRE上拉时，处理器MCU进入调试模式，通过串口电缆和上位机相连进行调试，处理器MCU接收上位计算机的调试命令。

本发明要满足宇宙空间复杂环境下的单粒子效应、总剂量效应、表面充放电、真空条件下可靠应用，整个波束控制计算机电路板需要采用以下设计技巧：选用具有抗辐射指标的宇航级器件，并对器件降额使用；进行电路的容差设计，使元器件参数在一定范围内变化，不会导致由于这种变化造成电路性能漂移而引起的产品失效；采用EDAC技术对单粒子翻转进行检错和纠错；对发热器件进行传导散热。星载波束控制计算机，可广泛应用于通信卫星、测量卫星和侦察卫星等领域。

附图说明

图1是本发明实施例提供的星载波束控制计算机的结构框图。

图2是图1中处理器MCU的电路原理图。

图2-1是图2中区域(1)的放大图。

图2-2是图2中区域(2)的放大图。

图2-3是图2中区域(3)的放大图。

图2-4是图2中区域(4)的放大图。

图2-5是图2中区域(5)的放大图。

图2-6是图2中区域(6)的放大图。

图2-7是图2中区域(7)的放大图。

图2-8是图2中区域(8)的放大图。

图2-9是图2中区域(9)的放大图。

图2-10是图2中区域(10)的放大图。

图2-11是图2中区域(11)的放大图。

图2-12是图2中区域(12)的放大图。

图2-13是图2中区域(13)的放大图。

图2-14是图2中区域(14)的放大图。

图2-15是图2中区域(15)的放大图。

图3是图1中SRAM存储器的B8R512K8RH芯片的电路原理图。

图4是图1中SRAM存储器的其中一片的UT9Q512K32E-SWC芯片的电路原理图。

图5是图1中SRAM存储器的另外一片的UT9Q512K32E-SWC芯片的电路原理图。

图6是图1中FLASH存储器的其中一片的ACT-F512K32N-060P3Q芯片的电路原理图。

图7是图1中FLASH存储器的另外一片的ACT-F512K32N-060P3Q芯片的电路原理图。

图8是图1中接口电路的电路原理图。

图9是图1中星载波束控制计算机与波束控制单元的通讯时序图；

图10是图1中星载波束控制计算机与卫星任务电子***的通讯协议图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明主要针对波束控制计算机单元的实现，波束控制计算机是波束控制***的核心环节，波束控制单元主要由抗空间辐照的SPARCV8架构的BM3803MGRH处理器、信号驱动电路、差分转换电路、SRAM存储器、FLASH存储器、配置开关、晶振、串口电平转换等部分组成。波束控制计算机接收卫星任务电子***的工作模式指令、对时信息、接收并存贮地面注入模式下连续1个弧段(500组)的指向数据、结合校正补偿值，对移相、时延码进行计算、接收(β,α)值，根据(β,α)波束指向角，计算出天线阵面上每个移相器的移相码、衰减器的衰减码、延时放大器的延时码，统称波控码。并将波控码和工作时序一起发送给舱外天线的波束控制单元。

在本实施方式中，星载波束控制计算机包括处理器MCU以及均与处理器MCU电性连接的SRAM存储器、FLASH存储器、接口电路、驱动电路、电源。

星载波束控制计算机的具体操作过程为：由地面测控站将波束指向数据(β,α)发送给卫星任务电子***平台，或者由卫星任务电子***平台自主产生波束指向数据(β,α)，β、α分别为天线波束指向的水平角和俯仰角，波束控制计算机根据(β,α)值，计算出天线阵面上每个移相器的移相码、衰减器的衰减码、延时放大器的延时码，并与天线阵面在上电初始化过程中得到的校验码相加，消除每个通道的不一致性。最后得到每个移相器的移相码、衰减器的衰减码和延时线的延时码，统称波控码；波束控制计算机根据整机卫星天线***的工作要求，产生相应的符合前端微波TR组件的工作时序。波束控制计算机将波控码和工作时序一起发送给波束控制单元。

本发明主要针对波束控制计算机装置的实现，波束控制计算机是波束控制***的核心环节，该嵌入式波束控制计算机具有常用的串口，可以实现对外的通信，如：接收工作模式指令；接收卫星发送的对时信息；接收卫星发送的(β,α)值；接收并存贮地面注入模式下连续1个弧段(500组)的指向数据；接收后的数据进入MCU后处理，完成相应的运算，不同的运算需求用软件编程来实现，结合校正补偿值，对移相、时延码进行计算，将通道间相位差计入移相码中进行补偿。

MCU是波束控制计算机单元的核心器件，其稳定性直接影响天线波束的控制。在卫星、飞船上使用的MCU面临比地面环境复杂而严酷的工作环境。器件需要抵抗火箭发射时的振动和冲击，承受运行过程中的高温、低温、真空环境，并且能在空间辐射环境下正常工作。一直以来，我国航天电子使用的MCU只能依赖进口器件，这种状况对我国的航天事业的独立发展发展十分不利。国外航天技术发达国家对高性能军品级、宇航级电子器件实行严格出口控制，导致我国航天工程采购的国外电子元器件来源不可靠、订货周期长、且货源无法保证。这种现状对我国的军工及航天工程的长远可持续发展造成严重威胁。但今年来随着国产化元器件研究的进展，我国微电子技术取得了长足的进步，涌现出一批优秀的研究所和公司。

本发明使用的MCU，采用中国航天科技集团公司第九研究院第772所研发的抗辐射32位SPARCV8架构的BM3803MGRH处理器。BM3803MGRH具有很好的抗辐照性能，其抗总剂量能力大于1×103Gy(Si)，抗单粒子翻转(SEU)优于3E-5错误/器件/天，抗单粒子闩锁优于75MeV/cm2/mg；芯片内部还带有64位的浮点运算部件，并且支持内存操作的EDAC(ErrorDetectAndCorrect错误检测和纠正，采用海明码)功能，能对32位数据线进行纠一位错和检二位错；就性能而言，BM3803MGRH远高于8086/87、80C32、i386ex、TSC695等可在星载辐照环境中应用的处理器。其可在宇航等有较高抗辐照要求及武器、地面、舰船等有较高可靠性要求的环境中应用。

在***中，SRAM用来存储程序运行中的数据，由于SRAM是单粒子敏感器件，容易产生逻辑翻转，所以要选用抗辐照的SRAM，此设计中选用Aeroflex公司的UT9Q512K32E-SWC型号SRAM，其容量为2M字节，数据位宽为32bit，抗总剂量能力大于50krads(Si)，抗单粒子闩锁优于80MeV/cm2/mg,线性能量传输阀值大于10MeV/cm2/mg，可满足航天用SRAM的要求，板上选用2片UT9Q512K32E-SWC，容量为4MB，通过BM3803MGRH片选信号控制使用。由于该波束控制计算机装置应用于星载环境，为了读写数据的可靠性，本装置使用BM3803FMGRH处理器对外部存储器访问的EDAC(纠错检错)功能，纠正32位字中的一个错误，检测32位字中的两个错误。故需增加一片8位的SRAM存储器(使用其中7位数据位)，存储EDAC的校验码，型号也选用航天九院772所的B8R512K8RH存储器。

FLASH用来存储三种内容：操作***、应用程序和波控码数据，应用程序本身的占用空间一般不大，一般几百K左右。操作***采用VxWorks，***不需要网络等其他组件，仅用差分串口和定时器等功能组件，因为操作***占用的空间应当不超过1MB，波控计算机要存贮地面注入模式下连续1个弧段(500组)的指向数据波控码数据。一个弧段数据为：1920(通道)*16bit*500组＝1920000字节，大约2M字节，因此，FLASH用来存储三种内容总共需要4MB容量。在航天器材目录中，最大容量的FLASH型号为ACT-F512K32N-060P3Q，容量为2M字节，数据线宽为32bit。使用两片即可，通过BM3803MGRH片选信号控制。

为提高波控链路数据和时序传输的稳定性和抗干扰能力，波束控制计算机和波控单元、波束控制计算机和卫星任务电子***之间皆采用RS422接口电平进行通讯，数据传输时带有校验码功能，时序传输时具有异常判断保护功能。

参见图1，整个波束控制计算机是基于SPARCV8架构的BM3803MGRH嵌入式***，包括处理器BM3803MGRH、2片UT9Q512K32E-SWCSRAM、2片ACT-F512K32N-060P3QFLASH、晶振、配置开关、串口转换电路、信号驱动电路等。波束控制计算机接收卫星任务电子***的工作模式指令、对时信息，对***时间进行调整、接收并存贮地面注入模式下连续1个弧段(500组)的指向数据、结合校正补偿值，对移相、时延码进行计算、接收(β,α)值，根据(β,α)波束指向角，计算出天线阵面上每个T/R组件的波控码，根据整机卫星天线***的工作要求，产生相应的符合前端微波TR组件的工作时序。并将波控码和工作时序一起发送给波束控制单元。

参见图2，是BM3803MGRH的电路原理图，由于图2比较复杂，因此分成15个区域进行放大显示，其中，图2-1是图2中区域(1)的放大图；图2-2是图2中区域(2)的放大图；图2-3是图2中区域(3)的放大图；图2-4是图2中区域(4)的放大图；图2-5是图2中区域(5)的放大图；图2-6是图2中区域(6)的放大图；图2-7是图2中区域(7)的放大图；图2-8是图2中区域(8)的放大图；图2-9是图2中区域(9)的放大图；图2-10是图2中区域(10)的放大图；图2-11是图2中区域(11)的放大图；图2-12是图2中区域(12)的放大图；图2-13是图2中区域(13)的放大图；图2-14是图2中区域(14)的放大图；图2-15是图2中区域(15)的放大图。

BM3803MGRH通过地址线[ADDR0～ADDR27]、数据线[DATA0～DATA31]、片选线SRAM_CS_0、SRAM_CS_1、ROM_CE0、ROM_CE1，经驱动器SN74ALVC164245DGG驱动后和UT9Q512K32E-SWC、ACT-F512K32N-060P3Q、B8R512K8RH的地址线、数据线、片选线相连；晶振G1提供20MH基准时钟给BM3803MGRH的时钟脚D28；BM3803MGRH通过UART4口(管脚V2、W5)、UART1口(管脚AH30、AM34)经MAX3232ESE芯片进行电平转换，转换为标准RS232接口电平，其中UART4口为调试端口，在调试状态下，UART4口接收来自上位计算机的调试命令。UART1口为普通串口，和上位计算机进行数据传输交互；通过UART3口(管脚AB2、AC1)和卫星任务电子***相连通讯；因***不需要SCAN模式，故把SCAN功能的G35、G31、E1管脚接1K欧姆下拉接地；由于不使用带EDAC的8位FLASH引导，不需要在启动前确定FLASH空间范围，故把定义FLASHBANK大小的AG3、AF4、AH2、AE5管脚接1K欧姆下拉接地；由于BM3803MGRH的三条时钟树时钟相位相同，无时钟偏斜，故时钟延时输入的AG1、AD6管脚接1K欧姆下拉接地；把控制处理器的倍频倍数的G33、F28、A33、E29、K30管脚，控制进入调试模式的V4、W3管脚；由于外接的FLASH为16位的数据宽度，故PIO0接1K欧姆下拉电阻到地，PIO1接4.7K电阻上拉接3.3V电源；BM3803MGRH的G35管脚(BRDYN信号)接1K欧姆下拉电阻到地，I/O空间读写访问时，经过配置的等待周期后，如果BRDYN为低电平后，结束等待；N3(BEXCN信号)管脚接1K欧姆下拉电阻到地，总线异常指示，内部总线会收到错误响应；U1管脚(DSUACT信号)串联1K欧姆电阻接LED灯到地，当BM3803MGRH进入调试模式时，U1管脚输出高电平，驱动V2LED灯点亮；P6管脚(ERRORN信号)串联1K欧姆电阻接LED灯到3.3V电源，当处理器运行错误时，P6管脚为低电平，V3LED灯点亮；同样AB6管脚(WDOGN信号)串联1K欧姆电阻接LED灯到3.3V电源，当处理器看门狗溢出时，AB6管脚为低电平，V4LED灯点亮；P4管脚(RESETN信号)接复位芯片MAX811T的管脚2，手动复位时，按下S2按键，使BM3803MGRH处理器复位；由于本***不需PCI总线传输数据，故把AM4脚PCI_CLK时钟信号、AK20脚PCI_66测试信号接10K欧姆下拉到地。将DSUEN、DSUBRE、PLL_M0、PLL_M1、PLL_M2、PLL_M3、PLL_BP、PIO2接到拨码开关上，进行上拉、下拉的选择，当DSUEN、DSUBRE上拉时BM3803MGRH进入调试模式，处理器接收来自串口4的命令，当DSUEN、DSUBRE下拉时BM3803MGRH进入运行模式；PLL_M0、PLL_M1、PLL_M2、PLL_M3设置处理器的倍频倍数，PLL_M[3：0]设置成"0001"时，M为1；设置成"0010"时，M为2；依此类推，设置成"1111"时；M为15，PLL在BYPASS模式(PLL_BP为"1")时，处理器工作频率与倍频系数M无关，PLL在工作模式(PLL_BP为"0")时，处理器工作频率为时钟源的输出频率乘以倍频系数M得到，此时锁相环输入范围是2MHz-30MHz；通过PIO2口的上拉、下拉来配置ROMEDAC的使能与否。由于不使用带EDAC的8位FLASH引导，所以ROMBSD[0]、ROMBSD[1]、ROMBSD[2]、ROMBSD[3]分别通过10K电阻下拉；由于BM3803MGRH的三条时钟树时钟相位相同，无时钟偏斜，故SKEW[0]、SKEW[1]通过下拉电阻接地；由于外接的FLASH为16位的数据宽度，故PIO0接下拉电阻到地，PIO1通过4.7K电阻接上拉接3.3V电源。

参见图3、图4及图5，是和BM3803MGRH相连的SRAM存储器UT9Q512K32E-SWC，其数据位宽为32bit，2M字节容量，SRAM用来暂存***运行的数据，使用两片UT9Q512K32E-SWC，通过BM3803MGRH片选信号H34脚RAMSN[0]、L31脚RAMSN[1]经信号驱动控制芯片选通，以及T30脚RWEN[0]、M34脚RAMOEN[0]经信号驱动对SRAM进行读写操作。以及存储EDAC校验码的8位SRAM存储器B8R512K8RH，通过BM3803MGRH片选信号K34脚RAMSN[2]控制芯片选通，以及N33脚RWEN[1]、R35脚RAMOEN[1]经信号驱动对SRAM进行读写操作。

参见图6及图7，是和BM3803MGRH相连的FLASH存储器ACT-F512K32N-060P3Q，其数据位宽为32bit，数据线宽为32bit，2M字节容量，FLASH用来存储操作***、应用程序和波控码数据，大约需要4M字节的FLASH，故使用两片ACT-F512K32N-060P3Q，通过BM3803MGRH片选信号U35脚ROMSN[0]、V30脚ROMSN[1]经信号驱动控制控制芯片选通，以及K32脚WRITEn信号、J31脚READ信号经信号驱动对SRAM进行读写操作。

参见图8，是BM3803MGRH的调试串口，通过MAX3232ESE把TTL电平转换成RS232电平，当DSUEN、DSUBRE上拉时，处理器进入调试模式，通过串口电缆和电脑相连进行调试，处理器接收上位计算机的调试命令。

参见图9，是波束波控计算机与舱外波控单元的通讯时序图，TR_R和TR_T是T/R组件的接收通道控制脉冲和发射通道控制脉冲，波束波控计算机在CLK上升沿发送数据DATA1，SYN低电平期间传输数据，当T/R组件完成波控码接收后，在REDAY低电平时，新的波束指向生效。DATA2为波束控制单元发送来的数字遥测数据，在FLAG低电平期间，CLK下降沿接收数据。

参见图10，是波控计算机与卫星任务电子***的软件通讯接口协议，结构中“长度”、“功能号”、“检查和”为不可缺少的字节，长度n等于框架中不包括两个“字头”在内的所有信息的字节数。因此，3≤n≤255，0≤功能号≤255，检查和＝－(长度+功能号+内容1+…+内容i)，“内容1”…“内容n”字节的具体内容可根据各个***的要求定义成各种命令信息、模式信息、(β,α)值等。

本发明实现了波束控制计算机由地面平台跨越到卫星平台的应用。完成了根据(β,α)波束指向角，计算出天线阵面上每个移相器的移相码、衰减器的衰减码、延时放大器的延时码的产生，本发明要满足宇宙空间复杂环境下的单粒子效应、总剂量效应、表面充放电、真空条件下可靠应用，整个波束控制计算机电路板需要采用以下设计技巧：选用具有抗辐射指标的宇航级器件，并对器件降额使用；进行电路的容差设计，使元器件参数在一定范围内变化，不会导致由于这种变化造成电路性能漂移而引起的产品失效；采用EDAC技术对单粒子翻转进行检错和纠错；对发热器件进行传导散热。星载波束控制计算机，可广泛应用于通信卫星、测量卫星和侦察卫星等领域。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种星载波束控制计算机，其特征在于，其包括处理器MCU以及均与处理器MCU电性连接的SRAM存储器、FLASH存储器、接口电路、驱动电路；其中，处理器MCU为BM3803MGRH芯片，SRAM存储器为2片UT9Q512K32E-SWC芯片和1片B8R512K8RH芯片，FLASH存储器为2片ACT-F512K32N-060P3Q芯片，驱动电路采用驱动器SN74ALVC164245DGG芯片。

2.如权利要求1所述的星载波束控制计算机，其特征在于：BM3803MGRH芯片通过其地址线[ADDR0～ADDR27]、数据线[DATA0～DATA31]、片选线SRAM_CS_0、SRAM_CS_1、ROM_CE0、ROM_CE1，经驱动器SN74ALVC164245DGG芯片驱动后和UT9Q512K32E-SWC芯片、ACT-F512K32N-060P3Q芯片、B8R512K8RH芯片的地址线、数据线、片选线相连。

3.如权利要求2所述的星载波束控制计算机，其特征在于：接口电路为标准RS232接口，采用MAX3232ESE芯片，BM3803MGRH芯片通过其管脚V2、W5的UART4口、管脚AH30、AM34的UART1口经MAX3232ESE芯片进行电平转换，转换为标准RS232接口电平，其中UART4口为调试端口，在调试状态下，UART4口接收来自上位计算机的调试命令，UART1口为普通串口，和上位计算机进行数据传输交互；通过BM3803MGRH芯片的管脚AB2、AC1的UART3口和卫星任务电子***相连通讯。

4.如权利要求3所述的星载波束控制计算机，其特征在于：BM3803MGRH芯片的时钟延时输入的AG1、AD6管脚接1K欧姆下拉接地；把BM3803MGRH芯片的倍频倍数的G33、F28、A33、E29、K30管脚，控制进入调试模式的V4、W3管脚。

5.如权利要求4所述的星载波束控制计算机，其特征在于：BM3803MGRH的G35管脚接1K欧姆下拉电阻到地，I/O空间读写访问时，经过配置的等待周期后，如果BRDYN为低电平后，结束等待BM3803MGRH芯片的N3管脚接1K欧姆下拉电阻到地，总线异常指示，内部总线会收到错误响应；BM3803MGRH芯片的U1管脚串联1K欧姆电阻接LED灯到地，当BM3803MGRH芯片进入调试模式时，U1管脚输出高电平，驱动V2LED灯点亮；BM3803MGRH芯片的P6管脚串联1K欧姆电阻接LED灯到3.3V电源，当处理器运行错误时，P6管脚为低电平，V3LED灯点亮；同样BM3803MGRH芯片的AB6管脚串联1K欧姆电阻接LED灯到3.3V电源，当处理器看门狗溢出时，AB6管脚为低电平，V4LED灯点亮。

6.如权利要求5所述的星载波束控制计算机，其特征在于：将BM3803MGRH芯片的管脚DSUEN、DSUBRE、PLL_M0、PLL_M1、PLL_M2、PLL_M3、PLL_BP接到拨码开关上，进行上拉、下拉的选择，当DSUEN、DSUBRE上拉时BM3803MGRH进入调试模式，处理器接收来自串口4的命令，当DSUEN、DSUBRE下拉时BM3803MGRH进入运行模式。

7.如权利要求6所述的星载波束控制计算机，其特征在于：BM3803MGRH芯片的管脚PLL_M0、PLL_M1、PLL_M2、PLL_M3设置处理器MCU的倍频倍数，PLL_M[3：0]设置成"0001"时，M为1；设置成"0010"时，M为2；依此类推，设置成"1111"时；M为15，PLL在BYPASS模式即PLL_BP为"1"时，处理器MCU工作频率与倍频系数M无关，PLL在工作模式即PLL_BP为"0"时，处理器MCU工作频率为时钟源的输出频率乘以倍频系数M得到，此时处理器MCU的锁相环输入范围是2MHz-30MHz。

8.如权利要求7所述的星载波束控制计算机，其特征在于：和BM3803MGRH芯片相连的SRAM存储器用来暂存***运行的数据，使用两片UT9Q512K32E-SWC芯片，通过BM3803MGRH芯片的片选信号H34脚RAMSN[0]、L31脚RAMSN[1]经信号驱动控制芯片选通，以及T30脚RWEN[0]、M34脚RAMOEN[0]经信号驱动对SRAM进行读写操作，以及存储EDAC校验码的8位SRAM存储器B8R512K8RH，通过BM3803MGRH片选信号K34脚RAMSN[2]控制芯片选通，以及N33脚RWEN[1]、R35脚RAMOEN[1]经信号驱动对SRAM进行读写操作。

9.如权利要求8所述的星载波束控制计算机，其特征在于：和BM3803MGRH芯片相连的FLASH存储器用来存储操作***、应用程序和波控码数据，使用两片ACT-F512K32N-060P3Q芯片，通过BM3803MGRH芯片的片选信号U35脚ROMSN[0]、V30脚ROMSN[1]经信号驱动控制控制芯片选通，以及K32脚WRITEn信号、J31脚READ信号经信号驱动对存储器SRAM进行读写操作。

10.如权利要求9所述的星载波束控制计算机，其特征在于：BM3803MGRH芯片的调试串口，通过MAX3232ESE芯片把TTL电平转换成RS232电平，当BM3803MGRH芯片的DSUEN、DSUBRE上拉时，处理器MCU进入调试模式，通过串口电缆和上位机相连进行调试，处理器MCU接收上位计算机的调试命令。