CN105185698A - 减少沟道功率器件的源漏击穿电压蠕变的方法 - Google Patents

减少沟道功率器件的源漏击穿电压蠕变的方法 Download PDF

Info

Publication number
CN105185698A
CN105185698A CN201510491115.XA CN201510491115A CN105185698A CN 105185698 A CN105185698 A CN 105185698A CN 201510491115 A CN201510491115 A CN 201510491115A CN 105185698 A CN105185698 A CN 105185698A
Authority
CN
China
Prior art keywords
power device
channel power
source
puncture voltage
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510491115.XA
Other languages
English (en)
Inventor
张怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510491115.XA priority Critical patent/CN105185698A/zh
Publication of CN105185698A publication Critical patent/CN105185698A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种减少沟道功率器件的源漏击穿电压蠕变的方法，包括：在单元器件区域***的终端区域通过第一次离子注入形成保护环；对保护环执行第二次离子注入；利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；在1150℃的温度下对多晶硅进行退火处理。

Description

减少沟道功率器件的源漏击穿电压蠕变的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种减少沟道功率器件的源漏击穿电压蠕变的方法。
背景技术
在现有技术中，在制造沟道功率器件时，一般的流程是，首先在单元器件区域***的终端区域形成保护环(guardring)，随后利用沟槽掩膜在单元器件区域形成沟槽，然后在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积等步骤。单元器件区域***的终端区域中形成的保护环能够保护单元器件区域中的沟道功率器件；而且实际上，保护环还有利于提高击穿电压。
然而，根据现有技术制造的沟道功率器件的源漏击穿电压有些时候会发生蠕变。具体地说，在正常状态下，单元器件区域中的沟道功率器件的源漏击穿电压是稳定的；但是，在漏极加压并保持一定时间的电流以后，源漏击穿电压会有所升高。而且，在大部分情况下，源漏击穿电压的蠕变甚至能够达到6.65％的程度。
因此，希望能够提供一种能够有效减少沟道功率器件的源漏击穿电压蠕变的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效减少沟道功率器件的源漏击穿电压蠕变的方法。
为了实现上述技术目的，根据本发明，提供了一种减少沟道功率器件的源漏击穿电压蠕变的方法，包括：
第一步骤：在单元器件区域***的终端区域通过离子注入形成保护环；
第二步骤：利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；
第三步骤：在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
第四步骤：对多晶硅进行退火处理。
优选地，离子注入的注入深度为0.5um。
优选地，离子注入的注入离子为硼离子。
优选地，沟道功率器件为NMOS沟道功率器件。
优选地，在1150℃的温度下对多晶硅进行退火处理。
由此，根据本发明的减少沟道功率器件的源漏击穿电压蠕变的方法可通过在1150℃下的附加多晶硅退火处理来降低源漏击穿电压的蠕变，经试验结果验证，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法使得源漏击穿电压的蠕变降低至大约1.7％的水平。
为了实现上述技术目的，根据本发明，还提供了一种减少沟道功率器件的源漏击穿电压蠕变的方法，包括：
第一步骤：在单元器件区域***的终端区域通过第一次离子注入形成保护环；
附加步骤：对保护环执行第二次离子注入；
第二步骤：利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；
第三步骤：在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
第四步骤：对多晶硅进行退火处理。
优选地，第一次离子注入的注入深度为0.5um-1um。
优选地，第二次离子注入的注入深度为1.1um-2um。
优选地，第一次离子注入和第二次离子注入的注入离子为硼离子。
优选地，在1150℃的温度下对多晶硅进行退火处理。
由此，根据本发明的减少沟道功率器件的源漏击穿电压蠕变的方法可通过对保护环的附加离子注入处理，以及通过在1150℃下的附加多晶硅退火处理来降低源漏击穿电压的蠕变；经试验结果验证，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法使得源漏击穿电压的蠕变降低至大约0.1％的水平。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法的流程图。
图2示意性地示出了根据本发明第二优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
<第一优选实施例>
图1示意性地示出了根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法的流程图。
如图1所示，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法包括：
第一步骤S1：在单元器件区域***的终端区域通过离子注入形成保护环；优选地，离子注入的注入深度大约为0.5um。优选地，离子注入的注入离子为硼离子。
第二步骤S2：利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；优选地，例如，沟道功率器件为NMOS沟道功率器件。
第三步骤S3：在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
第四步骤S4：对多晶硅进行退火处理。优选地，在1150℃的温度下对多晶硅进行退火处理。
由此，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法可通过在1150℃下的附加多晶硅退火处理来降低源漏击穿电压的蠕变，经试验结果验证，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法使得源漏击穿电压的蠕变降低至大约1.7％的水平。
<第二优选实施例>
图2示意性地示出了根据本发明第二优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法的流程图。
如图2所示，根据本发明第二优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法包括：
第一步骤S1：在单元器件区域***的终端区域通过第一次离子注入形成保护环；优选地，第一次离子注入的注入深度大约为0.5um-1um。优选地，第一次离子注入的注入离子为硼离子。
附加步骤S11：对保护环执行第二次离子注入；优选地，第二次离子注入的注入深度大约为1.1um-2um。优选地，第二次离子注入的注入离子为硼离子。
第二步骤S2：利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；优选地，例如，沟道功率器件为NMOS沟道功率器件。
第三步骤S3：在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
第四步骤S4：对多晶硅进行退火处理。优选地，在1150℃的温度下对多晶硅进行退火处理。
由此，根据本发明第二优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法可通过对保护环的附加离子注入处理，以及通过在1150℃下的附加多晶硅退火处理来降低源漏击穿电压的蠕变；经试验结果验证，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法使得源漏击穿电压的蠕变降低至大约0.1％的水平。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于包括：
第一步骤：在单元器件区域***的终端区域通过离子注入形成保护环；
第二步骤：利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；
第三步骤：在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
第四步骤：对多晶硅进行退火处理。
2.根据权利要求1所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，离子注入的注入深度为0.5um。
3.根据权利要求1或2所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，离子注入的注入离子为硼离子。
4.根据权利要求1或2所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，沟道功率器件为NMOS沟道功率器件。
5.根据权利要求1或2所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，在1150℃的温度下对多晶硅进行退火处理。
6.一种减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于包括：
第一步骤：在单元器件区域***的终端区域通过第一次离子注入形成保护环；
附加步骤：对保护环执行第二次离子注入；
第二步骤：利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；
第三步骤：在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
第四步骤：对多晶硅进行退火处理。
7.根据权利要求6所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，第一次离子注入的注入深度为0.5um-1um。
8.根据权利要求6或7所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，第二次离子注入的注入深度为1.1um-2um。
9.根据权利要求6或7所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，第一次离子注入和第二次离子注入的注入离子为硼离子。
10.根据权利要求6或7所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，在1150℃的温度下对多晶硅进行退火处理。
CN201510491115.XA 2015-08-11 2015-08-11 减少沟道功率器件的源漏击穿电压蠕变的方法 Pending CN105185698A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510491115.XA CN105185698A (zh) 2015-08-11 2015-08-11 减少沟道功率器件的源漏击穿电压蠕变的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510491115.XA CN105185698A (zh) 2015-08-11 2015-08-11 减少沟道功率器件的源漏击穿电压蠕变的方法

Publications (1)

Publication Number Publication Date
CN105185698A true CN105185698A (zh) 2015-12-23

Family

ID=54907697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510491115.XA Pending CN105185698A (zh) 2015-08-11 2015-08-11 减少沟道功率器件的源漏击穿电压蠕变的方法

Country Status (1)

Country Link
CN (1) CN105185698A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261614A (zh) * 2020-01-20 2020-06-09 西安微电子技术研究所 一种pn结周围抗电磁脉冲保护环及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794451A (zh) * 2004-11-15 2006-06-28 三洋电机株式会社 半导体装置及其制造方法
US20070114602A1 (en) * 2005-11-24 2007-05-24 Kabushiki Kaisha Toshiba Semiconductor device
CN100416855C (zh) * 2000-06-16 2008-09-03 通用半导体公司 半导体沟槽器件以及制造该器件的方法
US20090045481A1 (en) * 2007-07-12 2009-02-19 Fuji Electric Device Technology Co., Ltd. Semiconductor device having breakdown voltage maintaining structure and its manufacturing method
CN202205753U (zh) * 2010-09-07 2012-04-25 成都芯源***有限公司 一种肖特基二极管
CN102496568A (zh) * 2011-12-27 2012-06-13 上海先进半导体制造股份有限公司 沟槽功率器件结构的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416855C (zh) * 2000-06-16 2008-09-03 通用半导体公司 半导体沟槽器件以及制造该器件的方法
CN1794451A (zh) * 2004-11-15 2006-06-28 三洋电机株式会社 半导体装置及其制造方法
US20070114602A1 (en) * 2005-11-24 2007-05-24 Kabushiki Kaisha Toshiba Semiconductor device
US20090045481A1 (en) * 2007-07-12 2009-02-19 Fuji Electric Device Technology Co., Ltd. Semiconductor device having breakdown voltage maintaining structure and its manufacturing method
CN202205753U (zh) * 2010-09-07 2012-04-25 成都芯源***有限公司 一种肖特基二极管
CN102496568A (zh) * 2011-12-27 2012-06-13 上海先进半导体制造股份有限公司 沟槽功率器件结构的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261614A (zh) * 2020-01-20 2020-06-09 西安微电子技术研究所 一种pn结周围抗电磁脉冲保护环及其制造方法

Similar Documents

Publication Publication Date Title
CN104282683B (zh) 半导体组件及制造方法
MY184311A (en) Etching processes for solar cell fabrication
CN104091767A (zh) 离子注入的监控方法
CN103855208A (zh) 一种高压ldmos集成器件
CN102623353A (zh) N-ldmos的制造方法
US8796100B2 (en) Methods of manufacturing lateral diffused MOS devices with layout controlled body curvature and related devices
CN105185698A (zh) 减少沟道功率器件的源漏击穿电压蠕变的方法
CN105826192A (zh) 改善多晶硅退火工艺阻值均匀性的方法
TW201613071A (en) Semiconductor device and manufacturing method thereof
CN204118075U (zh) 半导体结构
CN104882482A (zh) 一种半导体结构及其制备方法
CN103730419B (zh) 一种阈值电压调节方法
US8586434B1 (en) Method of manufacturing semiconductor device
CN104810288A (zh) 一种dmos器件的制造方法
CN103295913B (zh) 改善半导体器件负偏压温度不稳定性的方法
US20150249144A1 (en) High Voltage Drain-Extended MOSFET Having Extra Drain-OD Addition
CN107359189B (zh) 一种垂直双扩散mos器件及其制作方法
CN102130163A (zh) Esd高压dmos器件及其制造方法
CN103325834A (zh) 晶体管及其沟道长度的形成方法
CN107180763B (zh) 提高vdmos器件击穿电压的方法
CN104319289A (zh) Nldmos器件及其制造方法
US9397191B2 (en) Methods of making a self-aligned channel drift device
CN102623352A (zh) P-ldmos的制造方法
CN106033722B (zh) 基于cmos制造工艺的齐纳管的制造方法
CN102623354A (zh) P-ldmos的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151223