CN105164795A - 具有耗尽层的玻璃和构造于其上的多晶硅tft - Google Patents

具有耗尽层的玻璃和构造于其上的多晶硅tft Download PDF

Info

Publication number
CN105164795A
CN105164795A CN201480024271.9A CN201480024271A CN105164795A CN 105164795 A CN105164795 A CN 105164795A CN 201480024271 A CN201480024271 A CN 201480024271A CN 105164795 A CN105164795 A CN 105164795A
Authority
CN
China
Prior art keywords
glass
layer
glass substrate
substrate
chemically treated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480024271.9A
Other languages
English (en)
Other versions
CN105164795B (zh
Inventor
庄大可
顾云峰
R·G·曼利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN105164795A publication Critical patent/CN105164795A/zh
Application granted granted Critical
Publication of CN105164795B publication Critical patent/CN105164795B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/008—Other surface treatment of glass not in the form of fibres or filaments comprising a lixiviation step
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C25/00—Surface treatment of fibres or filaments made from glass, minerals or slags
    • C03C25/66—Chemical treatment, e.g. leaching, acid or alkali treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C25/00—Surface treatment of fibres or filaments made from glass, minerals or slags
    • C03C25/70—Cleaning, e.g. for reuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Surface Treatment Of Glass (AREA)
  • Glass Compositions (AREA)

Abstract

本发明公开了一种对显示器玻璃基板进行化学处理的方法，包括用含HCl的热溶液处理玻璃基板的至少一个表面，在玻璃基板的表面处和表面下方形成耗尽层。本公开内容还涉及含有通过所揭示的方法制备的耗尽层的显示器玻璃基板。此外，本公开内容涉及在这些显示器玻璃基板上制备薄膜晶体管(“TFT”)的方法，包括在经过化学处理的玻璃基板表面上直接沉积Si层，然后对Si层进行退火，形成多晶硅。

Description

具有耗尽层的玻璃和构造于其上的多晶硅TFT
本申请根据35U.S.C.§119要求2013年4月30日提交的美国临时申请序列第61/817536号的优先权，本申请以其内容为基础，并通过参考将其全文纳入本文。
发明领域
本公开内容总体涉及其表面层已耗尽特定材料的玻璃基板，以及在这种玻璃基板上构造的器件(例如薄膜晶体管)。还公开了对这种玻璃基板进行化学处理以获得耗尽表面层(depletedsurfacelayer)的方法。示例性方法包括用含有HCl的热溶液处理玻璃基板，在该玻璃板的表面处和/或表面下形成耗尽层。
背景
当前的显示器玻璃基板送给客户时很少经过处理，有时根本没有任何处理。多数玻璃基板被切割成一定尺寸，然后用表面活性剂水溶液清洗。这种溶液设计用来帮助除去在玻璃切割和磨边过程中沉积在玻璃表面的玻璃颗粒和研磨剂颗粒。这种清洗没有进一步给薄膜晶体管(“TFT”)提供任何好处。
玻璃基板的上表面层处或内部的金属杂质会降低制造在基板上的薄膜晶体管(TFT)及其他电子器件的性能。例如，存在于玻璃/半导体界面处的金属杂质会导致源极与漏极之间的泄漏电流增加。如果金属杂质以接近所设计的自由载流子浓度的水平进入半导体膜，栅控可能减弱，电流泄露可能增加，并产生其他不确定的操作特征。这些金属杂质的浓度超过所设计的自由载流子浓度时，会由于开路或短路状况而导致器件完全失效。如果金属杂质污染栅绝缘体，还会造成阈值电压发生不确定的波动和/或电介质过早击穿以及晶体管崩溃。
概述
在各种实施方式中，本公开内容涉及其表面层已耗尽特定材料的玻璃基板，以及用这种具有耗尽表面层的玻璃基板制造的电子器件，如包括薄膜晶体管的可视显示器件。还公开了对玻璃基板进行化学处理的方法，例如通过浸出进行处理，从而在玻璃表面提供耗尽层或富氧化硅载流子层，而对表面粗糙度和/或对于电子制造重要的其他性质没有不利影响。
因此，一个实施方式公开了对玻璃基板的表面层进行化学处理的方法，该方法包括至少使玻璃基板的表面接触包含HCl的热溶液，接触时间足以从玻璃基板的表面和/或表面下方浸出至少一种元素。
当玻璃基板包含典型的显示器玻璃如碱土金属硼铝硅酸盐玻璃时，在浸出期间从基板除去的元素可包括碱土金属、硼、铝或金属污染物，例如Na,K,Mg,Ca,Sr,Ba,Fe,Cu,B,Al,Sn,P,As或Sb。
本公开内容还涉及包含碱土金属硼铝硅酸盐的显示器玻璃基板，该玻璃基板具有在约1纳米(nm)至约200nm的深度经过化学处理的表面层。在一个实施方式中，经过化学处理的表面层基本上耗尽了选自碱土金属、硼、铝或金属污染物的至少一种元素。
还公开了一种制造TFT的方法，包括在显示器玻璃基板的经过化学处理的表面层上直接沉积Si层，并沉积本领域技术人员公知的附加导电层、半导体层和/或绝缘层。
在以下的详细描述中给出了本发明的其他特征和优点，其中的部分特征和优点对本领域的技术人员而言是容易理解的，或通过实施文字描述和其权利要求书以及附图中所述实施方式而被认识。应理解，上面的一般性描述和下面的详细描述都仅仅是示例性的，用来提供理解权利要求书的性质和特点的总体评述或框架。
附图简要说明
所包含的附图供进一步理解本发明，附图被结合在本说明书中并构成说明书的一部分。附图说明了本发明的一个或多个示例性实施方式，并与说明书一起用来解释各种实施方式的原理和操作。
图1A是在未经处理的显示器玻璃上制造的顶栅薄膜晶体管(“TFT”)的示意图。
图1B是在具有浸出层(leachedlayer)的经过处理的玻璃上制造的顶栅TFT的示意图。
图2是显示在不同时间和温度浸出的玻璃圆片表面的氧化硅富集情况的柱状图。
图3A和3B是比较对照样(未浸出)的氧化硅与其他元素的表面比和在不同浸出温度和时间经浸出处理的玻璃圆片的对应表面比的柱状图。图3A显示了Si与Al的比例，而图3B显示了Si与Ba的比例。
图4是显示未经处理(虚线)和经过处理(实线)的康宁LotusTM玻璃上的TFTID-VG传输特性的图示。
图5是显示1:7HCl:H2O浸出溶液对TFT泄漏电流的影响与75℃非循环浴中处理时间的关系的盒形图。
图6是显示1:7HCl:H2O浸出溶液对TFT亚阈值摆幅(mV/dec)电流的影响与75℃非循环浴中处理时间的关系的盒形图。
图7是显示各种浸出时间和温度下，相比于没有金属杂质的石英基板，经过处理和未经处理的康宁LotusTM玻璃的亚阈值摆幅的盒形图。
发明详述
术语“耗尽层”及其变体在本文中用来描述基板的一个区域，该区域中大多数载荷子已通过浸出除去。根据本公开内容从耗尽层除去的这种载荷子的非限制性例子包括Al，B，碱土金属，以及金属污染物如Na,K,Mg,Ca,Sr,Ba,Fe,Cu,B,Al,Sn,P,As或Sb。当耗尽层已耗尽和/或基本上不含载荷子因而没有载荷子运载电流时，有时称其为“绝缘层”。
术语“氧化硅富集”及其变体在本文中用来表示氧化硅与玻璃组分的比例因玻璃组分被从耗尽层除去而增大。
术语“FET”及其变体在本文中用来表示场效应晶体管。
术语“环形FET”及其变体在本文中用来表示环形场效应晶体管，它是具有三个同心、共平面电极的FET器件，所述电极包括环形场效应晶体管的源极、栅极和漏极。
术语“TFT”及其变体在本文中用来表示薄膜晶体管。
术语“升高的温度”及其变体在本文中用来表示高于室温的温度，如高于21℃，例如高于40℃。
术语“浸出深度”及其变体在本文中用来表示基板表面下方发生杂质浸出的深度。
术语“顶栅”及其变体在本文中用来表示栅极金属位于顶部而源极-漏极半导体区域与基板接触的器件。
玻璃基板的性质对于薄膜晶体管和光伏电池的性能和可靠性极为重要。(Ellison和Cornejo，Int.JAppl.GlassSci1[1](2010)87)。已经发现，从包含碱金属的玻璃中迁移出来的钠毒害液晶，使有源矩阵液晶显示器(AMLCD)面板中使用的ITO层降解，引起玻璃上沉积的光伏电池分流。即使对于碱金属含量低的玻璃，也发现重复开-关循环会引起钠迁移。
已开发各种方法来减轻碱金属的有害影响，包括从基底玻璃或玻璃表面除去碱金属，或者用阻挡层防止碱金属迁移。Alpha和Dumbaugh在US4180618中描述了用于多晶硅光伏器件的碱土金属铝硅酸盐玻璃。Hecq等在US5093196中描述了具有脱碱层的反应性较低的钠钙玻璃，以及通过与酸气体发生高温反应来产生这种脱碱层的方法。碱金属耗尽区延伸进入玻璃超过100nm。Mizuhashi等在US4485146中教导，如果沉积在含碱金属的玻璃上的氧化硅阻挡层包含键合到硅上的氢，则它可用来防止钠从玻璃扩散到半导体层。Couillard等在SPIE3014166中描述道，在康宁1737玻璃上沉积的p-SiTFT的泄漏电流随着阻挡层厚度的增加而增加。Araujo等在US5578103中解释了这种违反直觉的结果的表面原因。在具有氧化硅、氧化铝或氧化钽阻挡层的玻璃上，碱金属的流动方向取决于玻璃的组成。对于含有能改变配位的高场强离子的玻璃，在配位的能量变化的驱动下，流动可以是从阻挡层到玻璃。
从玻璃扩散的杂质也影响硅TFT的性能，特别是对于加工温度常常超过600℃的多晶硅(pSi)晶体管。在US5985700中，Moore教导了一种对玻璃表面进行浸出的方法，该方法不需要额外的阻挡层，通过简单使用RCA清洁过程(1965年由RCA公司开发，作为半导体晶片在高温加工前的清洁方法)而无需氢氟酸(HF)浸渍，将关态泄漏电流减少2个数量级。次级离子质谱(SIMS)和诱导耦合等离子质谱(ICP-MS)显示，碱性RCA从康宁1737玻璃清除了大部分铝和一些钙，而酸性RCA2清除了钙、钡和铝。Couillard等在J.Non-Cryst.Solid222(1997)429中描述了对康宁1737玻璃的RCA清洁如何形成约6nm厚的富氧化硅层。用X射线光电子谱(XPS)测量结果表明，RCA处理使氧化硅含量增加约17％，而使氧化铝减少50％，硼减少20％，Ba减少67％。Tian在J.Appl.Phys.90(8)(2001)3810中描述了Na22示踪扩散实验，这些实验表明，对1737玻璃的RCA清洁和在650℃通过湿氧化进行的表面改性都起类似于低压化学气相沉积(LPCVD)SiO2的作用，该SiO2作为防止钠扩散的有效阻挡层。
如上所述，减少玻璃中影响TFT器件的杂质的努力集中于碱金属的迁移，主要是钠的迁移。然而，碱金属以外的污染可能对TFT性能具有有害影响，而且这种污染的影响不止于导致更高的泄漏电流。进入半导体的杂质产生陷阱态，其中一些杂质将成为供体或受体。对于硅而言，三价态的第3、8和13族元素的进入产生受体，而五价态的第5和15族元素的进入产生供体。这种半导体背景掺杂的增多不仅增加薄膜晶体管的截止电流，而且使阈值电压偏移。污染程度的空间差异和批次差异对AMLCD显示器面板生产的产率具有直接影响，因为稳定的晶体管特性如阈值电压和开-关电流对晶体管与简单驱动电路的结合是必需的。对于由于晶粒尺寸分布而有相当大变化的p-SiTFT尤其如此。在p-SiTFT驱动的有机发光二极管(OLED)的情况中，这种影响进一步放大。由于OLED是电流驱动的器件，阈值电压的变化会带来像素强度的变化。其他杂质会产生更深水平的陷阱态。这些陷阱多数影响载流子运输。由于除硅外的所有元素会在硅中产生陷阱态，石英或高纯熔凝氧化硅看上去是薄膜晶体管的理想基材。然而，价格是抑制性因素，并且其他性质，如与硅和氮化硅阻挡层的热膨胀不匹配使高纯熔凝氧化硅不切实际。对于平板显示器来说，要实现热膨胀、价格和成形方面的目标，要求可能对薄膜晶体管产生有害影响的诸如铝、硼和碱土金属这样的元素必须进入平坦玻璃基板中。
因此，人们开发了在玻璃基板中形成一种表面层的方法，该表面层已耗尽对薄膜晶体管性能具有有害影响的元素，即耗尽层。这种处理可包括或不包括玻璃浸出，然后进行热处理或其他处理。这种处理将是这样的，即对于显示器应用，不损害玻璃板常规加工中的强度和耐刮擦性。有益的是，所用的处理使得采用一种玻璃表面材料组成即可改善上述所有属性。
在浸出期间，来自其中放有玻璃的流体介质的侵入离子穿过间隙进入玻璃结构，在没有净电荷转移的基础上与玻璃中的宿主离子交换位置。反过来，玻璃的宿主离子逐渐离开玻璃表面。碱金属离子的浸出是主要的持久性问题。浸出过程是相互扩散控制的，浸出物中组分的量作为t0.5的函数增加，其中t是时间。据认为这发生在酸洗条件下。在碱性溶液中，据认为玻璃结构断开桥氧，导致网络逐渐解体。这种侵蚀反应的速率据认为与时间呈线性关系。在均匀解体时，侵蚀介质中各种成分的比例与玻璃中相同。优先解体因玻璃的相微结构(phasemicrostructure)而发生。玻璃的一些区域包含比其他组成更易受介质侵蚀的组成。在这种情况下，介质中溶解的成分的比例不同于母体玻璃中的比例。在所有上述情况下要提到的是，侵蚀速率是热激活过程，其中在温度T提取的材料的量遵循阿伦尼乌斯(Arrhenius)型表达。对于多数硅酸钠玻璃，温度每升高10℃，速率以1.5-2倍的幅度增加。
对通过这种方式改进的玻璃表面上TFT的制造没有充分探究。Belscher等还在US5792327和US5851366中描述了表面处理。这些专利描述了如何通过用氢氟酸和盐酸的混合物对表面进行化学处理来改善金属膜对玻璃基板的直接附着。上面提到的Moore,Couilard和Tian描述了通过RCA处理形成富氧化硅阻挡层。Moore在US5,985,700中描述了利用浸出法在玻璃表面提供富氧化硅边界区域，然后在不用阻挡层的情况下，将源漏半导体区域直接沉积到玻璃表面。该专利讨论了用pH在8-6之间和/或8-14的液体或气体形成浸出表面，在所述浸出玻璃表面上直接形成硅涂层，对所述硅涂层进行图案化，形成所述TFT的基底，并完成TFT器件。Wang等在MicroelectronicsReliability38(1998)1835中探讨了这种通过RCA清洁产生的阻挡层对薄膜晶体管性质的影响。RCA清洁限定为使玻璃在75℃与NH4/H2O2/H2O接触10分钟，然后使玻璃在75℃与HCl/H2O2/H2O接触10分钟，结果是热载流子迁移性能因缓冲层的存在而提高。比较经RCA清洁或者通过常压化学气相沉积(APCVD)和LPCVD涂覆不同厚度的SiO2的康宁1737玻璃，涂覆SiO2的1737玻璃上n-TFT的性能和热载流子应力可靠性均好于未涂覆的1737玻璃。热载流子应力的可靠性同样依赖于SiO2涂层厚度。通过涂层的存在与否控制杂质陷阱，同时晶粒边界陷阱据推测对涂层中的压缩应力或拉伸应力敏感，所述应力据认为依赖于涂层厚度。
TFT器件的玻璃污染机理没有很好的记录。已公开的工作集中于扩散，主要是在p-Si的高温沉积、掺杂剂活化或者无定形硅(a-Si)再结晶为p-Si中的扩散。然而，其他机理可能对污染也起作用。等离子体沉积过程中的溅射，CVD过程中的化学气相传输，湿处理中的溶解和再沉积，以及表面接触，都可能是玻璃污染薄膜晶体管工艺的机理。随着器件性能增强，人们已经公开了对基板扩散没有直接影响的其他方法和结构，用来最大程度减小污染的影响。Yamazaki等在US6849872中描述了改进的薄膜晶体管，其中利用氮化硅、氮化铝或氧化铝阻挡层将TFT形成在基板上，并用TFT上的第二阻挡层包封TFT。这些阻挡层的目的是防止可移动离子从基板移走。Kadono等在US7402467和US7871936中描述了一种提高TFT器件可靠性的方法，该方法通过用含氟稀溶液蚀刻除去每个界面处的污染。
在一个实施方式中，本发明公开了一种对基板表面层进行化学处理的方法，所述基板是例如包括显示器应用中所用的碱土金属硼铝硅酸盐玻璃的玻璃基板。所述方法包括使基板的至少一个表面与包含HCl的热溶液接触一段时间，所述时间足以使至少一种元素从玻璃基板表面和/或表面下方浸出。在一个实施方式中，玻璃基板的表面粗糙度在所述与热HCl溶液接触之前和之后基本上相同。实验证据显示，在浸出之前用稀氢氟酸(HF)水溶液处理玻璃基板表面可提高浸出过程的效果。
蚀刻过程从基板除去外层，而Si与载荷子之比在蚀刻过程之前和之后不变。相比之下，浸出过程从玻璃基板外表面选择性除去载荷子，并且在浸出过程之后，Si与载荷子之比增大。
当玻璃基板包含碱土金属硼铝硅酸盐玻璃时，通过浸出从玻璃基板除去的元素可包括碱土金属、硼、铝或金属污染物，例如Na,K,Mg,Ca,Sr,Ba,Fe,Cu,B,Al,Sn,P,As或Sb。这形成一种经化学处理的玻璃基板，其氧化硅富集度(silicaenrichment)为4-15％。在一个实施方式中，经化学处理的玻璃基板的Si:Al比在接触热HCl溶液之后比接触之前至少高20％。在一个实施方式中，所述Si:Al比在约80:20至约100:0的范围内。
在一个实施方式中，所公开的方法既用于除去基板表面上的污染物，也用于除去基板的一定深度内的污染物，所述深度称为“浸出深度”(leachdepth)。浸出深度可延伸到基板中最高约200nm，在一些实施方式中最高约500nm。在一个实施方式中，浸出深度在约1-200nm的范围内。在一个具体实施方式中，浸出深度在约2-5nm的范围内。
所公开的方法中所用的HCl溶液通常具有约0.1-2.0摩尔/升的浓度。在一些实施方式中，HCl溶液用选自H2O或H2O2的稀释剂稀释，得到HCl与稀释剂的比值为1:2至1:10。在一个具体实施方式中，所述比值为1:5至1:7。
本文公开的HCl溶液通常在升高的温度下施加于基板。在一个实施方式中，HCl溶液的温度落在约40-80℃的范围内，例如约60-75℃的范围内。
在一个实施方式中，HCl与基板接触的时间(称为“接触时间”)可在约1-30分钟的范围内。在一个实施方式中，接触时间按五分钟的增幅测量，从5分钟开始到30分钟为止。可采用各种接触形式，包括但不限于静止浸泡或搅动浸泡，例如通过机械搅拌或鼓泡来搅动。接触步骤还可包括喷雾过程，如水平或垂直喷雾过程。
虽然不作要求，但在接触步骤之前，可用本领域技术人员公知用于显示器玻璃的常规洗涤和清洁步骤洗涤和清洁基板。例如，典型的玻璃清洁采用以下任何步骤的组合：洗涤剂喷雾洗涤、刷洗、超声波洗涤、兆声波(megasonic)洗涤、高压洗涤、气刀干燥和IPA干燥。洗涤步骤的顺序可以根据具体应用的最佳实践变化。一种洗涤剂洗涤采用基于洗涤剂的碱性溶液，如KOH。
类似的，虽然不作要求，在基板接触前述HCl溶液之后，可用热去离子水洗涤基板。在各种实施方式中，去离子水可加热到约40-80℃的温度。此洗涤步骤也可在超声波或兆声波条件下进行，如频率约为70kHz至大于1000kHz，时间约为1-30分钟。在一个实施方式中，此过程在静态浴中或者在配有超声波和/或兆声波变频器的回流浴中进行。在另一个实施方式中，此过程利用配有超声波和/或兆声波喷嘴的传输工具进行。最后，经过浸出和清洁的玻璃可用已知技术干燥，如采用旋转-清洗-干燥(“SRD”)、异丙醇(“IPA”)干燥[“马兰戈尼(Marangoni)干燥”]或其组合，形成显示器玻璃基板。
在一个实施方式中，前述方法可用来制备包含碱金属硼铝硅酸盐的显示器玻璃基板，所述玻璃基板具有深约1-200nm的经化学处理的表面层，该经化学处理的表面层基本上耗尽至少一种选自下组的元素：碱土金属、硼、铝或金属污染物，例如Na,K,Mg,Ca,Sr,Ba,Fe,Cu,B,Al,Sn,P,As或Sb。
在另一个实施方式中，本发明公开了一种在所公开的基板上形成薄膜晶体管(“TFT”)的方法，其过程包括：
在玻璃基板的经化学处理的表面上直接沉积Si层；
对所述Si层进行退火，形成多晶硅；
在所述多晶硅上沉积电极，并对所述电极进行图案化，形成沟道区(channelregion)；
在所述沟道区和电极上沉积介电层，例如SiO2层；
在所述SiO2层上沉积金属栅，例如Al栅，并对所述栅进行图案化；
蚀刻穿过SiO2层并位于电极上方的通孔(viahole)；以及
对该样品进行退火。
上述过程勾勒了TFT形成过程的一个例子。所勾勒的步骤可按不同顺序进行，仍能形成晶体管。上面勾勒的过程的其他变化形式包括用不同的介电材料形成介电层，并且/或者用不同的金属形成金属栅。
如本文所示，根据本公开内容的各种实施方式，本发明公开了一种对显示器玻璃基板进行化学处理的方法，该方法对TFT性能具有直接的正面影响。这具体影响TFT的关态操作或低于阈值电压的操作，从而减少电流泄露，改善晶体管控制，用于有机发光二极管(OLED)及其他高性能显示(“HPD”)技术。对TFT关态操作的改进还可减少器件的总体功率消耗。
在另一个实施方式中，本发明公开了一种用来对显示器玻璃基板如EAGLE和CorningLotusTM进行化学处理的设备，例如化学湿式工作台、RCA湿式工作台或化学浴。化学溶液是HCl，它可用H2O或H2O2稀释，以控制表面处理程度。溶液的处理时间和温度也可用来控制处理程度。HCl能与许多金属反应，将它们从玻璃表面除去。HCl还具有浸出效应，可除去玻璃表面下方的金属杂质。从玻璃表面下方除去金属杂质的水平称作浸出深度，可通过处理时间、溶液温度和/或溶液浓度控制。
通过浸出一个区域形成从玻璃基板表面延伸进入玻璃基板的耗尽层，金属杂质存在于玻璃基板表面处或其附近并与而后续积在玻璃表面上的薄膜材料相互作用的机会降低。这些杂质会停留在玻璃/薄膜界面处或者进入薄膜。这对半导体膜特别重要，因为众所周知，金属杂质在硅及其他半导体的带隙内形成陷阱态。因此，这些金属杂质会削弱薄膜和用薄膜制造的电子器件(如TFT)的性能，具体是引起不确定的器件行为，增加泄漏电流，减小亚阈值摆幅，降低栅控制，最终导致器件可靠性下降。
HCl在维持熔合拉制表面的粗糙度的同时侵蚀金属杂质，从而带来许多优点。例如，LotusTM玻璃的表面粗糙度可在约0.2-0.3nm的范围内。表面粗糙度的增加可能对后续沉积的薄膜产生不利影响，例如脱层。此外，维持足够低的表面粗糙度可避免粗糙度扩展到器件层。器件层内的粗糙度会引起器件特性偏移或器件故障。
与所公开的方法相关的示例性、非限制性优点包括减少玻璃基板上的颗粒。更具体地说，玻璃表面上的中性和离子性金属杂质会减少。事实上，通过利用所公开的方法，有可能从玻璃的顶表面层，从延伸至表面下约1nm至数百纳米的耗尽层或浸出层减少中性和离子性金属杂质。
如前文所述，所公开的方法通过使用与玻璃加工、薄膜晶体管加工和半导体加工兼容的化学物质形成耗尽层。在一个示例性实施方式中，所公开的方法与包括顶栅、底栅、共平面结构和交错结构在内的所有薄膜晶体管设计结构兼容。出于同样的原因，玻璃浸出设备可改造成目前的玻璃清洁设备。
一些显示器玻璃基板在送给客户前经过化学处理。一种这样的处理包括NaF和H3PO4的化学溶液。这种处理会蚀刻玻璃表面，产生纳米级粗糙度。这有助于改善某些膜的附着性，并可通过增大摩擦来更好地搬运玻璃。在一些实施方式中，这种方式处理的显示器玻璃可在用户定制TFT制造过程中改善静电放电性能(“ESD”)，这种处理对于改善用户定制TFT阵列均匀性具有一些益处。
在一些实施方式中，为显示器防护板设计的玻璃经过化学处理，以改善其机械性能。为了改善显示器玻璃的强度，化学处理过程包括使玻璃接触HF和H2SO4的化学溶液。因为HF高速侵蚀SiO2，这种化学溶液侵蚀玻璃表面上存在的机械瑕疵，基本上将瑕疵抹平。这降低了玻璃表面上瑕疵的严重性，提高了玻璃强度。然而，这种处理没有从玻璃选择性除去金属杂质。
美国专利第5,985,700号(其通过参考纳入本文)描述了在玻璃表面上直接形成顶栅TFT的方法，其中玻璃表面首先经过充分浸出，从而在玻璃表面处提供富氧化硅边界区域。美国专利第5,985,700号描述了使用温(75℃)浴的两步浸出过程，包括使用NH4OH、H2O和H2O2的第一碱清洁和使用HCl、H2O和H2O2的第二酸清洁。研究发现，碱清洁除去有机材料、铝和钙，而酸清洁除去钙、钡和残留铝。顶栅多晶硅TFT用低温(约600℃)TFT制造工艺制备，包括利用低压CVD，由硅烷直接在经过浸出的基板表面上沉积多晶硅。顶栅TFT形成在用两步浸出过程处理的基板上和在两步浸出过程结束时经过进一步HF蚀刻的浸出基板上。
图1A和1B分别显示了在未经本文所揭示的化学处理方法处理的显示器玻璃上制造的传统顶栅TFT器件101和经过这样的处理并包含浸出耗尽层150的玻璃上制造的本发明的顶栅TFT器件102。如图1A所示，在传统顶栅TFT器件101中，半导体层125(通常由本征硅组成)的有源源极115半导体区域和漏极120半导体区域与玻璃基板直接接触。结果，存在于本体玻璃基板140中的金属杂质135能与沉积的半导体层125相互作用并进入该沉积的半导体层125。玻璃/半导体界面处的金属杂质135会引起源极115与漏极120之间的电流泄露增多。进入半导体层125的金属杂质135会削弱栅控制，产生不可预期的行为。此外，进入栅绝缘体110的金属杂质135会引起器件过早崩溃。
从顶表面除去这些杂质极大地减少了这些劣化机理的发生概率。参考图1B，在根据本公开内容处理的玻璃基板上形成的顶栅TFT102，其半导体层125的有源源极115半导体区域和漏极120半导体区域与耗尽/浸出玻璃层150直接接触,该耗尽/浸出玻璃层150已耗尽金属杂质且/或基本上没有金属杂质。这种耗尽/浸出层150提供了阻挡层，防止本体玻璃基板145中的金属杂质与沉积的半导体层125相互作用并进入沉积的半导体层125。金属层105是栅电极。
已经说明，耗尽/浸出层给所得器件性质直接带来好处，包括薄膜晶体管的更低的泄漏电流水平，从而改善关态性能，减少器件功率消耗。类似的，已经说明，用所揭示的方法处理的基板为薄膜晶体管带来更低的亚阈值摆幅，从而改善关态性能，增加切换速度，减少器件功率消耗。所得器件的其他得到改善的性质包括改善的薄膜晶体管阈值电压稳定性。前述好处均可得到带来改善的显示器及其他电子器件的性能，以及改善的薄膜晶体管及其他电子器件的可靠性。最后，所揭示的方法可直接改善薄膜晶体管阵列的样品间均匀性，这可提高利用薄膜晶体管的用户定制产品的产率。
通过以下非限制性实施例进一步阐释本公开内容，这些实施例纯粹用于举例说明本发明。
实施例
此实施例描述了用来产生具有耗尽表面层的碱土金属硼铝硅酸盐玻璃(康宁LotusTM低铁圆片)的HCl浸出过程和条件。在该实施例中使用的玻璃圆片基板具有150mm的直径。浸出之前，洗涤和干燥圆片。
浸出这样进行：将圆片浸入聚四氟乙烯(“PTFE”)槽里的1.5MHCl溶液中，在不同温度下将圆片在该溶液中浸泡不同时间。实验结果列于下表1，显示了用恒定的1.5MHCl溶液(HCl:H2O＝1:7)浸出康宁LotusTM低铁圆片所用的不同浸出温度和时间。采用浸出温度和时间的五种不同组合，每种组合使用一组四个圆片。对于每个组，三个圆片用于环形FET制造和TFT性能测量，一个用于玻璃表面表征。四个未经处理的圆片用作对照。浸出之前，在一个酸槽中装入7升18MΩ去离子水，然而装入1升浓度为34-37％的痕量金属级HCl，形成1.5MHCl溶液。然后将HCl溶液加热至40℃。
表1
浸出条件 温度(℃) 时间(分钟)
A 40 1
B 40 5
C 75 1
D 75 5
E 75 20
将四个前述玻璃圆片装入带狭槽的PTFE支架的不同狭槽中，将该支架浸入酸槽。静止浸泡1分钟后，将支架连同圆片从酸槽取出，放入清洗槽，立即进行快速排水清洗(quickdumprinse)，循环三次。接下来，经过清洗的支架和圆片在装有18MΩ去离子水的超声浴中进行两步后清洁过程。第一个清洁步骤在50℃的温度和72kHz的超声频率下进行10分钟，第二个清洁步骤在50℃的温度和104kHz的超声频率下进行10分钟。后清洁之后，在N2环境中通过旋转清洗干燥过程(“SRD”)干燥圆片。采用相同的程序，在相同的1.5MHCl溶液中，将另一组四个康宁LotusTM圆片在40℃浸泡5分钟。静止浸泡5分钟后，将支架连同圆片从酸槽取出，放入清洗槽，立即进行快速排水清洗，循环三次。接下来，经过清洗的支架和晶片在装有18MΩ去离子水的超声浴中进行两步后清洁过程。第一个清洁步骤在50℃的温度和72kHz的超声频率下进行10分钟，第二个清洁步骤在50℃的温度和104kHz的超声频率下进行10分钟。后清洁之后，在N2环境中通过SRD干燥圆片。
此后，将溶液进一步加热至75℃。然后，用相同的程序再浸出三组康宁LotusTM圆片，采用相同的1.5MHCl溶液，时间分别为1分钟、5分钟和20分钟，随后进行相同的清洗、后清洁和干燥。
四个对照圆片只进行后清洁和干燥过程。
在浸出和后清洁之前和之后，用CS10光学表面分析仪[美国加利福尼亚州米尔皮塔斯市(Milpitas)KLA-Tencor公司]在圆片上进行微粒计数分析。每个圆片上都未观察到微粒计数的明显增加。浸出和后清洁过程通常不会产生微粒，因为表面经过浸出而不是蚀刻，其结果是选择性除去金属。
用X射线光电子谱(XPS)分析经过浸出的玻璃的表面组成。每个圆片测量两个区域。耗尽层深约2-5nm。结果见表2。与对照样相比较，所有经过浸出的玻璃圆片都显示氧化硅富集而其他元素耗尽。
图2是比较用不同处理温度和时间制成的五个浸出样品表面处氧化硅富集情况的柱状图。结果是根据下表2中提供的XPS数据计算的。无意受限于理论，据信更高的温度和更长的浸出时间都会促进表面处的氧化硅富集，而温度似乎比时间的影响更大。对于1分钟的固定浸出时间，将温度从40℃升高到75℃时，氧化硅富集度从5.1％增加到10.7％。对于75℃的固定浸出温度，将浸出时间从1分钟延长到5分钟时，氧化硅富集度从10.7％增加到11.1％。
图3A和3B比较了未浸出对照玻璃圆片和在不同温度用HCl溶液处理不同时间的五个浸出玻璃圆片的耗尽层中Si与Al和Ba的比值。所述比值随着浸出温度和时间增加，这是其他元素的耗尽与Si的富集组合起来的结果。图3A显示了Si与Al的比值，而图3B显示了Si与Ba的比值。这些比值是根据下表2中的XPS数据计算的，该表显示了用1.5MHCl浸出的康宁LotusTM低Fe玻璃经XPS测定的表面组成(用原子％表示)，所述组成随时间和温度变化。组成经过归一化，以排除表面污染。与未浸出对照圆片相比，浸出圆片中Si与其他元素的比值更高，显示了玻璃表面的氧化硅富集和/或其他元素的耗尽。
表2
处理之前，圆片的原子力显微镜(“AFM”)表面粗糙度(“Ra”)经测定为0.25nm。在50℃用0.1MHCl浸出1.5小时之后，测得的圆片Ra为0.27nm。Ra的这种差异在测量误差范围内，因此表面粗糙度测量显示浸出之前和之后的表面粗糙度没有变化。
使用环形场效应晶体管(“环形FET”，具有同心电极的TFT)器件表征经过处理的玻璃基板的电学影响。
对于玻璃基板上半导体所包含的组成材料，环形FET器件能够直接评价其电学性质，并为材料和制造工艺的优化提供反馈。为纯净材料提供快速、直接评价的现有伪FET(pseudo-FET)器件仅适合由半导体/绝缘体/半导体堆叠件组成的绝缘体上硅(“SOI”)材料，其中绝缘体两侧的半导体均可接触。这不适合玻璃基板上半导体，其中没有第二半导体可供接触。环形FET的设计和工艺具体指向现有技术的限制，用于表征具有较厚(数十至数百微米)玻璃层的基板。环形FET器件具有三个同心、共平面电极，它们包含环形场效应晶体管的源极、栅极和漏极。
环形FET可以测量和表征所有典型的TFT参数，而不需要像制造过程那样运行完整的TFT晶体管制造工艺。为进行这种分析，在经过浸出的玻璃表面上制造环形FET。
用来收集图4-7中数据的晶体管制造如下：先在400℃的等离子体增强化学气相沉积(“PECVD”)反应器中，在康宁LotusTM玻璃上直接沉积无定形硅(“a-Si”)层。然后，在N2气氛中，在630℃对a-Si层进行退火，形成多晶硅(“p-Si”)层。通过溅射法沉积250nmAl，使用光刻法进行图案化，并通过蚀刻形成源极/漏极电极。然后在390℃的PECVD室中，用原硅酸四乙酯(“TEOS”)气体前体在沟道区和源极/漏极电极上沉积100nmSiO2覆盖层。通过溅射法沉积250nmAl，使用光刻法进行图案化，并通过蚀刻形成栅极电极。穿过SiO2栅极氧化物在源极和漏极电极上方蚀刻通孔，从而形成电接触。然后在200毫托的N2环境中，在450℃将样品退火1小时。这导致Al源极/漏极电极与硅反应，从而形成晶体管的p型掺杂的源极/漏极区。
所有TFT特性均在室温测量。每个圆片上测量52个位点，其中圆片经过特定的化学处理。每种处理都有多个(≥3个)圆片，从而能够测量圆片内部以及圆片之间的变化，这有助于考虑TFT制造过程中产生的工艺噪声，并在实验处理条件下产生更强的信号，所述信号可通过统计方法提取。图4-7所示的晶体管数据显示，用HCl酸处理玻璃有助于改善TFT关态特性。
例如，图4显示未经处理(虚线)和经过处理(实线)的康宁LotusTM玻璃上的TFTID-VG传输特性。对于每种情况，曲线数量是45(n＝45)。可以清楚看到，经过处理的样品显示更小的可变性。
图5示出了显示1:7HCl:H2O浸出溶液对TFT泄漏电流的影响与75℃非循环浴中处理时间的关系的盒形图。使用康宁LotusTM玻璃。未经处理的对照样品用时间＝0表示。未经处理的玻璃(时间＝0分钟)显示了泄漏电流的较高的中值和更大的变化。对于处理时间>0的情况，中值泄漏电流下降，变化减小。对于更长的处理时间，变化和泄漏电流增大，最有可能的原因是污染物重新沉积在表面上，因为溶液未循环。
图6示出了显示1:7HCl:H2O浸出溶液对TFT亚阈值摆幅(“SS”)电流(mV/dec)的影响与75℃非循环浴中处理时间的关系的盒形图。使用康宁LotusTM玻璃。未经处理的对照样品用时间＝0表示。一般而言，在任何长度的处理时间之后，亚阈值摆幅的变化减小。
图7是显示各种浸出时间和温度下，相比于没有金属杂质的石英基板，经过处理和未经处理的康宁LotusTM玻璃的亚阈值摆幅(SS)的图示。与石英相比，未经处理的康宁LotusTM玻璃具有高SS。在40℃短时间处理康宁LotusTM玻璃使SS性能接近于石英的SS性能，同时还减小变化。未处理的对照样用时间＝0以及温度＝40℃和75℃表示。
除非另有表述，否则都不旨在将本文所述的任意方法理解为需要使其步骤以具体顺序进行。因此，当方法权利要求实际上没有陈述为其步骤遵循一定的顺序或者其没有在权利要求书或说明书中以任意其他方式具体表示步骤限于具体的顺序，都不旨在暗示该任意特定顺序。
应当理解，前面的描述是仅为示例性的和解释性的，不应解读为对公开内容的限制。此外，应当理解，本文中不同实施方式的各种特征和/或特性可以彼此组合。因此，可对说明性实施方式作出改进和变化，并且在不偏离本发明的精神或范围的情况下，可设计其他方案。因为本领域技术人员可以结合本发明的精神和实质，对所述的实施方式进行各种改良、组合、子项组合和变化,应认为本发明包括所附权利要求书范围内的全部内容及其等同内容。

Claims (20)

1.一种对玻璃基板的表面层进行化学处理的方法，所述方法包括：
使所述基板的至少一个表面在一种温度下与包含HCl的热溶液接触一段时间，所述温度和时间足以从所述玻璃基板的表面和表面下方浸出至少一种元素；以及
其中所述玻璃基板的表面粗糙度在该接触步骤之前和之后基本上相同。
2.如权利要求1所述的方法，其特征在于，所述玻璃基板包含碱土金属硼铝硅酸盐玻璃。
3.如权利要求2所述的方法，其特征在于，所述至少一种元素是碱土金属、硼、铝或金属污染物。
4.如权利要求2所述的方法，其特征在于，经过化学处理的玻璃基板在所述接触步骤之后具有4-15％的氧化硅富集度。
5.如权利要求2所述的方法，其特征在于，经过化学处理的玻璃基板的Si:Al比在所述接触步骤之后至少升高20％。
6.如权利要求1所述的方法，其特征在于，所述接触产生1-200nm的浸出深度。
7.如权利要求1所述的方法，其特征在于，所述HCl溶液的浓度在0.1-2.0摩尔/升的范围内。
8.如权利要求7所述的方法，其特征在于，所述HCl溶液用选自H2O或H2O2的稀释剂稀释。
9.如权利要求8所述的方法，其特征在于，HCl与稀释剂的比值在1:5至1:10的范围内。
10.如权利要求1所述的方法，其特征在于，所述溶液的温度在40-80℃的范围内。
11.如权利要求1所述的方法，其特征在于，所述接触的时间在1-30分钟的范围内。
12.如权利要求1所述的方法，其特征在于，所述基板在所述接触步骤之前经过洗涤和清洁。
13.如权利要求1所述的方法，其特征在于，所述接触步骤包含静止浸泡或搅动浸泡。
14.如权利要求1所述的方法，其特征在于，所述接触包括水平或垂直喷雾过程。
15.如权利要求1所述的方法，所述方法还包括至少一个浸出后洗涤步骤，该浸出后洗涤步骤包括使经过化学处理的基板在超声波处理条件下接触热去离子水。
16.如权利要求15所述的方法，其特征在于，将所述去离子水加热至40-80℃的温度。
17.如权利要求15所述的方法，其特征在于，超声波处理在70-1000kHz的频率下发生5-20分钟。
18.如权利要求15所述的方法，其特征在于，经过浸出和清洁的玻璃用旋转-清洗-干燥法(“SRD”)、异丙醇(“IPA”)干燥法或其组合进行干燥。
19.如权利要求1所述的方法，该方法还包括通过以下步骤形成TFT：
在经过化学处理的玻璃基板表面上直接沉积半导体层，所述半导体层包含选自下组的材料：Si、金属氧化物、第III-V族元素、第II-VI族元素、有机化合物及其组合；
对所述Si层进行退火，形成多晶硅；
在所述多晶硅上沉积电极，并对所述电极进行图案化，形成沟道区；
在所述沟道区和所述电极上沉积SiO2层；
在所述SiO2层上沉积Al栅，并对所述栅进行图案化；
蚀刻穿过SiO2层并位于电极上方的通孔；以及
对样品进行退火。
20.一种显示器玻璃基板，其包含：
碱土金属硼铝硅酸盐，该玻璃基板包含深1-200nm的经化学处理的表面层，所述经化学处理的表面层耗尽至少一种选自下组的元素：碱土金属、硼、铝或金属污染物。
CN201480024271.9A 2013-04-30 2014-04-25 具有耗尽层的玻璃和构造于其上的多晶硅tft Expired - Fee Related CN105164795B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361817536P 2013-04-30 2013-04-30
US61/817,536 2013-04-30
PCT/US2014/035428 WO2014179163A1 (en) 2013-04-30 2014-04-25 Glass with depleted layer and polycrystalline-silicon tft built thereon

Publications (2)

Publication Number Publication Date
CN105164795A true CN105164795A (zh) 2015-12-16
CN105164795B CN105164795B (zh) 2020-07-14

Family

ID=51843867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480024271.9A Expired - Fee Related CN105164795B (zh) 2013-04-30 2014-04-25 具有耗尽层的玻璃和构造于其上的多晶硅tft

Country Status (6)

Country Link
US (1) US9722084B2 (zh)
JP (1) JP6463341B2 (zh)
KR (1) KR102166947B1 (zh)
CN (1) CN105164795B (zh)
TW (1) TWI628718B (zh)
WO (1) WO2014179163A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164756A (zh) * 2019-05-30 2019-08-23 上海华虹宏力半导体制造有限公司 一种多晶硅薄膜的制备方法
CN110582470A (zh) * 2017-03-09 2019-12-17 康宁股份有限公司 通过表面化学处理降低玻璃的静电荷的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771375B (zh) * 2017-02-24 2022-07-21 美商康寧公司 高寬高比玻璃晶圓

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985700A (en) * 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface
US20010039810A1 (en) * 1996-12-30 2001-11-15 Hoya Corporation Process for producing glass substrate for information recording medium and process for producing recording medium using said glass substrate
JP2008094641A (ja) * 2006-10-06 2008-04-24 Ohara Inc 基板の製造方法
US20090003051A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Memory Device and Semiconductor Device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180618A (en) 1977-07-27 1979-12-25 Corning Glass Works Thin silicon film electronic device
JPS5826052A (ja) 1981-08-06 1983-02-16 Asahi Glass Co Ltd アルカリ拡散防止酸化ケイ素膜付ガラス体
GB2199318B (en) 1986-12-04 1990-11-14 Glaverbel Dealkalised sheet glass and method of producing same
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US5851366A (en) 1994-07-19 1998-12-22 Corning Incorporated Adhering metal to glass
US5792327A (en) 1994-07-19 1998-08-11 Corning Incorporated Adhering metal to glass
US5578103A (en) 1994-08-17 1996-11-26 Corning Incorporated Alkali metal ion migration control
JP2951571B2 (ja) * 1995-07-04 1999-09-20 ホーヤ株式会社 磁気ディスク用ガラス基板の製造方法及び磁気ディスクの製造方法
JP3025654B2 (ja) * 1997-02-09 2000-03-27 ホーヤ株式会社 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法
JP3023429B2 (ja) * 1997-02-09 2000-03-21 ホーヤ株式会社 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法
JPH1125454A (ja) * 1997-06-30 1999-01-29 Hoya Corp 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002255588A (ja) * 2001-02-28 2002-09-11 Iljin Diamond Co Ltd ガラスの表面からのナトリウム元素の除去方法
JP4795614B2 (ja) * 2002-10-23 2011-10-19 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板及びその製造方法
DE102006035797B3 (de) * 2006-07-28 2007-08-16 Heraeus Quarzglas Gmbh & Co. Kg Verfahren zum Reinigen von Quarzglasoberflächen
JP4117018B2 (ja) * 2007-09-27 2008-07-09 富士フイルム株式会社 熱現像感光材料を用いた画像形成方法
AU2010320709B2 (en) 2009-11-18 2015-04-09 Reckitt Benckiser Llc Ultrasonic surface treatment device and method
JP5693265B2 (ja) 2010-07-07 2015-04-01 ナミックス株式会社 太陽電池及びその電極形成用導電性ペースト
WO2012093516A1 (ja) * 2011-01-07 2012-07-12 旭硝子株式会社 情報記録媒体用ガラス基板、その製造方法および磁気記録媒体
JP5391220B2 (ja) * 2011-03-22 2014-01-15 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板の製造方法
US9315412B2 (en) 2011-07-07 2016-04-19 Corning Incorporated Surface flaw modification for strengthening of glass articles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985700A (en) * 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface
US20010039810A1 (en) * 1996-12-30 2001-11-15 Hoya Corporation Process for producing glass substrate for information recording medium and process for producing recording medium using said glass substrate
JP2008094641A (ja) * 2006-10-06 2008-04-24 Ohara Inc 基板の製造方法
US20090003051A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Memory Device and Semiconductor Device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110582470A (zh) * 2017-03-09 2019-12-17 康宁股份有限公司 通过表面化学处理降低玻璃的静电荷的方法
CN110164756A (zh) * 2019-05-30 2019-08-23 上海华虹宏力半导体制造有限公司 一种多晶硅薄膜的制备方法

Also Published As

Publication number Publication date
KR102166947B1 (ko) 2020-10-19
CN105164795B (zh) 2020-07-14
TWI628718B (zh) 2018-07-01
US9722084B2 (en) 2017-08-01
KR20160003119A (ko) 2016-01-08
JP6463341B2 (ja) 2019-01-30
US20160071981A1 (en) 2016-03-10
JP2016525996A (ja) 2016-09-01
WO2014179163A1 (en) 2014-11-06
TW201501212A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
CN101379597B (zh) 半导体装置的制造方法以及半导体表面的微粗糙度减低方法
US8557679B2 (en) Oxygen plasma conversion process for preparing a surface for bonding
US6613697B1 (en) Low metallic impurity SiO based thin film dielectrics on semiconductor substrates using a room temperature wet chemical growth process, method and applications thereof
Heyns et al. Cost-effective cleaning and high-quality thin gate oxides
EP2076920A1 (en) Methods of fabricating glass-based substrates and apparatus employing same
JPH09115869A (ja) 半導体装置の製造方法及び半導体装置
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
CN105164795A (zh) 具有耗尽层的玻璃和构造于其上的多晶硅tft
JP5330598B2 (ja) 基板から汚染物質を除去するための方法および装置
CN103021833A (zh) 降低衬底表面残留杂质浓度的方法
Pan et al. One-step cleaning solution to replace the conventional RCA two-step cleaning recipe for pregate oxide cleaning
Yang et al. Fundamentals of two‐step etching techniques for ideal silicon‐hydrogen termination of silicon (111)
CN105448657A (zh) 一种改善高压器件阈值电压均匀性的方法
US6558990B1 (en) SOI substrate, method of manufacture thereof, and semiconductor device using SOI substrate
Pan et al. Performance evaluation of cleaning solutions enhanced with tetraalkylammonium hydroxide substituents for post-CMP cleaning on poly-Si film
US9231062B2 (en) Method for treating the surface of a silicon substrate
US8728941B2 (en) Semiconductor apparatus and manufacturing method of same
Korzenski et al. Wafer reclaim
Ye et al. Effect of wet chemical treatment on BK-7 substrate
CN103928293A (zh) 一种对金属前介质层进行处理的方法
AJIOKA et al. Issues of wet cleaning in ULSI process
Morinaga et al. Additive technologies for sub 100nm device cleaning
Ohmi et al. Dependence of surface microroughness on types of silicon substrates
Chen Characteristics of spontaneous reaction occurred by metal contamination and silicon substrate for ultralarge-scale integration semiconductor process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200714

Termination date: 20210425