CN105097829B - 阵列基板及其制备方法 - Google Patents

Abstract

本发明提供一种阵列基板及其制备方法，属于阵列基板技术领域，其可解决现有的采用双沟道薄膜晶体管的阵列基板制备工艺复杂的问题。本发明的阵列基板，包括多个薄膜晶体管，所述薄膜晶体管包括：栅极；分别位于栅极下方和上方的、由金属氧化物半导体构成的第一有源区和第二有源区；所述阵列基板还包括：与所述第一有源区同层的第一电极；与所述第二有源区同层的第二电极；所述第一电极和第二电极由经过离子注入的金属氧化物半导体构成。

Description

阵列基板及其制备方法

技术领域

本发明属于阵列基板技术领域，具体涉及一种阵列基板及其制备方法。

背景技术

在液晶显示装置的阵列基板中，薄膜晶体管的性能对最终的显示性能有重要影响。为提高薄膜晶体管的充电能力，一种方式是采用“双沟道”结构，即在栅极的上方和下方分别都设置有源区(当然两有源区与栅极间均有栅绝缘层)，从而通过两个有源区同时为像素电极充电。但是，额外增加的有源区需要单独的构图工艺，从而使双沟道薄膜晶体管的制备工艺复杂。

发明内容

本发明针对现有的采用双沟道薄膜晶体管的阵列基板制备工艺复杂的问题，提供一种可简化制备工艺的阵列基板及其制备方法。

解决本发明技术问题所采用的技术方案是一种阵列基板，包括多个薄膜晶体管，所述薄膜晶体管包括：栅极；分别位于栅极下方和上方的、由金属氧化物半导体构成的第一有源区和第二有源区；所述阵列基板还包括：

与所述第一有源区同层的第一电极；

与所述第二有源区同层的第二电极；

所述第一电极和第二电极由经过离子注入的金属氧化物半导体构成。

优选的是，金属氧化物半导体为氧化镓铟锌、氧化铟锡锌、氧化锌锡、氧化铟锌、氧化铝铟、氧化钇锌、氧化锌、氧化铟中的任意一种。

优选的是，所述第一电极为第一公共电极，所述第一公共电极与第一有源区隔开；所述第二电极为像素电极，所述像素电极与第一有源区和第二有源区电连接。

进一步优选的是，所述第一有源区在基底上的投影不超出所述栅极在基底上的投影。

进一步优选的是，所述第二有源区上设有分别与其相连的第二源极和第二漏极，所述像素电极与位于第二漏极下方处的第二有源区相连。

进一步优选的是，所述阵列基板还包括：覆盖所述第二有源区和像素电极的钝化层；设于所述钝化层上的第二公共电极。

优选的是，所述第一电极为像素电极，所述像素电极与第一有源区和第二有源区电连接；所述第二电极为第一公共电极，所述第一公共电极与第二有源区隔开。

解决本发明技术问题所采用的技术方案是一种上述阵列基板制备方法，其包括：

形成所述第一有源区和第一电极的步骤、形成栅极的步骤、形成所述第二有源区和第二电极的步骤。

优选的是，所述阵列基板的第一有源区在基底上的投影不超出所述栅极在基底上的投影；所述形成所述第一有源区和第一电极的步骤、形成栅极的步骤包括：在基底上，通过构图工艺用金属氧化物半导体形成包括第一有源区和第一公共电极的图形；在完成前述步骤的基底上，形成第一栅绝缘层；在完成前述步骤的基底上，通过构图工艺形成包括栅极的图形；进行离子注入，使所述第一公共电极经过离子注入。

优选的是，所述阵列基板的所述第二有源区上设有分别与其相连的第二源极和第二漏极，所述像素电极与位于第二漏极下方处的第二有源区相连；所述形成所述第二有源区和第二电极的步骤包括：在基底上，形成第二栅绝缘层；在完成前述步骤的基底上，通过构图工艺用金属氧化物半导体形成包括第二有源区和像素电极的图形；在完成前述步骤的基底上，通过构图工艺形成金属层，所述金属层位于对应第二源极的区域、对应第二漏极的区域、第二有源区用于在导通时导电的区域上；进行离子注入，使所述像素电极经过离子注入；在完成前述步骤的基底上，通过构图工艺去除位于所述第二有源区用于在导通时导电的区域上的金属层，形成包括第二源极和第二漏极的图形。

优选的是，所述阵列基板还包括覆盖所述第二有源区和像素电极的钝化层；设于所述钝化层上的第二公共电极；在形成所述第二有源区和第二电极的步骤之后，还包括：在基底上形成钝化层；在完成前述步骤的基底上，通过构图工艺形成包括第二公共电极的图形。

其中，“两个结构同层”是指两个结构是由同一个材料层形成的，由此它们在层叠关系中处于相同的层位置；但这并不代表它们与基底间的距离必定相等。

其中，“构图工艺”是指去除一个材料层的一部分，从而使其剩余部分形成所需结构的工艺，其包括“形成材料层-涂布光刻胶-曝光-显影-刻蚀-光刻胶剥离”等步骤中的一步或多步。

本发明的阵列基板中，薄膜晶体管的中具有两个有源区，故为“双沟道”结构，传输性能好；同时，阵列基板中还具有分别与两个有源区同层的电极，这些电极可与相应的有源区在同一次构图工艺中形成，之后只要再进行离子注入即可获得所需的导电性能；由于两个电极是阵列基板中的原有结构，故此时有源区不必使用单独的工艺制备，可减少过程中使用的构图工艺次数，简化制备方法。

附图说明

图1为本发明的实施例的一种阵列基板的局部剖面结构示意图；

图2为本发明的实施例的一种阵列基板在形成第一有源区和第一公共电极后的局部剖面结构示意图；

图3为本发明的实施例的一种阵列基板在形成栅极后的局部剖面结构示意图；

图4为本发明的实施例的一种阵列基板在形成第二栅绝缘层后的局部剖面结构示意图；

图5为本发明的实施例的一种阵列基板在形成第二有源区和像素电极后的局部剖面结构示意图；

图6为本发明的实施例的一种阵列基板在形成金属层后的局部剖面结构示意图；

图7为本发明的实施例的一种阵列基板在形成第二源极和第二漏极后的局部剖面结构示意图；

其中，附图标记为：11、第一有源区；12、第二有源区；2、像素电极；3、公共电极线；31、第一公共电极；32、第二公共电极；4、栅极；51、第一源极；52、第一漏极；6、金属层；61、第二源极；62、第二漏极；81、第一栅绝缘层；82、第二栅绝缘层；83、钝化层；9、基底；91、缓冲层。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

实施例1：

如图1至图7所示，本实施例提供一种阵列基板，其包括：

多个薄膜晶体管，薄膜晶体管包括：栅极4；分别位于栅极4下方和上方的、由金属氧化物半导体构成的第一有源区11和第二有源区12；

与第一有源区11同层的第一电极；

与第二有源区12同层的第二电极；

其中，第一电极和第二电极由经过离子注入的金属氧化物半导体构成。

优选的，金属氧化物半导体为氧化镓铟锌(IGZO)、氧化铟锡锌(ITZO)、氧化锌锡(TZO)、氧化铟锌(IZO)、氧化铝铟(AIO)、氧化钇锌(YZO)、氧化锌(ZnO)、氧化铟(InO)中的任意一种。

当然，两个有源区(及相应的电极)可采用相同的材料制备，也可分别采用不同的材料形成。

也就是说，可采用以上的金属氧化物半导体材料形成各有源区和电极的图形；对于金属氧化物半导体材料而言，当其经过适当的离子注入(或认为是掺杂)后，导电性能可大幅提高，达到导体的范围，从而可作为导电的电极使用，而未经过离子注入的金属氧化物半导体材料则可作为有源区使用；由此，通过一次构图工艺即可同时形成有源区和电极。

本实施例的阵列基板中，薄膜晶体管为“双沟道”结构，传输性能好；同时，阵列基板还具有分别与两个有源区同层的电极，这些电极可与相应的有源区在同一次构图工艺中形成，之后再通过离子注入获得所需的导电性；由于电极是阵列基板中的原有结构，故此时可不必为有源区设置单独的制备步骤，从而可减少过程中使用的构图工艺次数，简化制备方法。

优选的，第一电极为第一公共电极31，第一公共电极31与第一有源区11隔开；第二电极为像素电极2，像素电极2与第一有源区11和第二有源区12电连接。

也就是说，可采用第一公共电极31与第一有源区11同层，而像素电极2与第二有源区12同层的方式。显然，此时第一公共电极31必然与第一有源区11隔开，而像素电极2则要与两个有源区均电连接(直接连接或通过漏极电连接)。

优选的，第一有源区11在基底9上的投影不超出栅极4在基底9上的投影。

也就是说，如图1所示，第一有源区11的图形应当比栅极4更小或与栅极4相同，即其不应超出栅极4的范围。这种形式有利于在后续的离子注入工艺中用栅极4挡住第一有源区11，从而可简化制备工艺，具体在制备方法中再详细描述。

优选的，第二有源区12上设有分别与其相连的第二源极61和第二漏极62，像素电极2与位于第二漏极62下方处的第二有源区12相连。

也就是说，与第二有源区12对应的第二源极61和第二漏极62优选位于其上方，且像素电极2与第二有源区12分界(图中虚线处)位置正好是第二漏极62的边缘处。这种设计也有利于简化离子注入的工艺，具体也在制备方法中再详细描述。

优选的，阵列基板还包括：覆盖第二有源区12和像素电极2的钝化层83；设于钝化层83上的第二公共电极32。

也就是说，在像素电极2上方还可形成有第二公共电极32，即两公共电极将像素电极2夹在中间形成“双公共电极”结构。这样有利于在不增大公共电极投影面积的情况下提高公共电极与像素电极2间的电容，当驱动频率较低时，可提高像素电极2的电压保持能力，使显示画面更稳定。

当然，为了能产生驱动液晶层的电场，故此时第一公共电极31和像素电极2可为板状电极，而第二公共电极32则必然为狭缝电极。

当然，作为本实施例的另一种方式，如果第一电极为像素电极2且与第一有源区11和第二有源区12电连接，而第二电极为第一公共电极31且与第二有源区12隔开，也是可行的。当然，在此情况下，如果有第二公共电极32，则其应当位于像素电极2下方，由于此结构域之前描述的类似，在此不再详细描述。

具体的，本实施例还提供一种上述阵列基板制备方法，其包括：

形成第一有源区11和第一电极的步骤、形成栅极4的步骤、形成第二有源区12和第二电极的步骤。

其中，以上的各步骤并不一定是完全顺序进行的，例如，可先形成栅极4后再进行对第一电极的离子注入等。

具体的，对于以上第一电极为第一公共电极31，而第二电极为像素电极2的阵列基板，其制备方法可包括以下的步骤：

S101、在基底9上，形成缓冲层91。

其中，基底9通常由玻璃等透明材料构成，而缓冲层91则可由氮化硅、氧化硅等形成，其主要作用是提高金属氧化物半导体与基底9间的结合力。

S102、在完成前述步骤的基底9上，通过构图工艺形成包括第一源极51、第一漏极52的图形。

也就是说，可用钼、铌等常用金属形成对应第一有源区11的第一源极51和第一漏极52。

当然，此时还可同时形成用于向各源极提供数据的数据线，以及用于向公共电极提供公共电压的公共电极线3等其他结构。

S103、在完成前述步骤的基底9上，通过构图工艺用金属氧化物半导体形成包括第一有源区11和第一公共电极31的图形。

也就是说，如图2所示，用金属氧化物半导体形成相互隔开的第一有源区11和第一公共电极31，此时的第一公共电极31还未经过离子注入。同时，若此时已经形成了公共电极线3，则第一公共电极31可直接搭接在公共电极线3上。

S104、在完成前述步骤的基底9上，形成第一栅绝缘层81。

也就是说，用氮化硅、氧化硅等形成覆盖第一有源区11、第一公共电极31、公共电极线3、第一有源区11、第一公共电极31等的第一栅绝缘层81。

S105、在完成前述步骤的基底9上，通过构图工艺形成包括栅极4的图形。

也就是说，如图3所示，用钼、铌等金属形成栅极4和相应的栅线。其中，第一有源区11在基底9上的投影不超出栅极4在基底9上的投影，即第一有源区11的图形比栅极4小或与栅极4相同。

S106、进行离子注入，使第一公共电极31经过离子注入。

也就是说，用等离子体轰击基底9以进行离子注入，其中注入所用的气体可为H₂、NH₃、He中的任意一种，等离子体的功率可在500～2000W下，注入时间可为30～100s。

如图3所示，由于第一有源区11不超出栅极4，故射向第一有源区11的离子均会被栅极4挡住，而只有像素电极2才会被注入离子而导电性提高。

S107、在完成前述步骤的基底9上，形成第二栅绝缘层82。

也就是说，如图4所示，用氮化硅、氧化硅等形成覆盖栅极4的第二栅绝缘层82。

其中，为使两个有源区均与像素电极2电连接，故此时还可通过构图工艺形成贯穿第一栅绝缘层81、第二栅绝缘层82的过孔，该过孔连接至第一漏极52。同时，为使第二源极61能接收到数据信号，还可同时形成连接至第一源极51的过孔。

S108、在完成前述步骤的基底9上，通过构图工艺用金属氧化物半导体形成包括第二有源区12和像素电极2的图形。

也就是说，如图5所示，用金属氧化物半导体形成第二有源区12和像素电极2，此时第二有源区12和像素电极2连接为一体，且均未经过离子注入；同时，像素电极2还通过以上过孔与第二漏极52相连(即与第二有源区12电连接)。

S109、在完成前述步骤的基底9上，通过构图工艺形成金属层6，该金属层6位于对应第二源极61的区域、对应第二漏极62的区域、第二有源区12用于在导通时导电的区域上。

也就是说，如图6所示，用钼、铌等形成金属层6，该金属层6包括对应第二源极61和第二漏极62所在区域的部分，且也将第二有源区12的沟道覆盖。由此，该金属层6对应第二漏极62的边缘位置，也就是第二有源区12和像素电极2的分界位置。

同时，该金属层6对应第二源极61的部分还通过以上过孔与第一源极51相连。

S110、进行离子注入，使像素电极2经过离子注入。

也就是说，按照常规工艺进行例子注入，如图6所示，此时第二有源区12完全被金属层6覆盖，故其不被注入离子，而暴露的像素电极2则被注入离子而导电性提高。当然，此时在公共电极线3上方的第一公共电极31也可能被注入一些离子，但这并不会破坏其导电性。

S111、在完成前述步骤的基底9上，通过构图工艺去除位于第二有源区12用于在导通时导电的区域上的金属层6，形成包括第二源极61和第二漏极62的图形。

也就是说，如图7所示，将对应第二有源区12的沟道部分的金属层6除去，从而剩余的金属层6即分别形成对应第二有源区12的第二源极61和第二漏极62，且像素电极2与位于第二漏极62下方处的第二有源区12相连。

S112、在完成前述步骤的基底9上，在基底9上形成钝化层83。

也就是说，可用氮化硅、氧化硅等继续形成覆盖第二源极61、第二漏极62、第二有源区12、像素电极2等的钝化层83。

S113、在完成前述步骤的基底9上，通过构图工艺形成包括第二公共电极32的图形。

也就是说，如图1所示，用氧化铟锡(ITO)等透明导电材料形成上述狭缝电极形式的第二公共电极32，从而得到同时具有“双沟道”和“双公共电极”的薄膜晶体管，阵列基板的制备完成。

当然，在形成第二公共电极32前，还可形成贯穿第一栅绝缘层81、第二栅绝缘层82、钝化层83的过孔，该过孔连接至公共电极线3或第一公共电极31，从而使第二公共电极32可接入公共电压信号。

可见，在本实施例的阵列基板的制备方法中，两个有源区分别与第一公共电极31和像素电极2在通一次构图工艺中形成；且对两电极进行离子注入时，均可用已经形成的其他结构遮挡相应的有源区，也不需要使用额外的构图工艺；因此，其制备中所需的使用掩膜(Mask)的次数没有少，简单易实现。

当然，本实施例的阵列基板及其制备方法还可进行许多的变形。例如，公共电极线、数据线等也可位于其他层中；再如，两公共电极也可通过其他方式与公共电极线连接；再如，像素电极也可通过其他方式与两个有源区电连接；再如，两个源极也可通过其他方式引入数据信号；再如，第一源极、第一漏极也可位于第一有源区上方；再如，也可没有上述第二公共电极；再如，也可像素电极与第一有源区同层，而第一公共电极与第而有源区同层。总之，由于这些变形可根据本实施例公开的内容得到的，故在此就不再逐一详细描述。

实施例2：

本实施例提供了一种显示装置，其包括上述任意一种阵列基板。

具体的，该显示装置可为液晶显示面板(因为其具有公共电极)、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (7)

1.一种阵列基板，包括多个薄膜晶体管，所述薄膜晶体管包括：栅极；分别位于栅极下方和上方的、由金属氧化物半导体构成的第一有源区和第二有源区；其特征在于，所述阵列基板还包括：

与所述第一有源区同层的第一电极；

与所述第二有源区同层的第二电极；

所述第一电极和第二电极由经过离子注入的金属氧化物半导体构成；

所述第一电极为第一公共电极，所述第一公共电极与第一有源区隔开；

所述第二电极为像素电极，所述像素电极与第一有源区和第二有源区电连接；

所述第二有源区上设有分别与其相连的第二源极和第二漏极，所述像素电极与位于第二漏极下方处的第二有源区相连。

2.根据权利要求1所述的阵列基板，其特征在于，

所述金属氧化物半导体为氧化镓铟锌、氧化铟锡锌、氧化锌锡、氧化铟锌、氧化铝铟、氧化钇锌、氧化锌、氧化铟中的任意一种。

3.根据权利要求1所述的阵列基板，其特征在于，

所述第一有源区在基底上的投影不超出所述栅极在基底上的投影。

4.根据权利要求1所述的阵列基板，其特征在于，还包括：

覆盖所述第二有源区和像素电极的钝化层；

设于所述钝化层上的第二公共电极。

5.一种阵列基板制备方法，其特征在于，所述阵列基板为权利要求1至4中任意一项所述的阵列基板，所述阵列基板的制备方法包括：

形成所述第一有源区和第一电极的步骤、形成栅极的步骤、形成所述第二有源区和第二电极的步骤；

所述形成所述第二有源区和第二电极的步骤包括：

在基底上，形成第二栅绝缘层；

在完成前述步骤的基底上，通过构图工艺用金属氧化物半导体形成包括第二有源区和像素电极的图形；

在完成前述步骤的基底上，通过构图工艺形成金属层，所述金属层位于对应第二源极的区域、对应第二漏极的区域、第二有源区用于在导通时导电的区域上；

进行离子注入，使所述像素电极经过离子注入；

在完成前述步骤的基底上，通过构图工艺去除位于所述第二有源区用于在导通时导电的区域上的金属层，形成包括第二源极和第二漏极的图形。

6.根据权利要求5所述的阵列基板制备方法，其特征在于，所述阵列基板为权利要求3所述的阵列基板，所述形成所述第一有源区和第一电极的步骤、形成栅极的步骤包括：

在基底上，通过构图工艺用金属氧化物半导体形成包括第一有源区和第一公共电极的图形；

在完成前述步骤的基底上，形成第一栅绝缘层；

在完成前述步骤的基底上，通过构图工艺形成包括栅极的图形；

进行离子注入，使所述第一公共电极经过离子注入。

7.根据权利要求5所述的阵列基板制备方法，其特征在于，所述阵列基板为权利要求4所述的阵列基板，在形成所述第二有源区和第二电极的步骤之后，还包括：

在基底上形成钝化层；

在完成前述步骤的基底上，通过构图工艺形成包括第二公共电极的图形。