CN105097774A - 芯片晶圆及其制作方法 - Google Patents
芯片晶圆及其制作方法 Download PDFInfo
- Publication number
- CN105097774A CN105097774A CN201410203523.6A CN201410203523A CN105097774A CN 105097774 A CN105097774 A CN 105097774A CN 201410203523 A CN201410203523 A CN 201410203523A CN 105097774 A CN105097774 A CN 105097774A
- Authority
- CN
- China
- Prior art keywords
- district
- interlayer dielectric
- dielectric layer
- thickness
- conductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种芯片晶圆及其制作方法,芯片晶圆包括:衬底;层间介质层,设置在衬底上,层间介质层上还开设有多个接触孔,接触孔沿垂直于衬底的方向贯穿层间介质层;金属层,设置在层间介质层上;以及多个连接部,一一对应地位于多个接触孔内,连接金属层与衬底;层间介质层包括第一区和围绕第一区的第二区,第一区和第二区上均设置有接触孔,第一区的厚度大于第二区的厚度。本申请将位于芯片晶圆的边缘的层间介质层的厚度减小,即使第二区变薄,从而使得接触孔能够更容易地贯穿层间介质层,避免出现接触孔无法贯穿层间介质层的问题,保障设置在接触孔中的连接部能够可靠地将金属层与衬底连接,提高了芯片晶圆的边缘部分的成品率。
Description
技术领域
本申请涉及集成电路领域,更具体地,涉及一种芯片晶圆及其制作方法。
背景技术
现有技术中,如图1所示,在芯片晶圆的层间介质层20’上会开设接触孔23’,以便在接触孔23’中制作连接部,连接位于层间介质层20’两侧的衬底10’与金属层30’。
现有技术中常用刻蚀的方法制作接触孔23’,但是由于硬件设备的限制,芯片晶圆的边缘的刻蚀速率相对较低,这直接导致位于芯片晶圆的边缘的接触孔23’的特征尺寸变小。根据实验统计,芯片晶圆的中心部位的接触孔23’的平均直径为73nm,然而距离芯片晶圆的中心140mm的接触孔23’的平均直径下降至60nm,甚至会出现部分接触孔23’’无法贯穿层间介质层20’的情况,该接触孔23’’中无法形成连接部,导致这部分芯片报废,造成浪费。
发明内容
本申请旨在提供一种芯片晶圆及其制作方法,以解决现有技术的晶圆边缘的接触孔特征尺寸变小,甚至无法贯穿层间介质层的问题。
为解决上述技术问题,根据本申请的一个方面,提供了一种芯片晶圆,包括:衬底;层间介质层,设置在衬底上,层间介质层上还开设有多个接触孔,接触孔沿垂直于衬底的方向贯穿层间介质层;金属层,设置在层间介质层上;以及多个连接部,一一对应地位于多个接触孔内,连接金属层与衬底;层间介质层包括第一区和围绕第一区的第二区,第一区和第二区上均设置有接触孔,第一区的厚度大于第二区的厚度。
进一步地,金属层的远离层间介质层的表面是平面。
进一步地,金属层包括第一部和围绕第一部的第二部,第一部与第一区对应,第二部与第二区对应,第一部与第一区的厚度之和等于第二部与第二区的厚度之和。
进一步地,金属层沿垂直于衬底的方向包括多层金属互联层,每层金属互联层的与第一区对应的部分的厚度均小于与第二区对应的部分的厚度。
进一步地,第一区的中心距离第二区的最短距离大于或等于140mm。
根据本申请的另一个方面,还提供了一种芯片晶圆的制作方法,包括:在衬底上制作层间介质层,层间介质层包括第一区和围绕第一区的第二区,第一区的厚度大于第二区的厚度;在第一区和第二区上均制作接触孔。
进一步地,制作层间介质层包括:在衬底上沉积绝缘材料;去除一部分与第二区对应的绝缘材料,使与第二区对应的绝缘材料的厚度小于与第一区对应的绝缘材料的厚度。
进一步地,采用化学机械抛光去除绝缘材料,在化学机械抛光过程中,施加在与第二区对应的绝缘材料上的压力大于施加在与第一区对应的绝缘材料上的压力。
进一步地,芯片晶圆的制作方法还包括:制作接触孔后,在接触孔内形成连接部并在层间介质层上制作金属层,使金属层的远离层间介质层的表面呈平面。
进一步地,制作金属层包括:在层间介质层上沉积导体材料;去除一部分与第二区对应的导体材料,使得与第二区对应的导体材料的厚度小于与第一区对应的导体材料的厚度。
进一步地,采用化学机械抛光去除导体材料,在化学机械抛光过程中,施加在与第一区对应的导体材料上的压力大于施加在与第二区对应的导体材料上的压力。
进一步地,制作金属层包括:多次沉积导体材料,每次沉积导体材料均形成一导体材料层;每沉积一层导体材料,均去除导体材料层的一部分与第二区对应的导体材料。
本申请将位于芯片晶圆的边缘的层间介质层的厚度减小,即使第二区变薄,从而使得接触孔能够更容易地贯穿层间介质层,避免出现接触孔无法贯穿层间介质层的问题,保障设置在接触孔中的连接部能够可靠地将金属层与衬底连接,提高了芯片晶圆的边缘部分的成品率。此外,由于位于芯片晶圆的中心部分的层间介质层的厚度不变,即第一区的厚度相比现有的层间介质层的厚度不变,所以位于第一区的接触孔的特征尺寸不会变大,从而避免造成短路等问题。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解,本申请的示意性实施方式及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示意性示出了现有技术中的芯片晶圆的剖视图;
图2示意性示出了本申请中的一种芯片晶圆的迫使图;以及
图3示意性示出了本申请中的另一种芯片晶圆的迫使图。
图中附图标记:10、衬底;20、层间介质层;21、第一区;22、第二区;23、接触孔;30、金属层;31、第一部;32、第二部;301、第一金属互联层;302、第二金属互联层;303、第三金属互联层。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位旋转90度或处于其他方位,并且对这里所使用的空间相对描述作出相应解释。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
正如背景技术中所介绍的,现有技术中常用刻蚀的方法制作接触孔23’,但是由于硬件设备的限制,芯片晶圆的边缘的刻蚀速率相对较低,这直接导致位于芯片晶圆的边缘的接触孔23’的特征尺寸变小。根据实验统计,芯片晶圆的中心部位的接触孔23’的平均直径为73nm,然而距离芯片晶圆的中心140mm的接触孔23’的平均直径下降至60nm,甚至会出现部分接触孔23’’无法贯穿层间介质层20’的情况,该接触孔23’’中无法形成连接部,导致这部分芯片报废,造成浪费。
图2和图3示出了本申请中的芯片晶圆的剖视图。下面将结合图2和图3,进一步说明本申请所提供的芯片晶圆的具体结构。
根据本申请的一个方面,提供了一种芯片晶圆,如图2和3所示,该芯片晶圆包括:衬底10;层间介质层20,设置在衬底10上,层间介质层20上还开设有多个接触孔23,接触孔23沿垂直于衬底10的方向贯穿层间介质层20;金属层30,设置在层间介质层20上;以及多个连接部,一一对应地位于多个接触孔23内,连接金属层30与衬底10;层间介质层20包括第一区21和围绕第一区21的第二区22,第一区21和第二区22上均设置有接触孔23,第一区21的厚度大于第二区22的厚度。
如图2和3所示,本申请将位于芯片晶圆的边缘的层间介质层20的厚度减小,即使第二区22变薄,从而使得接触孔23能够更容易地贯穿层间介质层20,避免出现接触孔23无法贯穿层间介质层20的问题,保障设置在接触孔23中的连接部能够可靠地将金属层30与衬底10连接,提高了芯片晶圆的边缘部分的成品率。此外,由于位于芯片晶圆的中心部分的层间介质层20的厚度不变,即第一区21的厚度相比现有的层间介质层20’的厚度不变,所以位于第一区21的接触孔23的特征尺寸不会变大,从而避免造成短路等问题。
优选地,第二区22的厚度沿远离芯片晶圆的中心的方向逐渐减小。
优选地,如图2和3所示,金属层30的远离层间介质层20的表面是平面。优选地,金属层30包括第一部31和围绕第一部31的第二部32,第一部31与第一区21对应,第二部32与第二区22对应,第一部31与第一区21的厚度之和等于第二部32与第二区22的厚度之和。
若金属层30的表面不平坦,不呈平面,则会影响后续的微影工艺,造成微影工艺中的对焦不准,对焦不准则会造成之后刻蚀电路的不准确。因此,本申请的位于层间介质层20上的金属层30的厚度也不保持一致,与第一区21对应的金属层30,即第一部31的厚度较薄,与第二区22对应的金属层30,即第二部32的厚度较厚。于是第一区21与第一部31的厚度和等于第二区22与第二部32的厚度和,金属层30的厚度与层间介质层20的厚度互补,使得金属层30的表面呈一平面,避免对微影的对焦过程造成不利影响。
优选地,金属层30沿垂直于衬底10的方向包括多层金属互联层,每层金属互联层的与第一区21对应的部分的厚度均小于与第二区22对应的部分的厚度。如图3示出的实施例,金属层30沿远离层间介质层20的方向依次包括第一金属互联层301、第二金属互联层302和第三金属互联层303,每层金属互联层的靠近芯片晶圆的边缘的部分的厚度均增大,多层金属互联层的厚度相加与层间介质层20的厚度形成互补,从而使得第三金属互联层303的远离层间介质层的表面呈一平面。
优选地,第二部32的厚度沿远离芯片晶圆的中心的方向逐渐减小。
优选地,第一区21的中心距离第二区22的最短距离大于或等于140mm。该距离根据接触孔刻蚀设备的性能而决定,刻蚀设备所刻蚀的接触孔的特征尺寸开始变小,则层间介质层20的与该接触孔对应的位置的的厚度随之变薄。若接触孔刻蚀设备的性能较差,则第一区21的中心距离第二区22的最短距离小于140mm。
根据本申请的另一个方面,还提供了一种芯片晶圆的制作方法,包括:在衬底10上制作层间介质层20,层间介质层20包括第一区21和围绕第一区21的第二区22,第一区21的厚度大于第二区22的厚度;在第一区21和第二区22上均制作接触孔23。
芯片晶圆边缘处的接触孔23的特征尺寸变小,但由于第二区22的厚度变薄,所以接触孔23依然能够稳定地穿透层间介质层20,从而避免由于接触孔23无法穿透层间介质层20而导致的开路问题,提高了芯片晶圆边缘部分的成品率。
优选地,制作层间介质层20包括:在衬底10上沉积绝缘材料;去除一部分与第二区22对应的绝缘材料,使与第二区22对应的绝缘材料的厚度小于与第一区21对应的绝缘材料的厚度。优选地,采用化学机械抛光去除绝缘材料,在化学机械抛光过程中,施加在与第二区22对应的绝缘材料上的压力大于施加在与第一区21对应的绝缘材料上的压力。
在化学机械抛光过程中,施加更大的压力降从而提高去除材料的速率,所以在第二区22上施加较大的压力,就会使得第二区22相比第一区21被去除更多的材料,形成如图2和3中示出的层间介质层20。
优选地,芯片晶圆的制作方法还包括:制作接触孔23后,在接触孔23内形成连接部并在层间介质层20上制作金属层30,使金属层30的远离层间介质层20的表面呈平面。若金属层30的上表面不平整,并非呈一平面,则在后续的微影工艺中会发生对焦不准的情况,降低后续在金属层30上制作电路的准确性。所以为了避免在后续的微影工艺中发生对焦不准,本申请还要使得金属层30的远离层间介质层20的表面呈平面,以便进行微影工艺等后续操作。
优选地,制作金属层30包括:在层间介质层20上沉积导体材料;去除一部分与第二区22对应的导体材料,使得与第二区22对应的导体材料的厚度小于与第一区21对应的导体材料的厚度。优选地,采用化学机械抛光去除导体材料,在化学机械抛光过程中,施加在与第一区21对应的导体材料上的压力大于施加在与第二区22对应的导体材料上的压力。对金属层30进行化学机械抛光的原理与对层间介质层20进行化学机械抛光的原理相同,但需要向靠近芯片晶圆的中心部分的金属层30施加较大的压力,使金属层30形成与层间介质层20互补的形状,从而实现金属层30远离层间介质层20的表面呈平面。
优选地,制作金属层30包括:多次沉积导体材料,每次沉积导体材料均形成一导体材料层;每沉积一层导体材料,均去除导体材料层的一部分与第二区22对应的导体材料。
当金属层30包括多层金属互联层时,则需要依次制作金属互联层。以图3示出的实施例为例,先沉积一层导体材料,对该层导体材料进行化学机械抛光,使得与第一区21对应的该层导体材料的厚度小于与第二区22对应的导体材料的厚度,形成第一金属互联层301;重复上述步骤,依次形成第二金属互联层302和第三金属互联层303。多层金属互联层成型后,多层金属互联层的厚度和与层间介质层20的厚度形成互补,使得第三金属互联层303的远离层间的表面呈一平面。
完成金属层30的制作后,再继续后续工序,包括微影工序、刻蚀电路等,最终制成芯片成品。
以上所述仅为本申请的优选实施方式而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (12)
1.一种芯片晶圆,包括:
衬底(10);
层间介质层(20),设置在所述衬底(10)上,所述层间介质层(20)上还开设有多个接触孔(23),所述接触孔(23)沿垂直于衬底(10)的方向贯穿所述层间介质层(20);
金属层(30),设置在层间介质层(20)上;以及
多个连接部,一一对应地位于多个所述接触孔(23)内,连接所述金属层(30)与所述衬底(10);
其特征在于,
所述层间介质层(20)包括第一区(21)和围绕所述第一区(21)的第二区(22),所述第一区(21)和所述第二区(22)上均设置有所述接触孔(23),所述第一区(21)的厚度大于所述第二区(22)的厚度。
2.根据权利要求1所述的芯片晶圆,其特征在于,所述金属层(30)的远离所述层间介质层(20)的表面是平面。
3.根据权利要求2所述的芯片晶圆,其特征在于,所述金属层(30)包括第一部(31)和围绕所述第一部(31)的第二部(32),所述第一部(31)与所述第一区(21)对应,所述第二部(32)与所述第二区(22)对应,所述第一部(31)与所述第一区(21)的厚度之和等于所述第二部(32)与所述第二区(22)的厚度之和。
4.根据权利要求3所述的芯片晶圆,其特征在于,所述金属层(30)沿垂直于所述衬底(10)的方向包括多层金属互联层,每层所述金属互联层的与所述第一区(21)对应的部分的厚度均小于与所述第二区(22)对应的部分的厚度。
5.根据权利要求1所述的芯片晶圆,其特征在于,所述第一区(21)的中心距离所述第二区(22)的最短距离大于或等于140mm。
6.一种芯片晶圆的制作方法,其特征在于,包括:
在衬底(10)上制作层间介质层(20),所述层间介质层(20)包括第一区(21)和围绕所述第一区(21)的第二区(22),所述第一区(21)的厚度大于所述第二区(22)的厚度;
在所述第一区(21)和所述第二区(22)上均制作接触孔(23)。
7.根据权利要求6所述的制作方法,其特征在于,制作所述层间介质层(20)包括:
在衬底(10)上沉积绝缘材料;
去除一部分与所述第二区(22)对应的所述绝缘材料,使与所述第二区(22)对应的所述绝缘材料的厚度小于与所述第一区(21)对应的所述绝缘材料的厚度。
8.根据权利要求7所述的制作方法,其特征在于,采用化学机械抛光去除所述绝缘材料,在化学机械抛光过程中,施加在与所述第二区(22)对应的所述绝缘材料上的压力大于施加在与所述第一区(21)对应的所述绝缘材料上的压力。
9.根据权利要求6所述的制作方法,其特征在于,所述芯片晶圆的制作方法还包括:制作所述接触孔(23)后,在接触孔(23)内形成连接部并在层间介质层(20)上制作金属层(30),使所述金属层(30)的远离所述层间介质层(20)的表面呈平面。
10.根据权利要求9所述的制作方法,其特征在于,制作所述金属层(30)包括:
在层间介质层(20)上沉积导体材料;
去除一部分与所述第二区(22)对应的所述导体材料,使得与所述第二区(22)对应的所述导体材料的厚度小于与所述第一区(21)对应的所述导体材料的厚度。
11.根据权利要求10所述的制作方法,其特征在于,采用化学机械抛光去除所述导体材料,在化学机械抛光过程中,施加在与所述第一区(21)对应的所述导体材料上的压力大于施加在与所述第二区(22)对应的所述导体材料上的压力。
12.根据权利要求10所述的制作方法,其特征在于,制作所述金属层(30)包括:
多次沉积所述导体材料,每次沉积所述导体材料均形成一导体材料层;
每沉积一层所述导体材料,均去除所述导体材料层的一部分与所述第二区(22)对应的所述导体材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410203523.6A CN105097774B (zh) | 2014-05-14 | 2014-05-14 | 芯片晶圆及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410203523.6A CN105097774B (zh) | 2014-05-14 | 2014-05-14 | 芯片晶圆及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097774A true CN105097774A (zh) | 2015-11-25 |
CN105097774B CN105097774B (zh) | 2019-04-09 |
Family
ID=54577865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410203523.6A Active CN105097774B (zh) | 2014-05-14 | 2014-05-14 | 芯片晶圆及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097774B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110162494A (zh) * | 2019-04-28 | 2019-08-23 | 芯盟科技有限公司 | 一种现场可编程逻辑门阵列芯片和数据交互方法 |
CN113113441A (zh) * | 2021-04-13 | 2021-07-13 | 中国电子科技集团公司第四十四研究所 | 一种避免边缘出现杂散信号的背照式ccd结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239035B1 (en) * | 1997-07-18 | 2001-05-29 | Agere Systems Guardian Corporation | Semiconductor wafer fabrication |
CN101359595A (zh) * | 2007-07-30 | 2009-02-04 | 中芯国际集成电路制造(上海)有限公司 | 晶圆表面平坦化的方法 |
CN101592876A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 凸点下金属层和连接垫层的形成方法 |
CN102054755A (zh) * | 2009-11-10 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
CN102339792A (zh) * | 2011-10-29 | 2012-02-01 | 上海华力微电子有限公司 | 半导体器件制作方法 |
CN102437089A (zh) * | 2011-07-12 | 2012-05-02 | 上海华力微电子有限公司 | 一种铜后道互连工艺 |
-
2014
- 2014-05-14 CN CN201410203523.6A patent/CN105097774B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239035B1 (en) * | 1997-07-18 | 2001-05-29 | Agere Systems Guardian Corporation | Semiconductor wafer fabrication |
CN101359595A (zh) * | 2007-07-30 | 2009-02-04 | 中芯国际集成电路制造(上海)有限公司 | 晶圆表面平坦化的方法 |
CN101592876A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 凸点下金属层和连接垫层的形成方法 |
CN102054755A (zh) * | 2009-11-10 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
CN102437089A (zh) * | 2011-07-12 | 2012-05-02 | 上海华力微电子有限公司 | 一种铜后道互连工艺 |
CN102339792A (zh) * | 2011-10-29 | 2012-02-01 | 上海华力微电子有限公司 | 半导体器件制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110162494A (zh) * | 2019-04-28 | 2019-08-23 | 芯盟科技有限公司 | 一种现场可编程逻辑门阵列芯片和数据交互方法 |
CN113113441A (zh) * | 2021-04-13 | 2021-07-13 | 中国电子科技集团公司第四十四研究所 | 一种避免边缘出现杂散信号的背照式ccd结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105097774B (zh) | 2019-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8546919B2 (en) | Die stacking with an annular via having a recessed socket | |
US9484293B2 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
US20090035932A1 (en) | Method for forming vias in a substrate | |
US11417594B2 (en) | 3DIC package integration for high-frequency RF system | |
JP2022509276A (ja) | 3次元メモリデバイスにおける階段構造の形成 | |
CN111052364A (zh) | 具有嵌入式互连的半导体封装 | |
CN105097777B (zh) | 一种半导体器件及其制备方法 | |
CN104485288A (zh) | 一种超薄玻璃转接板的制作方法 | |
US9263408B2 (en) | Method for producing microbumps on a semiconductor component | |
US8288270B2 (en) | Enhanced electromigration resistance in TSV structure and design | |
US20150214166A1 (en) | System and Method for 3D Integrated Circuit Stacking | |
CN105097774A (zh) | 芯片晶圆及其制作方法 | |
US9142454B1 (en) | Semiconductor structure and method for manufacturing the same | |
US10182498B2 (en) | Substrates with interdigitated hinged edge interconnects | |
US9496172B2 (en) | Method for forming interconnection structures | |
JP6585526B2 (ja) | 配線基板の製造方法 | |
CN108231599B (zh) | 改善晶片表面平坦均匀性的方法 | |
US9293430B2 (en) | Semiconductor chip and method of manufacturing the same | |
CN112062085B (zh) | 一种硅基光刻胶介质横向传输线结构的制作工艺 | |
CN109037147B (zh) | 一种金属互联层中接触孔的制备方法 | |
US6524933B2 (en) | Methods of manufacturing semiconductor devices that protect interconnect wirings during processing of back substrate surface | |
TW201731059A (zh) | 用以提供有序的多孔性之方法及設備 | |
TWI237902B (en) | Method of forming a metal-insulator-metal capacitor | |
CN101304024A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |