CN105097719A - 半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块 - Google Patents

半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块 Download PDF

Info

Publication number
CN105097719A
CN105097719A CN201510262835.9A CN201510262835A CN105097719A CN 105097719 A CN105097719 A CN 105097719A CN 201510262835 A CN201510262835 A CN 201510262835A CN 105097719 A CN105097719 A CN 105097719A
Authority
CN
China
Prior art keywords
semiconductor device
framework
packaging body
hole
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510262835.9A
Other languages
English (en)
Other versions
CN105097719B (zh
Inventor
白水政孝
秦浩公
王亚哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105097719A publication Critical patent/CN105097719A/zh
Application granted granted Critical
Publication of CN105097719B publication Critical patent/CN105097719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

具有：半导体元件(1)；框架(2)，其具有第1面(2A)，在第1面(2A)上保持半导体元件(1)，并且，该框架与半导体元件(1)电连接；以及封装体(3)，其具有电绝缘性，对半导体元件(1)和框架(2)进行封装，在封装体(3)中形成有通孔(4)，通孔(4)具有孔轴，该孔轴在与第1面(2A)交叉的方向上延伸，在通孔(4)的内部露出的封装体(3)的内周端面相对于孔轴倾斜。

Description

半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块
技术领域
本发明涉及半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块，特别地，涉及利用封装体覆盖功率半导体元件的整个周围而使功率半导体元件与外部电绝缘的全塑型的半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块。
背景技术
能够处理大电力的半导体装置，一般称为功率器件。上述半导体装置为了处理大电力，要求较高的绝缘耐受力。
在全塑型半导体装置中，为了实现较高的绝缘耐受力，由具有电绝缘性的封装体覆盖功率半导体元件的整个周围。
在日本特开2003－289085号公报中，记载有一种利用螺钉向散热片紧固固定的半导体装置，该半导体装置是在封装树脂中设置有安装孔的全塑型的半导体装置。
但是，在现有的全塑型半导体装置中，有时得不到充分的绝缘耐受力。
一般来说，对于半导体装置，在其外部通过螺钉等而与散热体连接固定。此时，在与功率半导体元件电连接的引线或搭载有功率半导体元件的芯片焊盘接近散热体或螺钉等的情况下，半导体装置得不到充分的绝缘耐受力。
发明内容
本发明就是为了解决上述的课题而提出的。本发明的主要目的在于，提供一种具有较高的绝缘耐受力的半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块。
根据本发明的半导体装置具有：半导体元件；框架，其具有第1面以及位于与第1面相反侧的第2面，在第1面上保持半导体元件，并且，该框架与半导体元件电连接；以及封装体，其具有电绝缘性，对半导体元件和框架进行封装。在封装体中形成有通孔，通孔具有孔轴，该孔轴在与第1面交叉的方向上延伸，在通孔的内部露出的封装体的内周端面相对于孔轴倾斜。
根据本发明，能够提供一种具有较高绝缘耐受力的半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块。
通过结合附图进行理解而对本发明做出的详细说明，使本发明的上述内容及其它目的、特征、方案以及优点变得明确。
附图说明
图1是用于说明实施方式1所涉及的半导体装置的剖面图。
图2是用于说明实施方式1所涉及的半导体装置的俯视图。
图3是用于说明实施方式2所涉及的半导体装置的剖面图。
图4是用于说明实施方式3所涉及的半导体装置的俯视图。
图5是用于说明图4中示出的区域V中的半导体装置的内部构造的图。
图6是用于说明实施方式4所涉及的半导体装置的剖面图。
图7是用于说明实施方式5所涉及的半导体装置的剖面图。
图8是用于说明实施方式5所涉及的半导体装置的制造装置的框图。
图9是用于说明实施方式5所涉及的半导体装置的制造装置的剖面图。
图10是用于说明实施方式5所涉及的半导体装置的制造方法的流程图。
图11是用于说明实施方式5所涉及的半导体装置的制造装置的变形例的剖面图。
具体实施方式
下面，基于附图，对本发明的实施方式进行说明。此外，在以下附图中，对相同或相当的部分标注相同的参照编号，不重复其说明。
(实施方式1)
参照图1及图2，对实施方式1所涉及的半导体装置进行说明。实施方式1所涉及的半导体装置100具有半导体元件1、框架2以及封装体3。
半导体元件1能够是任意的功率半导体元件，例如是绝缘栅双极型晶体管(IGBT)或MOS型场效应晶体管(MOSFET)。在半导体装置100中也可以形成多个半导体元件1。
框架2具有第1面2A和位于与第1面2A相反侧的第2面2B，在第1面2A上保持半导体元件1，并且，该框架2与半导体元件1电连接。框架2延伸至后述的封装体3的外部为止，起到将半导体元件1与外部电连接的作用。实施方式1所涉及的半导体装置100也可以具有多个框架2。框架2具有从封装体3露出的连接部7(参照图2)、以及被封装体3覆盖的端部2E(参照图1)。构成框架2的材料能够是具有导电性的任意的材料，例如是包含铜(Cu)的材料。此外，框架2也可以具有对半导体元件1进行保持的芯片焊盘5(参照图7)、以及与芯片焊盘5连接的框架主体部6(参照图7)。连接部7可以设置为向与第1面2A垂直的方向弯折，也可以设置为在与第1面2A的同一面上延伸。
封装体3具有电绝缘性。封装体3通过覆盖半导体元件1和框架2的至少一部分，从而对它们进行物理及化学保护。构成封装体3的材料能够采用具有电绝缘性，并且在规定的条件下具有流动性的任意的材料，例如环氧树脂。封装体3例如能够通过传递模塑法而形成。
封装体3的外周面具有位于半导体元件1及框架2的上方的上表面3A、位于它们的下方的下表面3B、以及将上表面3A和下表面3B连接的侧方端面3C。上表面3A及下表面3B沿框架2的第1面2A形成，优选形成为与第1面2A平行。在封装体3中形成有从上表面3A至下表面3B的通孔4。即，通孔4的孔轴在与第1面2A交叉的方向上延伸。优选通孔4的孔轴与第1面2A垂直地设置。此外，所谓孔轴，是指穿过通孔4的中心、沿通孔4延伸的轴。
通孔4可以具有任意的形状，例如是由封装体3对具有规定形状的通孔的一部分填充而得到的形状。通孔4例如是由封装体3对孔径为H2(半径为H1)的圆形状、在现有的功率半导体装置中形成的一般通孔内部的一半区域填充而得到的半圆形状。在该情况下，通孔4的平面形状具备具有与孔径H2相等的长度的一条边、以及半径为H1的半圆弧。
在通孔4中，具有与孔径H2相等的长度的一条边也可以形成于与框架2最接近的位置处。从不同的观点来说，实施方式1所涉及的半导体装置100的通孔4，可以具有如下形状，即，形成于与现有的功率半导体装置的一般通孔的一部分(例如一半)重叠的位置处，并且，与框架2接近侧的部分(包含通孔的内周端面中的与框架2的距离最短的区域在内的部分)被封装体3填充。
通孔4的孔径H2能够不依赖于固定部件12的轴的直径(例如螺钉的有效直径)而任意地决定。通孔4的孔径H2可以与固定部件12的轴的直径相同，也可以较短。
通孔4形成于不与框架2重叠的区域中。此时，通孔4的内部露出的封装体3的内周端面4E与框架2的端部2E相距规定的距离。
在半导体装置100中，利用固定部件12将从上方对封装体3的上表面3A进行按压的按压部件13向与封装体3的下表面3B接触而载置的散热体11上固定，构成半导体模块500。在散热体11中，在与通孔4相对应的位置处形成有能够对固定部件12进行固定的孔。固定部件12也可以由具有导电性的材料构成，例如可以是由钢材构成的螺钉。散热体11的上述孔是能够将固定部件12紧固而设置的螺孔。在按压部件13中，在与通孔4相对应的位置处形成有能够使固定部件12穿过的孔。按压部件13例如是板簧。
在实施方式1所涉及的半导体装置100中，固定部件12以下述方式设置，即，与散热体11连接固定，并且，在半导体装置100的外部与按压部件13连接。通孔4不是用于使固定部件12穿过的孔。因此，如上述所述，通孔4的半径H1能够任意地决定，而不依赖于固定部件12的有效直径等。
在按压部件13由固定部件12向散热体11上固定，从而将半导体装置100夹持于散热体11和按压部件13之间时，通孔4设置于与按压部件13重叠的位置处。通孔4的孔径H2例如能够设置为与按压部件13的宽度(短边方向的宽度)同等程度。
下面，对实施方式1所涉及的半导体装置100的制造方法进行说明。对于实施方式1所涉及的半导体装置100的制造方法，只要能够在封装体3内形成通孔4，则能够为任意的方法，例如是向模具内供给应该成为封装体3的流动性材料即热硬化性树脂的传递模塑法。
首先，准备封装对象材料8，封装对象材料8具有半导体元件1、以及在表面上对半导体元件1进行保持的框架2。在封装对象材料8中，半导体元件1与框架2电连接。然后，准备模具。模具具有由与封装体3的外周面(上表面3A、下表面3B、侧方端面3C)相对应的内周面、以及与通孔4的内周端面4E相对应的结构体包围所形成的空间，在该空间内可保持地设置封装对象材料8。此外，模具具有将上述空间与模具的外部连接的连接路径。
然后，向模具的内部供给应该成为封装体的具有流动性的材料(下面，称为流动性材料)。流动性材料例如是环氧树脂。流动性材料通过设置于模具的连接路径，对保持有封装对象材料8的模具的内部的上述空间进行填充。流动性材料的填充实施至模具的内部变得没有空隙为止。
然后，对流动性材料进行加热而使其硬化。由此，能够利用封装体3对封装对象材料8进行覆盖，并且，得到在封装体3中形成有通孔4的半导体装置100。
然后，对实施方式1所涉及的半导体装置100的作用效果进行说明。半导体装置100具有：半导体元件1；框架2，其具有第1面2A，在第1面2A上保持半导体元件1，并且，该框架2与半导体元件1电连接；以及封装体3，其具有电绝缘性，对半导体元件1和框架2进行封装。在封装体3中形成有通孔4，通孔4具有孔轴，该孔轴在与第1面2A交叉的方向上延伸，在通孔4的内部露出的封装体3的内周端面4E相对于上述孔轴倾斜。
另外，通孔4不是供用于将半导体元件1固定至散热体11上的固定部件12***而使该固定部件12紧固的孔，固定部件12设置于半导体元件1的封装体3的外部。因此，能够增加框架2的端部2E和固定部件12之间的距离。由此，与将在封装体3中形成的通孔4作为固定部件12的***孔使用的现有的功率半导体元件相比，能够提高半导体元件1的绝缘耐受力。
并且，通孔4的内周端面4E是具备具有与半径H1相等的长度的一条边的面，在通孔4内部的内周端面4E相对于框架2朝向相反侧露出的情况下，能够增加框架2的端部2E和通孔4的内周端面4E之间的最短距离L1。
此外，在按压部件13利用固定部件12向散热体11上固定，从而将半导体装置100夹持于散热体11和按压部件13之间时，通孔4设置于与按压部件13重叠的位置处。因此，通孔4能够作为在半导体装置100相对于按压部件13进行定位时使用的引导部起作用，该按压部件13经由固定部件12而与散热体11连接。特别地，在通孔4的孔径H2设置为与按压部件13的宽度(短边方向的宽度)同等程度的情况下，通过以在俯视观察半导体模块500时成为通孔4从按压部件13的下方完全不露出的状态的方式设计半导体模块500，从而在组装时能够更容易地进行定位。此外，通孔4也可以形成为从上表面3A起以规定的距离向下表面3B侧延伸，而不贯穿至下表面3B为止。换言之，通孔4也可以相对于上表面3A而形成为凹部。在该情况下，作为凹部的通孔4具有由封装体3构成的底面，优选将上表面3A和该底面之间的距离设置为，在半导体装置100中与框架2和上表面3A之间的距离相比较短。按照上述方式进行设置，能够得到具有较高的绝缘耐受力、且在组装半导体模块500时能够容易地进行定位的半导体装置100。
(实施方式2)
下面，参照图3，对实施方式2所涉及的半导体装置100进行说明。实施方式2所涉及的半导体装置100具有与实施方式1所涉及的半导体装置100基本相同的结构，但不同点在于，通孔4是用于使固定部件12穿过的孔，且在通孔4的内部露出的封装体3的内周端面4E相对于通孔4的孔轴倾斜。
通孔4的孔轴在相对于框架2的第1面2A具有任意角度而交叉的方向上延伸即可，例如形成为，框架2的第1面2A与封装体3的上表面3A及下表面3B平行，且通孔4的孔轴在与它们垂直的方向上延伸而形成。
通孔4的内周端面4E相对于封装体3的不与散热体11接触的上表面3A、以及封装体3的与散热体11接触的下表面3B不垂直，具有规定的角度而倾斜。优选设置为，内周端面4E与上表面3A交叉的角度为钝角，与下表面3B交叉的角度为锐角。从不同的观点来说，内周端面4E优选设置为，上表面3A处的通孔4的开口面积与下表面3B处的通孔4的开口面积相比较大。此外，下表面3B处的通孔4的尺寸设置为大于或等于固定部件12的轴的尺寸的大小。
这样，上表面3A处的通孔4的开口面积即使与在现有的功率半导体装置中设置的用于使固定部件穿过的通孔相等，与通孔4的内周端面4E形成为在与上表面3A及下表面3B垂直的方向上延伸的现有的功率半导体装置相比，也能够增加框架2的端部2E和内周端面4E之间的最短距离L1。其结果，在固定部件12穿过通孔4时，由于一边使框架2的端部2E和固定部件12之间的距离与现有的功率半导体装置相等，一边使设置于二者之间的封装体3形成得较厚，因此能够提高半导体装置100的绝缘耐受力。
框架2优选在半导体装置100中设置在位于铅直方向的下侧的一半区域内。这样，能够进一步增加框架2的端部2E和通孔4的内周端面4E之间的最短距离L1，能够提高半导体装置100的绝缘耐受力。
对于固定部件12，可以包含头部在内整体收容在通孔4的内部，也可以头部凸出至通孔4的外部。另外，也可以形成为，例如固定部件12的轴沿通孔4的内周端面4E延伸。
此外，由于实施方式2所涉及的半导体装置100，利用***至通孔4内的固定部件12而与散热体11连接固定，因此能够不需要按压部件13。
(实施方式3)
下面，参照图4及图5，对实施方式3所涉及的半导体装置100进行说明。实施方式3所涉及的半导体装置100具有与实施方式2所涉及的半导体装置100基本相同的结构，但不同点在于，在与通孔4相邻的框架2的第1面2A上形成有整流图案20，该整流图案20在形成封装体3时对应该成为封装体3的流动性材料的流动方向进行限制。
整流图案20在框架2的第1面2A上设置有多个。各整流图案20隔着规定的间隔彼此独立地设置。各整流图案20设置为，从框架2的第1面2A向与第1面2A垂直的方向上凸出，并且，朝向位于通孔4附近的框架2的端部2E延伸。此外，整流图案20只要能够对流动性材料的流动方向进行限制，则能够是任意的形状。
这样，在向保持有包含半导体元件1和框架2在内的封装对象材料8的模具的内部的空间中供给应该成为封装体3的流动性材料时，利用整流图案20对流动性材料的流动方向进行限制。此时，流动性材料由整流图案20引导而在模具内流动，该整流图案20形成为朝向位于形成通孔4的区域附近的框架2的端部2E延伸。其结果，通过使框架2的端部2E和通孔4的内周端面4E之间的最短距离L1与现有的半导体装置相比变长，即使应该成为封装体3的流动性材料沿框架2流动的距离变短，也能够对与之伴随的流动性材料的流动方向的变化进行抑制。换言之，由于在框架2上形成的整流图案20能够起到现有的半导体装置中框架所起到的、在树脂封装工序中对应该成为封装体的流动性材料的流动方向的控制的作用，因此即使缩短框架2自身的长度，也能够使流动性材料在通孔4的周围有效地流动。由此，半导体装置100具有较高的绝缘耐受力，并且，能够提高通孔4的成型性。
框架2的第1面2A的平面形状能够采用任意的形状。例如，框架2可以设置为，在从上表面3A侧观察半导体装置100时，具有包含与设置为圆形状的通孔4相对的两条边在内的端部2E，并且该两条边正交。
在该情况下，通过使框架2的端部2E和通孔4的内周端面4E之间的最短距离L1如上述所述地与现有的半导体装置相比较长，从而即使在将固定部件12***至通孔4中而与散热体11等紧固而将半导体元件1固定的情况下，框架2和固定部件12之间的距离也变得大于或等于上述最短距离L1。因此，能够使半导体装置100具有较高的绝缘耐受力。并且，在框架2和通孔4的内周端面4E经由封装体3而相对的区域的大部分中，由于二者之间的距离设置为与该最短距离L1相比较长，因此能够使产生绝缘破坏的风险进一步降低。
此外，整流图案20在框架2的第1面2A及第2面2B中的至少一个上形成即可。另外，在框架2具有芯片焊盘5(参照图7)和框架主体部6的情况下，在接近通孔4的芯片焊盘5及框架主体部6中的至少一个上形成即可，并且在它们中的至少一个的表面上形成即可。
(实施方式4)
下面，参照图6，对实施方式4所涉及的半导体装置100进行说明。实施方式4所涉及的半导体装置100具有与实施方式2所涉及的半导体装置100基本相同的结构，但不同点在于，与在通孔4的内部露出的封装体3的内周端面4E相对配置的框架2的端部2E向与第1面2A交叉的方向弯折。
框架2的设置为板状的导电性部件具有在从其端部2E分离规定的距离的点(下面，称为弯折点)处向上方或下方弯折后的构造。构成框架2的该导电性部件在未弯折的状态下，也可以具有与现有的半导体装置中的框架相同的结构，具体来说也可以具有相等的尺寸。即便如此，由于在俯视观察框架2时的框架2中的从上述弯折点至端部2E所处的点为止的最短距离，与将位于从框架2的弯折点至端部2E为止的弯折部作为斜边的三角形的底边的长度相当，因此与从该弯折点至端部2E为止的长度、即未弯折的现有的框架中的该最短距离相比变短。因此，在通孔4内设置固定部件12而将半导体装置100固定至散热体11等的情况下，即使在利用具有与现有的半导体装置相等的尺寸的通孔4及固定部件12的情况下，也能够增加框架2和固定部件12之间的最短距离，能够提高半导体装置100的绝缘耐受力。
此外，框架2的上述弯折部的形状能够是任意的形状，例如可以是向下方弯折，也可以是相对于第1面2A垂直地弯折。即便如此，也能够相对于配置在通孔4内的固定部件12，使框架2的端部2E与现有的半导体装置相比充分地远离。其结果，能够提高绝缘耐受力，而无需使尺寸相对于现有的半导体装置而发生变更等。
在上述的实施方式2～实施方式4所涉及的半导体装置100中，半导体模块500不使用按压部件13而仅利用固定部件12向散热体11上固定，但不限于上述方式。各实施方式所涉及的半导体装置100也可以与实施方式1所涉及的半导体装置100同样地，利用按压部件13构成为半导体模块500。
(实施方式5)
下面，参照图7，对实施方式5所涉及的半导体装置200进行说明。实施方式5所涉及的半导体装置200具有：半导体元件1；框架2；以及封装体3，其对半导体元件1及框架2进行封装。框架2包含在表面上至少保持有一个半导体元件1的芯片焊盘5、以及与芯片焊盘5连接的框架主体部6，该框架2与半导体元件1电连接。
在半导体装置200中，芯片焊盘5位于框架主体部6的铅直方向的下方，与框架主体部6连接。在芯片焊盘5中，具有位于与框架主体部6连接的连接部侧的第1端部51、和位于与第1端部51相反侧的第2端部52。
芯片焊盘5也可以不设置为与框架主体部6或封装体3的下表面3B平行。即，第2端部52可以在与框架主体部6垂直的方向上，与第1端部51相比位于接近框架主体部6一侧，也可以位于远离框架主体部6一侧。此时，框架2在与框架主体部6垂直的方向上，设置为芯片焊盘5的第2端部52相对于第1端部51处于规定的位置关系。
具体来说，第2端部52也可以设置为，在与框架主体部6垂直的方向上，与第1端部51相比以50μm为上限值而接近框架主体部6。另外，第2端部52也可以设置为，与第1端部51相比在从框架主体部6远离的方向上以100μm为上限值而分离。换言之，在与框架主体部6垂直的方向(组装半导体装置200时的铅直方向)上，在以第1端部51所处的点为零点且以与框架主体部6分离一侧为正时，第2端部52设置在大于或等于－50μm而小于或等于100μm的范围(图7中的范围t3)内。
实施方式5所涉及的半导体装置200构成为，上述的框架2中的框架主体部6和封装体3的下表面3B近似平行。此时，芯片焊盘5的第2端部52和封装体3的外周面之间的最短距离是第2端部52和下表面3B之间的最短距离t2，大于或等于比第1端部51和封装体3的外周面(下表面3B)之间的最短距离t1短100μm的下限距离，并且小于或等于比第1端部51和封装体3的外周面(下表面3B)之间的最短距离t1长50μm的上限距离。
芯片焊盘5的第1端部51和封装体3的外周面之间的最短距离是第1端部51和下表面3B之间的最短距离t1。第1端部51和下表面3B之间的最短距离t1能够设为与现有的半导体装置相同的值，例如大于或等于500μm。在将第1端部51和下表面3B之间的最短距离t1设为500μm的情况下，能够将第2端部52和下表面3B之间的最短距离t2设为大于或等于400μm而小于或等于550μm。
即，实施方式5所涉及的半导体装置200具有以下述方式设置的框架2，即，芯片焊盘5的第1端部51和第2端部52具有上述的相对距离关系。
在这里，在现有的半导体装置所使用的框架中不会以如下方式设置，即，芯片焊盘的第2端部在与框架主体部垂直的方向上，与第1端部相比接近框架主体部。即，现有的框架中的芯片焊盘设置为，在与框架主体部垂直的方向上，以与第1端部重叠的0μm为下限值，并且在与第1端部相比从框架主体部远离的方向上以例如150μm为上限值进行分离。在该情况下，在不增大封装体的厚度的同时增加第2端部和封装体的下表面之间的最短距离而提高绝缘耐受力，是困难的。
与此相对，由于在半导体装置200中使用的框架2中，芯片焊盘5的第1端部51和第2端部52具有上述的关系，因此能够在不增大封装体3的厚度的同时增加第2端部52和封装体3的下表面3B之间的最短距离t2。其结果，能够降低半导体装置200的封装绝缘不良率。
下面，参照图8及图9，对实施方式5所涉及的半导体装置的制造装置300(下面，简称为制造装置)进行说明。制造装置300是为了制造实施方式5所涉及的半导体装置200而使用的装置。具体来说，是在以覆盖包含半导体元件1和框架2在内的封装对象材料8的方式形成封装体3时使用的制造装置。制造装置300具有：模具21；供给部30，其用于供给应该成为封装体3的流动性材料；以及控制部40，其对模具21及供给部30进行控制。
模具21在内部形成有配置上述封装对象材料8的空间S、以及用于将空间S与外部连接的连接路径22。此时，模具21在空间S中能够对与框架主体部6相比芯片焊盘5位于铅直方向上侧的封装对象材料8进行保持。此时，参照图9，连接路径22也可以以例如在将上述封装对象材料8配置于模具21中时，沿着框架2的延伸方向的方式进行设置。图9中示出的连接路径22形成为在水平方向上延伸。模具21例如由上模具和下模具构成，上述空间S是被上模具的端面21A和下模具的端面21B包围而得到的区域。
供给部30经由模具21的连接路径22向空间S供给应该成为封装体3的流动性材料。控制部40对模具21及供给部30进行控制。具体来说，例如对针对模具21的加热条件、加压条件或应该成为封装体的流动性材料的供给量进行控制。
下面，参照图8～图10，对实施方式5所涉及的半导体装置的制造方法进行说明。实施方式5所涉及的半导体装置的制造方法是将包含保持于芯片焊盘5上的半导体元件1、以及具有芯片焊盘5的框架2在内的封装对象材料8由封装体3进行封装而构成的半导体装置的制造方法，是利用上述的实施方式5所涉及的半导体装置的制造装置300而实施的。
首先，在模具21的内部，以与框架主体部6相比芯片焊盘5位于铅直方向上侧的方式配置封装对象材料8(工序(S10))。即，在模具21中配置并保持的封装对象材料8配置为，半导体元件1及框架2相对于半导体装置200中的它们之间的位置关系而上下反转。由此，由于封装对象材料8配置为与框架主体部6相比芯片焊盘5位于铅直方向上侧，因此芯片焊盘5的第2端部52受到重力而与第1端部51相比位于铅直方向下方、即框架主体部6侧。此外，框架2设置为，此时的框架主体部6垂直的方向上的芯片焊盘5的第2端部52和框架主体部6之间的距离，大于或等于比第1端部51和框架主体部6之间的距离短50μm的下限距离。换言之，在向模具21中配置封装对象材料8时，模具21的上模具的端面21A和芯片焊盘5的第2端部52之间的最短距离，设置为与端面21A和第1端部51之间的最短距离相比变长。
然后，在向配置有封装对象材料8的模具21的内部导入应该成为封装体3的流动性材料后，通过对该材料进行固化，从而由封装体3对封装对象材料8进行封装(工序(S20))。应该成为封装体3的材料例如是环氧树脂，从箭头A的方向通过连接路径22导入至空间S中。此时，在模具21的空间S内，处于通过先前的工序(S10)，使芯片焊盘5的第2端部52与第1端部51相比配置在框架主体部6侧后的状态。因此，在本工序(S20)中，通过向处于上述状态的封装对象材料8的周围导入应该成为封装体3的流动性材料并使之硬化，从而能够在得到的半导体装置200中，使芯片焊盘5的第2端部52和封装体3的下表面3B之间的最短距离t2，与第1端部51和封装体3的下表面3B之间的最短距离t1相比最大增加50μm。即，通过本工序(S20)，由于模具21的上模具的端面21A和芯片焊盘5的第2端部52之间的最短距离成为封装体3的下表面3B和芯片焊盘5的第2端部52之间的最短距离t2，模具21的上模具的端面21A和第1端部51之间的最短距离成为封装体3的下表面3B和芯片焊盘5的第1端部51之间的最短距离，因此能够得到芯片焊盘5的第2端部52和封装体3的下表面3B之间的最短距离t2，与第1端部51和封装体3的下表面3B之间的最短距离t1相比最大增加50μm的半导体装置200。
其结果，在封装工序(S20)中，由于即使芯片焊盘5的第2端部52受到半导体元件1的重量或自重而向铅直方向下侧变形，也能够防止芯片焊盘5的第2端部52和封装体3的下表面3B之间的最短距离的缩短，因此能够防止半导体装置200的绝缘耐受力的降低。
此外，实施方式5所涉及的半导体装置200如上述所述，也可以设置为第2端部52与第1端部51相比在从框架主体部6远离的方向上以100μm为上限值而分离，但也能够通过实施方式5所涉及的半导体装置的制造方法得到上述的半导体装置200。在该情况下，例如，在工序(S10)中将封装对象材料8配置在模具21中时，也可以将在铅直方向上第1端部51所处的点设为零点，并且以下方为正，将第2端部52设置在大于或等于－50μm而小于或等于100μm的范围内。这样，即使在芯片焊盘5的第2端部52和封装体3的下表面3B之间的最短距离t2，与第1端部51和封装体3的下表面3B之间的最短距离t1相比较短的情况下，也能够得到将两个距离的差(t1－t2)抑制为小于或等于100μm的半导体装置200。
在实施方式5所涉及的制造装置300中，连接路径22沿框架2的延伸方向设置，但是不限于此。参照图11，连接路径22例如也可以在模具21中相对于空间S而设置在铅直方向上方。即便如此，在芯片焊盘5的第2端部52与第1端部51相比配置于铅直方向下方的状态下，由于能够向模具21的空间S内向箭头A的方向供给流动性材料，因此能够实现与实施方式5所涉及的制造装置300相同的效果。优选连接路径22以位于芯片焊盘5的正上方的方式设置在模具21(例如上模具)中。这样，在从铅直方向上方朝向下方供给流动性材料时，由于芯片焊盘5被流动性材料向下方按压，因此能够更可靠地抑制芯片焊盘5的第2端部52和封装体3的下表面3B之间的接近。其结果，能够得到具有较高的绝缘耐受力、封装绝缘不良率降低的半导体装置200。此外，该情况下的模具21例如也可以是具有分割面的分割式模具。
对本发明的实施方式进行了说明，但本次公开的实施方式的所有要点应该认为是例示，而非限制性内容。本发明的范围由权利要求书示出，表示包含与权利要求书同等的含义以及范围内的所有变更。

Claims (8)

1.一种半导体装置，其具有：
半导体元件；
框架，其具有第1面以及位于与所述第1面相反侧的第2面，在所述第1面上保持所述半导体元件，并且，该框架与所述半导体元件电连接；以及
封装体，其具有电绝缘性，对所述半导体元件和所述框架进行封装，
其中，
在所述封装体中形成有通孔，
所述通孔具有孔轴，该孔轴在与所述第1面交叉的方向上延伸，
在所述通孔的内部露出的所述封装体的内周端面相对于所述孔轴倾斜。
2.一种半导体装置，其具有：
半导体元件；
框架，其具有第1面以及位于与所述第1面相反侧的第2面，在所述第1面上保持所述半导体元件，并且，该框架与所述半导体元件电连接；以及
封装体，其具有电绝缘性，对所述半导体元件和所述框架进行封装，
其中，
在所述封装体中形成有通孔，
所述通孔具有孔轴，该孔轴在与所述第1面交叉的方向上延伸，
在与所述通孔相邻的所述框架的所述第1面及所述第2面中的至少一个面上形成有整流图案，该整流图案在形成所述封装体时对应该成为所述封装体的流动性材料的流动方向进行限制。
3.一种半导体装置，其具有：
半导体元件；
框架，其具有第1面以及位于与所述第1面相反侧的第2面，在所述第1面上保持所述半导体元件，并且，该框架与所述半导体元件电连接；以及
封装体，其具有电绝缘性，对所述半导体元件和所述框架进行封装，
其中，
在所述封装体中形成有通孔，
所述通孔具有孔轴，该孔轴在与所述第1面交叉的方向上延伸，
与在所述通孔的内部露出的所述封装体的内周端面相对配置的所述框架的端部，在与所述第1面交叉的方向上弯折。
4.一种半导体模块，其具有：
半导体装置，该半导体装置具有：半导体元件；框架，其具有第1面以及位于与所述第1面相反侧的第2面，在所述第1面上保持所述半导体元件，并且，该框架与所述半导体元件电连接；以及封装体，其具有电绝缘性，对所述半导体元件和所述框架进行封装；
散热部件，其与所述半导体装置的所述封装体接触地设置；
固定部件，其用于将所述半导体装置固定至所述散热部件上；以及
按压部件，其位于所述散热部件的相反侧，与所述固定部件连接，与所述半导体装置的所述封装体接触地设置，
在所述封装体中形成有通孔，
所述通孔和所述按压部件重叠地设置。
5.一种半导体装置，其具有：
半导体元件；
框架，其包含芯片焊盘以及框架主体部，与所述半导体元件电连接，该芯片焊盘在表面上保持有所述半导体元件，该框架主体部与所述芯片焊盘连接；以及
封装体，其对所述半导体元件和所述框架进行封装，
所述芯片焊盘具有位于与所述框架主体部连接的连接部侧的第1端部、以及位于与所述第1端部相反侧的第2端部，
所述第1端部和所述封装体的外周面之间的最短距离大于或等于500μm，
所述第2端部和所述封装体的所述外周面之间的最短距离，大于或等于比所述第1端部和所述封装体的所述外周面之间的最短距离短100μm的下限距离，并且小于或等于比所述第1端部和所述封装体的所述外周面之间的最短距离长50μm的上限距离。
6.一种半导体装置的制造装置，该半导体装置利用封装体对包含半导体元件以及框架在内的封装对象材料进行封装而成，该框架具有在表面上保持有所述半导体元件的芯片焊盘、以及与所述芯片焊盘连接的框架主体部，
其中，该半导体装置的制造装置具有：
空间，在该空间中配置所述封装对象材料；以及
模具，其在内部形成有用于将所述空间与外部连接的连接路径，
所述模具在所述空间中能够保持所述封装对象材料，在该所述封装对象材料中，与所述框架主体部相比，所述芯片焊盘位于铅直方向上侧，
该半导体装置的制造装置还具有供给部，该供给部经由所述模具的所述连接路径向所述空间供给应该成为所述封装体的流动性材料。
7.根据权利要求6所述的半导体装置的制造装置，其中，
所述连接路径在所述模具中相对于所述空间而设置在铅直方向上方。
8.一种半导体装置的制造方法，该半导体装置利用封装体对包含半导体元件以及框架在内的封装对象材料进行封装而成，该框架具有在表面上保持有所述半导体元件的芯片焊盘、以及与所述芯片焊盘连接的框架主体部，
其中，该半导体装置的制造方法具有下述工序：
在模具的内部，以与所述框架主体部相比，所述芯片焊盘位于铅直方向上侧的方式配置封装对象材料；以及
在向配置有所述封装对象材料的所述模具的内部导入应该成为所述封装体的流动性材料后，通过对所述流动性材料进行固化，从而由所述封装体对所述封装对象材料进行封装。
CN201510262835.9A 2014-05-21 2015-05-21 半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块 Active CN105097719B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014105223A JP6162643B2 (ja) 2014-05-21 2014-05-21 半導体装置
JP2014-105223 2014-05-21

Publications (2)

Publication Number Publication Date
CN105097719A true CN105097719A (zh) 2015-11-25
CN105097719B CN105097719B (zh) 2018-02-06

Family

ID=54556599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510262835.9A Active CN105097719B (zh) 2014-05-21 2015-05-21 半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块

Country Status (3)

Country Link
US (2) US10008430B2 (zh)
JP (1) JP6162643B2 (zh)
CN (1) CN105097719B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017224A (zh) * 2015-10-22 2017-08-04 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法
CN107204296A (zh) * 2016-03-18 2017-09-26 富士电机株式会社 模制产品的制造方法及模制产品
CN109047582A (zh) * 2018-07-23 2018-12-21 江苏宝浦莱半导体有限公司 一种用于封装半导体元件用的切筋成型机及其使用方法
CN110277362A (zh) * 2018-03-13 2019-09-24 联华电子股份有限公司 半导体结构及其形成方法
WO2024104172A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块组件和具有其的电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1031446A (zh) * 1987-07-16 1989-03-01 数字设备公司 用带式自动焊接法焊接的半导体芯片管壳
CN1166057A (zh) * 1996-05-17 1997-11-26 Lg半导体株式会社 底部引线半导体芯片堆式封装
JPH1032308A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd 半導体装置
CN1649115A (zh) * 2004-01-19 2005-08-03 上海集通数码科技有限责任公司 一种多芯片集成电路封装方法及其结构
US20120032346A1 (en) * 2007-06-07 2012-02-09 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
CN102354688A (zh) * 2011-10-11 2012-02-15 深圳市威怡电气有限公司 一种功率模块

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102040A (ja) 1984-10-25 1986-05-20 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPS63170949A (ja) 1987-01-09 1988-07-14 Fuji Electric Co Ltd 半導体装置
US5044912A (en) * 1989-12-11 1991-09-03 Motorola, Inc. Mold assembly having positioning means
IT1252624B (it) 1991-12-05 1995-06-19 Cons Ric Microelettronica Dispositivo semiconduttore incapsulato in resina e elettricamente isolato di migliorate caratteristiche di isolamento,e relativo processo di fabbricazione
JP2778608B2 (ja) * 1992-02-10 1998-07-23 日本電気株式会社 樹脂モールド型半導体装置の製造方法
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3205235B2 (ja) * 1995-01-19 2001-09-04 シャープ株式会社 リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP3572833B2 (ja) * 1996-12-19 2004-10-06 株式会社デンソー 樹脂封止型半導体装置の製造方法
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP3051376B2 (ja) 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
JP2001320185A (ja) * 2000-05-11 2001-11-16 Toshiba Corp 電子部品のモジュール装置
US6379988B1 (en) * 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
JP3828036B2 (ja) 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
CN100481535C (zh) * 2004-03-24 2009-04-22 日立电线精密株式会社 发光器件的制造方法和发光器件
JP4816517B2 (ja) * 2006-09-28 2011-11-16 パナソニック株式会社 熱交換素子
US7791177B2 (en) * 2007-12-10 2010-09-07 Infineon Technologies Ag Electronic device
US7839004B2 (en) * 2008-07-30 2010-11-23 Sanyo Electric Co., Ltd. Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame
JP5164962B2 (ja) 2009-11-26 2013-03-21 三菱電機株式会社 電力変換装置
JP5481680B2 (ja) * 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
KR101711479B1 (ko) * 2010-10-06 2017-03-03 삼성전자 주식회사 반도체 패키지 장치 및 그의 검사 시스템
JP5813963B2 (ja) * 2011-02-28 2015-11-17 ローム株式会社 半導体装置、および、半導体装置の実装構造
JP6028592B2 (ja) * 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
US20150060123A1 (en) * 2013-09-04 2015-03-05 Texas Instruments Incorporated Locking dual leadframe for flip chip on leadframe packages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1031446A (zh) * 1987-07-16 1989-03-01 数字设备公司 用带式自动焊接法焊接的半导体芯片管壳
CN1166057A (zh) * 1996-05-17 1997-11-26 Lg半导体株式会社 底部引线半导体芯片堆式封装
JPH1032308A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd 半導体装置
CN1649115A (zh) * 2004-01-19 2005-08-03 上海集通数码科技有限责任公司 一种多芯片集成电路封装方法及其结构
US20120032346A1 (en) * 2007-06-07 2012-02-09 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
CN102354688A (zh) * 2011-10-11 2012-02-15 深圳市威怡电气有限公司 一种功率模块

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017224A (zh) * 2015-10-22 2017-08-04 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法
CN107017224B (zh) * 2015-10-22 2021-06-11 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法
CN107204296A (zh) * 2016-03-18 2017-09-26 富士电机株式会社 模制产品的制造方法及模制产品
CN110277362A (zh) * 2018-03-13 2019-09-24 联华电子股份有限公司 半导体结构及其形成方法
CN109047582A (zh) * 2018-07-23 2018-12-21 江苏宝浦莱半导体有限公司 一种用于封装半导体元件用的切筋成型机及其使用方法
WO2024104172A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块组件和具有其的电子设备

Also Published As

Publication number Publication date
US10008430B2 (en) 2018-06-26
JP2015220428A (ja) 2015-12-07
US11417578B2 (en) 2022-08-16
US20180254231A1 (en) 2018-09-06
JP6162643B2 (ja) 2017-07-12
CN105097719B (zh) 2018-02-06
US20150340300A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
CN105097719A (zh) 半导体装置、半导体装置的制造装置及半导体装置的制造方法、以及半导体模块
CN105405815B (zh) 半导体装置及其制造方法
KR101418397B1 (ko) 반도체 패키지 및 그의 제조방법
CN105225971B (zh) 半导体装置的制造方法
US7839004B2 (en) Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
US20160104651A1 (en) Power semiconductor device
US20160276312A1 (en) Semiconductor device and method for manufacturing the same
US9275983B2 (en) Integrated circuit package
US20170127567A1 (en) Electronic device equipped with a heat sink
CN104218007B (zh) 小脚印半导体封装
CN104795337A (zh) 电力用半导体装置及其制造方法
KR200489287Y1 (ko) 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지
JP2013093504A (ja) 半導体装置の製造方法および冶具
CN105051895A (zh) 例如用于功率场效应晶体管的栅极、源极及漏极触点的用于功率装置的绝缘顶部侧凸块连接
CN105529306A (zh) 半导体部件
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP2014027014A (ja) 半導体装置
US11699686B2 (en) Dual-die semiconductor package
US10483178B2 (en) Semiconductor device including an encapsulation material defining notches
JP5971860B2 (ja) 樹脂封止モジュールの製造方法、樹脂封止モジュール
JP6448712B2 (ja) 半導体装置
WO2022153501A1 (ja) 半導体装置とその製造方法、および半導体パッケージ
KR102026314B1 (ko) 소량 생산용 반도체 패키지
KR101491258B1 (ko) 리드 프레임의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant