CN105097519A - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有若干沟槽，相邻沟槽之间的衬底形成鳍部，所述鳍部的顶部具有掩膜层；以所述掩膜层为掩膜，采用离子注入工艺在所述沟槽底部的衬底内注入介质离子；采用退火工艺使所述介质离子与衬底的材料进行反应，在所述沟槽底部表面形成第一介质层；在所述沟槽底部的第一介质层表面形成第二介质层，所述第二介质层的表面低于所述鳍部的顶部表面。所形成的半导体结构形貌良好、性能改善。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)。鳍式场效应晶体管是一种常见的多栅器件。

如图1所示，是一种鳍式场效应晶体管的结构示意图，包括：半导体衬底100；位于半导体衬底100表面的鳍部101；位于半导体衬底100表面的介质层102，所述介质层102覆盖部分所述鳍部101的侧壁，且介质层102表面低于鳍部101顶部；位于介质层102表面、以及鳍部101的顶部和侧壁表面的栅极结构103；位于所述栅极结构103两侧的鳍部101内的源区104a和漏区104b。

然而，现有的鳍式场效应晶体管中容易产生漏电流，导致鳍式场效应晶体管的性能不稳定。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，所形成的鳍式场效应晶体管漏电流减少、性能改善。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有若干沟槽，相邻沟槽之间的衬底形成鳍部，所述鳍部的顶部具有掩膜层；以所述掩膜层为掩膜，采用离子注入工艺在所述沟槽底部的衬底内注入介质离子；采用退火工艺使所述介质离子与衬底的材料进行反应，在所述沟槽底部表面形成第一介质层；在所述沟槽底部的第一介质层表面形成第二介质层，所述第二介质层的表面低于所述鳍部的顶部表面。

可选的，所述离子注入工艺的参数包括：掺杂离子为氧离子，注入能量为0KeV～20KeV，注入剂量为1E16atom/cm²～1E17atom/cm²，注入角度垂直于衬底表面、为90°，注入深度为0nm～50nm。

可选的，所述退火工艺的参数包括：气体氮气、氩气或氦气，温度为1200℃～1400℃，时间为30分钟～120分钟。

可选的，所述第二介质层的形成方法包括：在沟槽内的第一介质层表面和掩膜层表面形成填充满沟槽的第二介质膜；平坦化所述第二介质膜直至暴露出掩膜层为止，在沟槽内形成第二介质层；回刻蚀所述第二介质层，直至所述第二介质层的表面低于鳍部的顶部表面为止。

可选的，所述第二介质膜的材料为氧化硅，所述第二介质膜的形成工艺为流体化学气相沉积工艺。

可选的，在回刻蚀所述第二介质层之前，去除所述掩膜层。

可选的，去除所述掩膜层的工艺为湿法刻蚀工艺，刻蚀液为氢氟酸溶液和磷酸溶液，所述氢氟酸溶液中，水和氢氟酸的体积比为50:1～100:1，氢氟酸的浓度小于49％，所述磷酸溶液的质量百分比浓度为85％。

可选的，还包括：在形成所述第二介质膜之前，在所述沟槽的侧壁表面、沟槽底部的第一介质层表面、以及掩膜层表面形成衬垫层，所述第二介质膜形成于所述衬垫层表面。

可选的，所述衬垫层的材料为氧化硅，所述衬垫层的形成工艺为现场蒸气生成退火工艺。

可选的，所述回刻蚀工艺为远端等离子体化学干法刻蚀工艺，包括：刻蚀气体包括NF₃和NH₃，NF₃与NH₃的流量比为1:20～5:1，刻蚀温度为40摄氏度～80摄氏度，压强为0.5托～50托，功率小于100瓦，频率小于100千赫兹。

可选的，所述掩膜层包括氮化硅层。

可选的，所述掩膜层还包括位于所述氮化硅层和鳍部表面之间的氧化硅层。

可选的，所述沟槽的形成工艺包括：在衬底表面形成掩膜层，所述掩膜层覆盖了需要形成鳍部的衬底表面；以所述掩膜层为掩膜，刻蚀所述衬底，在衬底内形成沟槽。

可选的，所述掩膜层的形成工艺为多重图形化掩膜工艺。

可选的，所述沟槽的数量大于或等于2个，所述沟槽的深度为90纳米～130纳米。

可选的，所述第一介质层的厚度为100埃～1000埃，所述第二介质层的厚度为2500埃～500埃。

可选的，还包括：在第二介质层表面、以及鳍部的侧壁和顶部表面形成横跨于所述鳍部的栅极结构。

可选的，所述栅极结构包括：位于第二介质层表面、以及鳍部的侧壁和底部表面的栅介质层，位于栅介质层表面的栅极层，以及位于栅极层和栅介质层侧壁表面的侧墙。

与现有技术相比，本发明的技术方案具有以下优点：

在本发明的形成方法中，通过在沟槽底部的衬底内注入介质离子，并通过退火使介质离子与衬底的材料反应生成第一介质层，则所形成的第一介质层位于相邻鳍部之间的沟槽底部。之后，在所述沟槽底部的第一介质层表面形成第二介质层，所述第二介质层与第一介质层共同作为相邻鳍部之间的隔离结构，因此所述隔离结构具有较大的厚度，使得后续形成于第二介质层表面的栅极结构与衬底之间的电场减小，使所述栅极结构与衬底之间不易发生击穿，避免了所述栅极结构与衬底之间产生漏电流，则所形成的鳍式场效应管的性能稳定。其次，通过离子注入工艺在沟槽底部注入介质离子，并通过退火工艺形成第一介质层，则所述第一介质层垂直于衬底表面的剖面图形能够由所述离子注入工艺精确控制，使所述第一介质层与鳍部之间的接触界面质量良好，所述第一介质层的剖面图形形貌精确。尤其是，所述第一介质层底部到侧壁的转角处与所述衬底和鳍部侧壁之间的接触界面良好，因此所述第一介质层具有良好的电隔离能力。再次，由于所述鳍部的总高度等于所述鳍部高于第二介质层表面的高度、以及第二介质层的厚度总和，因此所述鳍部的总高度能够得以减小，即所形成的沟槽深度能够减小，所述沟槽的深宽比减小，使得所述第二介质层容易形成于沟槽底部，且所形成的第二介质层质量较好、内部致密。因此所述第二介质层和第一介质层的电隔离性能良好。

附图说明

图1是一种鳍式场效应晶体管的结构示意图；

图2是图1沿AA’方向的剖面结构示意图；

图3至图10是本发明实施例的半导体结构的形成过程的剖面结示意图。

具体实施方式

如背景技术所述，现有的鳍式场效应晶体管中容易产生漏电流，导致鳍式场效应晶体管的性能不稳定。

经过研究发现，请参考图2，图2是图1沿AA’方向的剖面结构示意图，其中，栅极结构103通过介质层102与半导体衬底100相互隔离，为了避免所述介质层102被击穿而使得栅极结构103与半导体衬底100之间产生漏电流，所述介质层102需要具有符合设计需求的足够厚度H1。同时，所述鳍部101高于介质层102表面的高度H2也需要符合设计需求，使鳍式场效应管具有足够大的沟道区宽度，以保证性能稳定。因此，所述鳍部101所需的高度H较大。

然而，随着集成电路的集成度提高，半导体器件的尺寸不断减小，器件密度不断提高，相邻鳍部101之间的距离L缩小，而所述鳍部101的高度H较大，导致相邻鳍部101之间的沟槽深宽比较大。而所述介质层102的形成工艺包括：在半导体衬底100表面形成鳍部101之后，采用沉积工艺在半导体衬底100和鳍部101表面形成介质膜；平坦化所述介质膜直至暴露出鳍部101顶部表面为止，形成介质层；回刻蚀所述介质层，使所述介质层的表面低于鳍部101的顶部表面。

当相邻鳍部101之间的沟槽深宽比较大时，在相邻鳍部101之间的沟槽内沉积介质膜的难度提高，用于形成介质膜的材料不易进入沟槽底部，容易导致沉积于沟槽内的介质膜内部产生空隙，致使由所述介质膜形成的介质层102内部具有空隙，则所形成的介质层102电隔离性能不良，依旧容易导致栅极结构103和半导体衬底100之间的击穿，产生漏电流。

为了解决上述问题，经过进一步研究，提出了一种半导体结构的形成方法。其中，通过在沟槽底部的衬底内注入介质离子，并通过退火使介质离子与衬底的材料反应生成第一介质层，则所形成的第一介质层位于相邻鳍部之间的沟槽底部。之后，在所述沟槽底部的第一介质层表面形成第二介质层，所述第二介质层与第一介质层共同作为相邻鳍部之间的隔离结构，因此所述隔离结构具有较大的厚度，足以电隔离后者形成于第二介质层表面的栅极结构与所述衬底，能够避免所述栅极结构与衬底之间因发生介质击穿而产生漏电流。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图10是本发明实施例的半导体结构的形成过程的剖面结示意图。

请参考图3，提供衬底200，所述衬底200内具有若干沟槽201，相邻沟槽201之间的衬底200形成鳍部202，所述鳍部202的顶部具有掩膜层203。

本实施例中，所述衬底200为体衬底(BulkWafer)，所述衬底200的材料为半导体材料，所述体衬底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底，通过刻蚀所述体衬底能够形成鳍部202。所述体衬底的价格低廉，使用所述体衬底有利于降低工艺成本，而且，直接通过刻蚀所述体衬底形成鳍部202能够简化工艺。

在另一实施例中，所述衬底包括半导体基底、以及形成于所述半导体基底表面的半导体层。所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等，所述半导体基底的选择不受限制，能够选取适于工艺需求或易于集成的半导体基底。所述半导体层的材料为硅、锗、碳化硅或硅锗，所述半导体层的形成工艺为选择性外延沉积工艺，后续通过刻蚀所述半导体层以形成鳍部，所形成的鳍部的材料不受限制，能够满足特定的工艺需求，且所述半导体层的厚度能够控制，从而控制所形成的鳍部的高度。

在本实施例中，通过在所述衬底200内形成沟槽201以形成所述鳍部202，所述沟槽201的形成工艺包括：在衬底200表面形成掩膜层203，所述掩膜层203覆盖了需要形成鳍部202的衬底200表面；以所述掩膜层203为掩膜，刻蚀所述衬底200，在衬底200内形成沟槽201。

所述沟槽201的数量大于或等于2个，相邻沟槽201之间的衬底200作为鳍部202，即所述鳍部202的数量至少为1个。所述沟槽201的深度为90纳米～130纳米，由于后续在沟槽底部201的衬底200内形成第一介质层，因此后续形成鳍部202的高度为所述沟槽201的深度和所述第一介质层的厚度总和，因此所述沟槽201无需形成过深，也能够使后续高于第二介质层表面的鳍部202高度满足工艺要求。由于所述沟槽201的深度较浅，所述沟槽201的深宽比也较小，有利于后续在第一介质层表面形成第二介质层。

本实施例中，所述掩膜层203包括氮化硅层203a、以及位于所述氮化硅层203a和鳍部202表面之间的氧化硅层203b。在其他实施例中，所述掩膜层的材料还能够为氧化硅、氮化硅、氮氧化硅、无定形碳中的一种或多种组合。

本实施例中，所述掩膜层203的形成工艺为多重图形化掩膜工艺，采用所述多重图形化掩膜工艺能够在保证所形成的掩膜层203的图形尺寸精确的同时，使所形成的掩膜层203的图形尺寸缩小，有利于使所形成的鳍部202宽度、以及沟槽201宽度缩小，能够在保证所形成鳍式场效应管的性能稳定的情况下，缩小器件尺寸、提高器件集成度。

所述多重图形化工艺包括自对准多重图形化掩膜工艺、或双重曝光工艺；所述自对准多重图形化掩膜工艺包括自对准双重图形化(Self-alignedDoublePatterned，SaDP)工艺、自对准三重图形化(Self-alignedTriplePatterned)工艺、或自对准四重图形化(Self-alignedDoubleDoublePatterned，SaDDP)工艺；所述双重曝光工艺包括LELE(Litho-Etch-Litho-Etch)工艺、或LLE(Litho-Litho-Etch)工艺。

在一实施例中，所述掩膜层203的形成工艺为自对准双重图形化工艺，包括：在衬底200表面沉积牺牲膜；在所述牺牲膜表面形成图形化的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述牺牲膜直至暴露出衬底200表面为止，形成牺牲层，并去除光刻胶层；在衬底200和牺牲层表面沉积掩膜材料膜；回刻蚀所述掩膜材料膜直至暴露出牺牲层和衬底200表面为止，在牺牲层两侧的衬底200表面形成掩膜层203；在回刻蚀工艺之后，去除牺牲层。

请参考图4，以所述掩膜层203为掩膜，采用离子注入工艺在所述沟槽201底部的衬底200内注入介质离子210。

所述介质离子210能够在后续的退火工艺中，与所述衬底200的半导体材料进行反应，并形成介质材料，例如氧化硅、氧化锗、氮化硅、氮化锗、氮氧化硅或氮氧化锗等，使得具有所述介质离子210的掺杂区域后续能够形成第一介质层。所述介质离子210为氧离子、氮离子中的一种或两种。以所述衬底200的材料为硅为例当所述介质离子210为氧离子时，后续形成的第一介质层为氧化硅；当所述介质离子210为氮离子时，后续形成的第一介质层为氮化硅；当所述介质离子210为氧离子和氮离子混合时，后续形成的第一介质层为氮氧化硅。

所述离子注入工艺用于在沟槽201底部的衬底200内形成掺杂区域，所述掺杂区域经过后续的退火工艺能够形成第一介质层。所述第一介质层与后续形成的第二介质层共同作为相邻鳍部202之间的隔离结构，能够使后续形成的隔离结构厚度更厚，有利于减小后续形成于第二介质层表面的栅极结构与衬底200之间的电场，所述第二介质层与第一介质层不易击穿，避免了栅极结构与衬底200之间产生漏电流。

而且，由于所述掺杂区域的深度和垂直于衬底200表面方向的剖面图形能够由所述离子注入工艺进行控制，能够使后续所形成的第一介质层的厚度精确、边界形貌良好。而相邻第一介质层之间的衬底200后续也构成了鳍部202的一部分，因此所形成的第一介质层与鳍部202侧壁之间的接触界面质量良好，进一步保证了后续形成的隔离结构的电隔离性能。

再次，以所述掺杂区域形成第一介质层，则后续仅需在沟槽201底部表面形成第二介质层即可形成隔离结构，所述沟槽201的深度无需过大，即所述沟槽201的深宽比较小，能够保证后续形成于沟槽201内的第二介质层致密。

所述离子注入工艺的参数包括：掺杂的介质离子为氧离子、氮离子中的一种或两种混合，注入能量为0KeV～20KeV，注入剂量为1E16atom/cm²～1E17atom/cm²，注入角度垂直于衬底表面，呈90°，注入深度为0nm～50nm。本实施例中，所掺杂的介质离子为氧离子。

在本实施例中，所述介质离子210以垂直于衬底200表面的方向注入衬底200内，由于鳍部202的顶部表面具有掩膜层203，所述掩膜层203能够阻挡所述介质离子210进入鳍部202内，因此所述介质离子210能够进入沟槽底部暴露出的衬底200内，以形成掺杂区域。

请参考图5，采用退火工艺使所述介质离子210(如图4所示)与衬底200的材料进行反应，在所述沟槽201底部表面形成第一介质层204。

所述退火工艺用于使离子注入的介质离子与衬底200的半导体材料反应成为介质材料，以形成第一介质层204，所述第一介质层204与后续形成的第二介质层共同作为相邻鳍部202之间的隔离结构，使所形成的隔离结构厚度更厚，能够有效地减少漏电流。

所述退火工艺的参数包括：气体氮气、氩气或氦气，温度为1200℃～1400℃，时间为30分钟～120分钟。

所述第一介质层204的厚度为100埃～1000埃，所述第一介质层204的厚度能够由离子注入工艺和退火工艺进行控制。所形成的第一介质层204内部致密均匀，而且与衬底200和鳍部202之间的接触界面质量良好，使所述第一介质层204的电隔离效果良好。

请参考图6，在所述沟槽201的侧壁表面、沟槽201底部的第一介质层04表面、以及掩膜层203表面形成衬垫层205。

所述衬垫层205的材料为氧化硅，所述衬垫层205的形成工艺为现场蒸气生成(ISSG，In-SituSteamGeneration)退火工艺。所述现场蒸气生成退火工艺的参数包括：温度为700℃～1200℃，气体包括氢气和氧气，氧气流量为1sccm～30sccm，氢气流量为1.5sccm～15sccm，时间为1分钟～10分钟。

采用所述现场蒸气生成退火工艺形成的衬垫层205的材料致密均匀，而且厚度均匀易控，所述衬垫层205能够在后续形成第二介质层的工艺中、以及去除掩膜层203的过程中，保护鳍部202表面。采用所述现场蒸气生成退火工艺形成衬垫层205时，不会消耗鳍部202的材料，因此能够避免所述鳍部202的形貌受到损伤，保证了鳍部202的尺寸精确均一。此外，所述衬垫层205还能够在后续形成第二介质层的工艺中，防止第二介质层的材料向鳍部202内扩散，以保证鳍部202的性能稳定。

请参考图7，在沟槽201(如图6所示)内的第一介质层204表面和掩膜层203表面形成填充满沟槽201的第二介质膜206。

所述第二介质膜206的材料为氧化硅，所述第二介质膜206的形成工艺为流体化学气相沉积工艺(FCVD，FlowableChemicalVaporDeposition)。所述流体化学气相沉积工艺的参数包括：沉积气体包括前驱物为硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷中、三甲硅烷基胺(TSA)、二甲硅烷基胺(DSA)的一种，还可以为其他硅烷胺及其衍生物等作为反应前驱物；沉积气体还包括含氮气体和含氢气体的混合气体，例如氮气、氢气、氨气中的一种或几种；沉积气体还包括含氧气体，NO、N₂O、NO₂、O₃、O₂、H₂O、H₂O₂中的一种或几种；所述前驱物的流量为以1sccm～5000sccm，而氮气体、含氢气体或含氧气体的流量为1sccm～1000sccm，反应压力为0.1T～10T；此外，在沉积反应腔内还可以通入Ar、He、Xe等惰性气体，所述惰性气体流速为1sccm～50000sccm；在所述沉积工艺过程中，所述衬底200的温度小于200摄氏度，大于室温。

所述流体化学气相沉积工艺中，首先使在第一介质层204、鳍部202和掩膜层203表面形成的含硅前驱体为流体状态，因此所述含硅前驱体易于流入沟槽201内部，之后经过氧气气氛的退火工艺，能够使所述含硅前驱体固化成为氧化硅；所述氧气气氛退火的时间为0.5h～2h，温度为500摄氏度～1200摄氏度。所形成的第二介质膜206均匀致密，以所述第二介质膜206形成的第二介质层电隔离性能良好。

请参考图8，平坦化所述第二介质膜206(如图7所示)直至暴露出掩膜层203为止，在沟槽201(如图6所示)底部的第一介质层204表面形成第二介质层206a。

所述平坦化工艺用于去除高于掩膜层203表面的第二介质膜206，使所述第二介质膜206的表面平坦，以保证后续刻蚀形成的第二介质层表面平坦。在本实施例中，所述平坦化工艺为化学机械抛光工艺，抛光后的第二介质层206a表面与掩膜层203的表面齐平，所述掩膜层203在所述抛光工艺中用于保护鳍部202的顶部表面。在其他实施例中，所述平坦化工艺还能够为回刻蚀工艺。

请参考图9，在平坦化所述第二介质膜206(如图7所示)之后，去除所述掩膜层203(如图8所示)。

在本实施例中，在回刻蚀所述第二介质层206a之前，去除所述掩膜层203，而且，由于所述掩膜层203包括氮化硅层203a和氧化硅层203b，所述去除掩膜层203的工艺用于去除所述氮化硅层203a，而所述氧化硅层203b在后续回刻蚀第二介质层206a时被去除。在其他实施例中，还能够在后续回刻蚀第二介质层206a之后，去除所述掩膜层203。

去除所述掩膜层203的工艺为湿法刻蚀工艺，本实施例中，所述湿法刻蚀工艺用于去除氮化硅层203a和氧化硅层203b，刻蚀液为氢氟酸溶液和磷酸溶液，其中，所述氢氟酸溶液用于去除氧化硅层203b，所述磷酸用于去除氮化硅层203a。所述氢氟酸溶液中，水和氢氟酸的体积比为50:1～100:1，氢氟酸的浓度小于49％，所述磷酸溶液的质量百分比浓度为85％。由于所述氢氟酸溶液的浓度较低，在刻蚀所述氧化硅层203b时，对第二介质层206a的损伤较小，则后续回刻蚀第二介质层206a之后，第二介质层的厚度更为精确可控。而且，由于所述湿法刻蚀工艺对于氮化硅和氧化硅的选择性较大，在去除所述氮化硅层203a时，所述鳍部202顶部表面具有氧化硅层203b进行保护，避免了所述鳍部202顶部表面受到损伤。

请参考图10，在去除所述掩膜层203之后，回刻蚀所述第二介质层206a(如图9所示)，直至所述第二介质层206b的表面低于鳍部202的顶部表面为止。

所述回刻蚀工艺为远端等离子体化学干法刻蚀工艺(SiCONI)，包括：刻蚀气体包括NF₃和NH₃，NF₃与NH₃的流量比为1:20～5:1，刻蚀温度为40摄氏度～80摄氏度，压强为0.5托～50托，功率小于100瓦，频率小于100千赫兹。

所述远端等离子体化学干法刻蚀工艺是一种各向同性的刻蚀工艺，对鳍部202的表面损伤小，在经过回刻蚀工艺之后，能够保证所述鳍部202的侧壁和顶部表面形貌良好、损伤较少，以此保证鳍部202的特征尺寸(CD，CriticalDimension)精确均一。

经过所述回刻蚀工艺之后，所述第二介质层206b的厚度为2500埃～5000埃，所述第二介质层206b与第一介质层204共同作为相邻鳍部202之间的隔离结构，因此所述隔离结构的厚度较厚，使得后续形成于第二介质层206b表面的栅极结构与衬底200之间的电场减小，所述隔离结构难以被击穿，因此减少了栅极结构与衬底200之间的漏电流，后续所形成的鳍式场效应晶体管的性能改善。

需要说明的是，在回刻蚀所述第二介质层206a之后，在第二介质层206b表面、以及鳍部202的侧壁和顶部表面形成横跨于所述鳍部202的栅极结构，在所述栅极结构两侧的鳍部202内形成源区和漏区，从而形成鳍式场效应晶体管。

所述栅极结构包括：位于第二介质层206b表面、以及鳍部202的侧壁和底部表面的栅介质层，位于栅介质层表面的栅极层，以及位于栅极层和栅介质层侧壁表面的侧墙。

所述栅极结构的形成工艺包括：在第二介质层206b表面、以及鳍部202的侧壁和顶部表面形成栅介质膜；在所述栅介质膜表面形成栅极膜；刻蚀部分栅极膜和栅介质膜，直至暴露出第二介质层206b表面、以及鳍部202的侧壁和顶部表面，形成栅极层和栅介质层；在所述栅极层和栅介质层的侧壁表面形成侧墙。

在一实施例中，所述栅介质膜的材料为氧化硅，所述栅极膜的材料为多晶硅，所述栅介质膜和栅极薄膜的形成工艺为化学气相沉积工艺。所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，所述侧墙的形成工艺包括：在所述栅极层、栅介质层和鳍部202表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出栅极层表面、以及鳍部202的侧壁和顶部表面，在栅极层和栅介质层两侧的鳍部202侧壁和顶部表面形成侧墙。

在另一实施例中，所需形成的栅极结构为高K金属栅极(HKMG)结构，则所述栅极结构的形成工艺为后栅工艺(GateLast)。首先在第二介质层206b表面、以及鳍部202的侧壁和顶部表面沉积伪栅极膜，所述伪栅极膜的材料为多晶硅；刻蚀部分伪栅极膜，直至暴露出第二介质层206b表面、以及鳍部202的侧壁和顶部表面，形成伪栅极层，所述伪栅极层横跨于鳍部202的侧壁和顶部表面；在所述伪栅极层两侧的第二介质层206b表面、以及鳍部202的侧壁和顶部表面形成侧墙；在形成侧墙之后，在第二介质层206b表面、鳍部202的侧壁和顶部表面形成第三介质层，所述介质层的表面与伪栅极层的表面齐平；去除伪栅极层，在第三介质层内形成开口；在所述开口内形成高K栅介质层，在高K介质层表面的金属栅极层。

本实施例中，通过在沟槽底部的衬底内注入介质离子，并通过退火使介质离子与衬底的材料反应生成第一介质层，则所形成的第一介质层位于相邻鳍部之间的沟槽底部。之后，在所述沟槽底部的第一介质层表面形成第二介质层，所述第二介质层与第一介质层共同作为相邻鳍部之间的隔离结构，因此所述隔离结构具有较大的厚度，使得后续形成于第二介质层表面的栅极结构与衬底之间的电场减小，使所述栅极结构与衬底之间不易发生击穿，避免了所述栅极结构与衬底之间产生漏电流，则所形成的鳍式场效应管的性能稳定。

其次，通过离子注入工艺在沟槽底部注入介质离子，并通过退火工艺形成第一介质层，则所述第一介质层垂直于衬底表面的剖面图形能够由所述离子注入工艺精确控制，使所述第一介质层与鳍部之间的接触界面质量良好，所述第一介质层的剖面图形形貌精确。尤其是，所述第一介质层底部到侧壁的转角处与所述衬底和鳍部侧壁之间的接触界面良好，因此所述第一介质层具有良好的电隔离能力。

再次，由于所述鳍部的总高度等于所述鳍部高于第二介质层表面的高度、以及第二介质层的厚度总和，因此所述鳍部的总高度能够得以减小，即所形成的沟槽深度能够减小，所述沟槽的深宽比减小，使得所述第二介质层容易形成于沟槽底部，且所形成的第二介质层质量较好、内部致密。因此所述第二介质层和第一介质层的电隔离性能良好。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底内具有若干沟槽，相邻沟槽之间的衬底形成鳍部，所述鳍部的顶部具有掩膜层；

以所述掩膜层为掩膜，采用离子注入工艺在所述沟槽底部的衬底内注入介质离子；

采用退火工艺使所述介质离子与衬底的材料进行反应，在所述沟槽底部表面形成第一介质层；

在所述沟槽底部的第一介质层表面形成第二介质层，所述第二介质层的表面低于所述鳍部的顶部表面。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的参数包括：掺杂离子为氧离子，注入能量为0KeV～20KeV，注入剂量为1E16atom/cm²～1E17atom/cm²，注入角度垂直于衬底表面、为90°，注入深度为0nm～50nm。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火工艺的参数包括：气体氮气、氩气或氦气，温度为1200℃～1400℃，时间为30分钟～120分钟。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二介质层的形成方法包括：在沟槽内的第一介质层表面和掩膜层表面形成填充满沟槽的第二介质膜；平坦化所述第二介质膜直至暴露出掩膜层为止，在沟槽内形成第二介质层；回刻蚀所述第二介质层，直至所述第二介质层的表面低于鳍部的顶部表面为止。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二介质膜的材料为氧化硅，所述第二介质膜的形成工艺为流体化学气相沉积工艺。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，在回刻蚀所述第二介质层之前，去除所述掩膜层。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，去除所述掩膜层的工艺为湿法刻蚀工艺，刻蚀液为氢氟酸溶液和磷酸溶液，所述氢氟酸溶液中，水和氢氟酸的体积比为50:1～100:1，氢氟酸的浓度小于49％，所述磷酸溶液的质量百分比浓度为85％。

8.如权利要求4所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第二介质膜之前，在所述沟槽的侧壁表面、沟槽底部的第一介质层表面、以及掩膜层表面形成衬垫层，所述第二介质膜形成于所述衬垫层表面。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述衬垫层的材料为氧化硅，所述衬垫层的形成工艺为现场蒸气生成退火工艺。

10.如权利要求4所述的半导体结构的形成方法，其特征在于，所述回刻蚀工艺为远端等离子体化学干法刻蚀工艺，包括：刻蚀气体包括NF₃和NH₃，NF₃与NH₃的流量比为1:20～5:1，刻蚀温度为40摄氏度～80摄氏度，压强为0.5托～50托，功率小于100瓦，频率小于100千赫兹。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层包括氮化硅层。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述掩膜层还包括位于所述氮化硅层和鳍部表面之间的氧化硅层。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沟槽的形成工艺包括：在衬底表面形成掩膜层，所述掩膜层覆盖了需要形成鳍部的衬底表面；以所述掩膜层为掩膜，刻蚀所述衬底，在衬底内形成沟槽。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述掩膜层的形成工艺为多重图形化掩膜工艺。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沟槽的数量大于或等于2个，所述沟槽的深度为90纳米～130纳米。

16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层的厚度为100埃～1000埃，所述第二介质层的厚度为2500埃～5000埃。

17.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在第二介质层表面、以及鳍部的侧壁和顶部表面形成横跨于所述鳍部的栅极结构。

18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述栅极结构包括：位于第二介质层表面、以及鳍部的侧壁和底部表面的栅介质层，位于栅介质层表面的栅极层，以及位于栅极层和栅介质层侧壁表面的侧墙。