CN105095012A - 控制器、存储装置及控制方法 - Google Patents

控制器、存储装置及控制方法 Download PDF

Info

Publication number
CN105095012A
CN105095012A CN201410448391.3A CN201410448391A CN105095012A CN 105095012 A CN105095012 A CN 105095012A CN 201410448391 A CN201410448391 A CN 201410448391A CN 105095012 A CN105095012 A CN 105095012A
Authority
CN
China
Prior art keywords
redundant digit
data
generator polynomial
identity transformation
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410448391.3A
Other languages
English (en)
Inventor
中西广典
古桥佳奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105095012A publication Critical patent/CN105095012A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1843—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a cyclic redundancy check [CRC]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提供控制器、存储装置以及控制方法。该控制器具备：接收部，其接收数据与使用第1生成多项式对所述数据进行编码而生成的第1冗余位；编码部，其利用与所述第1生成多项式具有公因数的第2生成多项式对所述数据进行编码而生成第2冗余位；以及错误***，其通过将接收到的所述第1冗余位与使所述第2冗余位移位后得到的结果的XOR运算结果除以所述公因数，来判断向使用所述第1生成多项式的编码输入的数据与向使用所述第2生成多项式的编码输入的数据有无差异。

Description

控制器、存储装置及控制方法
技术领域
实施方式涉及控制器、存储装置及控制方法。
背景技术
在使用磁盘和/或半导体存储器等的存储装置中，对数据进行编码以使得能够检测并订正数据受到的破坏。在存储装置中，存在从主机到一次存储介质的通路和/或从一次存储介质到磁盘等非易失性的存储介质的通路等多个数据通路(datapath)。另外，有时也会使用SRAM(StaticRandomAccessMemory,静态随机存储器)和DRAM(DynamicRandomAccessMemory,动态随机存储器)等多个存储介质作为一次存储介质。在该情况下，也存在一次存储介质间的数据通路。
根据数据通路，易产生的错误的倾向和/或性质不同，因此，通常，编码的单位和/或生成多项式按数据通路而不同。因此，在使数据在介质间移动时，数据的保护方式(编码的单位和/或生成多项式)会变更。例如，假设硬盘控制器具备DRAM和SRAM，将从主机接收到的数据储存于SRAM，将从SRAM读出的数据储存于DRAM。在该情况下，在将从SRAM读出的数据储存于DRAM的过程中，针对数据的保护方式从针对储存于SRAM的数据的第1保护方式变更为针对储存于DRAM的数据的第2保护方式。
发明内容
本发明的实施方式，提供一种即使在针对数据的保护方式变更的情况下，也能够可靠地进行数据的保护的控制器、存储装置及控制方法。
本实施方式的控制器具备：接收部，其接收数据和使用第1生成多项式对数据进行编码(第1编码)而生成的第1冗余位；第1错误***，其将利用第1生成多项式对数据进行编码而生成的冗余位与发送来的第1冗余位进行比较；编码部，其利用与第1生成多项式具有公因数的第2生成多项式对数据进行编码(第2编码)而生成第2冗余位；以及错误***，其通过将接收到的第1冗余位与使第2冗余位移位后的结果的XOR运算(异或运算)结果除以公因数，来判断向第1编码输入的数据与输入至第2编码的数据有无差异。
附图说明
图1是表示第1实施方式的存储装置的构成例的框图。
图2是表示进行电路合成后的比较例的控制器的构成例的图。
图3是表示第1实施方式的保护部的构成例的框图。
图4是表示第1实施方式的通路保护部的构成例的图。
图5是表示使RB(x)移位m后得到的结果与RA(x)的XOR的图。
图6是表示第1实施方式的通路保护部中的处理顺序的一例的流程图。
图7使表示单位变换部的构成例的图。
图8是表示使用图7的构成例的单位变换部的情况下的单位变换处理顺序的一例的图。
图9是表示第2实施方式的存储装置中的单位变换部的构成例的框图。
图10是表示通路宽度在保护方式A与保护方式B不相同的情况下的单位变换处理顺序的一例的图。
具体实施方式
以下参照附图，对实施方式的控制器、存储装置及控制方法详细地进行说明。此外，本发明不被这些实施方式限定。
(第1实施方式)
图1是表示第1实施方式的存储装置的构成例的框图。如图1所示，本实施方式的存储装置1具备控制器2和磁盘3。存储装置1能够与主机4连接，在图1中示出了与主机4连接的状态。主机4例如是个人计算机、便携终端等电子设备。
此外，在此，对使用磁盘3作为存储介质的例子进行说明，但也可以使用NAND存储器等半导体存储器作为存储介质，存储装置1所具备的存储介质不限定于磁盘3。SRAM26及DRAM27也可以与控制器2的外部连接。
控制器2按照来自主机4的写入指令对向磁盘3的写入进行控制。另外，控制器2按照来自主机4的读出命令对从磁盘3的读出进行控制。控制器2具备主机I/F21、控制部22、保护部23、I/F24、25、SRAM26(第1存储部)、DRAM27(第2存储部)及磁盘I/F28。
控制器2经由I/F24向SRAM26储存从主机4接收到的数据。另外，经由I/F25向DRAM27储存经由I/F24从SRAM26读出的数据。另外，经由磁盘I/F28向磁盘3储存经由I/F25从DRAM27读出的数据。
从主机4发送的数据、储存于SRAM26的数据、储存于DRAM27的数据以及向磁盘3储存的数据分别为了保护数据而被编码。通常，在始自主机4的通信路径、SRAM26、DRAM27、磁盘3中产生的错误的倾向和/或性质不同。因此，在数据移动时，有时数据的保护方式(编码的单位和/或生成多项式)在中途变更。
例如，设为储存于DRAM27的数据通过第1保护方式被编码，储存于磁盘3的数据通过第2保护方式被编码。该情况下，在控制器2从DRAM27读出数据并向磁盘3储存时，保护方式在中途从第1保护方式向第2保护方式变更。这样，在保护方式在中途变更的情况下，优选，使通过第1保护方式保护的区间与通过第2保护方式保护的区间重叠，以使得不成为保护对象的区间(区域)不存在。
为了使第1保护方式与第2保护方式重叠，可以考虑使第1保护方式的数据通路与第2保护方式的数据通路独立的方法。例如，在分岐点，使数据通路分歧为进行第1保护方式的译码及错误检查的第1通路和进行第2保护方式的编码的第2通路。经过第2通路后的数据通过第2保护方式被编码而向磁盘3储存。在在分岐点数据有错误的情况下，通过对经过第1通路后的数据所进行的第1保护方式的译码及错误检查，检测到该错误。
然而，第1保护方式的错误检查与上述第2保护方式的编码相独立地进行。因此，直到经过第2通路后的数据被从磁盘3读出并被译码为止，不对错误进行检测。若尽快地检测出错误，则通过实施数据的再发送等，能够减少储存在磁盘3的数据含有的错误，但在该方式下，直到从磁盘3被读出并译码为止，无法对错误进行检测。
另外，在进行了电路合成的情况下，第1通路与第2通路有可能被统一了。图2是表示进行电路合成后的比较例的控制器的构成例。作为电路合成的结果，例如，始自发送部201的数据通路即通路A在第1分岐点分岐，分岐出的一方输入第1保护方式的译码的保护方式A译码部202及保护方式A检测部202。在第1分岐点分岐后的通路A进而在第2分岐点分岐，一方的数据通路成为经由接收部205而储存于保护方式B保护对象部206(例如磁盘3)的通路，另一方的数据通路成为输入进行通过第2保护方式的编码的保护方式B生成计算部204的通路。并且，设为通过第2保护方式的编码所生成的冗余位储存于磁盘3。储存于保护方式B保护对象部206的数据和冗余位在从保护方式B保护对象部206读出时，被输入保护方式B译码部207及保护方式B检测部208并进行错误检测及订正。在这种情况下，图中的由粗线表示的区间，即在第1分岐点分岐之后向磁盘3储存的区间和从在第2分岐点分岐到输入进行第2保护方式的编码的电路为止的区间不被保护。
在本实施方式中，如以下所述那样，在数据通路的中途保护方式变更的情况下，以在变更前的保护方式中使用的生成多项式和在变更后的保护方式中使用的生成多项式具有公因数的方式设定生成多项式。因此，消除因电路合成而有可能产生的不被保护的区间，并且能够迅速地检测到被输入进行变更后的编码的电路的数据所含有的错误。
以下，对本实施方式的保护方法进行说明。图3是表示保护部23的构成例的图。如图3所示，保护部23具备通路保护部231～236。通路保护部231保护数据在从主机4发送到储存于SRAM26为止和储存于SRAM26的期间不产生错误。通路保护部232保护数据在从SRAM26读出到储存于DRAM27为止和储存于DRAM27的期间不产生错误。通路保护部233保护数据在从DRAM27读出到储存于磁盘3为止和储存于磁盘3的期间不产生错误。
通路保护部234保护数据在从磁盘3读出到储存于DRAM27为止和储存于DRAM27的期间不产生错误。通路保护部235保护数据在从DRAM27读出到储存于SRAM26为止和储存于SRAM26的期间不产生错误。通路保护部236保护数据在从SRAM26读出到被主机4接收为止的这一期间不产生错误。
此外，如以上那样，通路保护部231～236按保护方式有可能变更的数据通路设置。通路保护部231～236是一例，根据实际设定的数据通路来设置通路保护部即可。例如，在从磁盘3读出的数据不经由SRAM26、DRAM27地向主机4发送的情况下，代替上述通路保护部234～236，设置用于保护数据在从磁盘3读出到被主机4接收为止的这一期间不产生错误的通路保护部。
图4是表示本实施方式的通路保护部231的构成例的图。如图4所示，本实施方式的通路保护部231具备：保护方式A译码部41、保护方式A检测部42、保护方式B编码部(编码部)43、单位变换部44、变更检测部(错误***)45以及变更错误通知部46。图4的发送部101是数据及保护方式A的输入源，在通路保护部231的情况下，发送部101(接收部)为主机I/F21。接收部102是数据及保护方式B的输出目的地，在通路保护部231的情况下，是I/F24。通路保护部232～通路保护部236也具有与通路保护部231同样的结构。但是，保护方式(编码的单位及生成多项式)根据数据通路而不同，因此，保护方式A译码部41、保护方式A检测部42、保护方式B编码部43以及单位变换部44的具体的电路结构，有可能按通路保护部231～236而不同。
在此，对本实施方式的生成多项式进行说明。在本实施方式中，为了保护数据，进行错误检测编码或纠错编码处理。另外，在本实施方式中，该编码(错误检测编码或纠错编码处理)是进行使用生成多项式的余数运算的编码。像这样，作为在编码中实施使用生成多项式的余数运算的码，例如有CRC(CyclicRedundancyCheck，循环冗余校验)码、BCH(Bose,Chandhuri,Hocquenghem)码、RS(Reed-Solomon)码等。在使用这些码的情况下，能够应用本实施方式的保护方法。在图4中，示出了使用CRC码的例子，将保护方式A的冗余位(冗余位列)表示为CRC_A，将保护方式B的冗余位表示为CRC_B，但能够应用本实施方式的码不限于CRC码。
将在保护方式A的编码中使用的生成多项式为GA(x)，将在保护方式B的编码中使用的生成多项式为GB(x)。将通过保护方式A的编码和保护方式B的编码分别对同一数据(信息位)进行编码而生成的代码字的多项式表示设为CA(x)、CB(x)。将CA(x)、CB(x)中的与信息位对应的多项式分别设为PA(x)、PB(x)，将CA(x)、CB(x)中的与冗余位对应的多项式分别设为RA(x)、RB(x)。此时，CA(x)、CB(x)能够通过以下的数学式(1)、(2)来表示。
CA(x)＝PA(x)+RA(x)…(1)
CB(x)＝PB(x)+RB(x)…(2)
在本实施方式中，保护方式B的生成多项式GB(x)生成为，与保护方式A的生成多项式GA(x)具有公因数。若将该公因数设为G0(x)，则GA(x)、GB(x)能够通过以下数学式(3)、(4)来表示。此外，gA(x)是将GA(x)除以G0(x)后的商，gA(x)是将GB(x)除以G0(x)后的商。
GA(x)＝gA(x)G0(x)…(3)
GB(x)＝gB(x)G0(x)…(4)
因此，以下的数学式(5)、(6)成立。
CA(x)＝PA(x)+RA(x)＝gA(x)G0(x)QA(x)…(5)
CB(x)＝PB(x)+RB(x)＝gB(x)G0(x)QB(x)…(6)
此外，QA(x)、QB(x)是分别将PA(x)、PB(x)除以GA(x)、GB(x)后的商。
GA(x)的次数比GB(x)的次数高，将GA(x)的次数与GB(x)的次数的差为m。信息位在CA(x)与CB(x)中相同，因此PA(x)是将PB(x)移m位后得到的，以下的数学式(7)成立。
PA(x)＝xmPB(x)…(7)
根据上述的数学式(5)、(6)、(7)，得到以下的数学式(8)。
RA(x)+xmRB(x)＝(gA(x)QA(x)+xmgB(x)QB(x))G0(x)…(8)
根据上述式(8)，将使RB(x)移m位后得到的结果与RA(x)相加后得到的(XOR后得到的)结果能够被G0(x)除尽。图5是表示使RB(x)移位m后得到的结果与RA(x)的XOR的图。图5的上段表示CA(x)，下段表示使CB(x)移m位后得到的(0补偿后得到的)结果。这样，若移m位则信息位相一致，移m位后的RB(x)与RA(x)的XOR能够被G0(x)除尽。在将使RB(x)位m移后得到的结果与RA(x)相加后得到的(XOR后得到的)结果不能被G0(x)除尽的情况下，可以考虑是输入至保护方式A的编码的数据与输入至保护方式B的编码的数据存在差异。在本实施方式中，使用该性质，检测本来应该相同的向保护方式A译码部输入的数据和向保护方式B的编码输入的数据的差异。
在保护方式A和保护方式B中，若1个代码字内的信息位长度相同，则通过用将使RB(x)移位m后得到的结果与RA(x)相加后得到的(XOR后得到的)结果除以G0(x)就能够判定有无错误。另一方面，在保护方式A和保护方式B中1个代码字内的信息位长度不同的情况下，为了使错误的检测对象的数据相一致而实施后述的单位变换处理。
接着，对通路保护部231～236的具体的处理例进行说明。在通路保护部231中，对从主机4发送的数据实施的编码成为保护方式A，在向SRAM26储存时实施的编码成为保护方式B。该情况下，保护方式A的编码在主机4实施。因此，掌握主机4在编码中使用的生成多项式，将在向SRAM26储存时实施的编码的生成多项式设定为与上述生成多项式具有公因数。
在通路保护部232中，对储存于SRAM26的数据实施了的编码成为保护方式A，在向DRAM27储存时实施的编码成为保护方式B。在通路保护部233中，对储存于DRAM27的数据实施了的编码成为保护方式A，在向磁盘3储存时实施的编码成为保护方式B。
在通路保护部234中，对储存于磁盘3的数据实施了的编码成为保护方式A，在向DRAM27储存时实施的编码成为保护方式B。在通路保护部235中，对储存于DRAM27的数据实施了的编码成为保护方式A，在向SRAM26储存时实施的编码成为保护方式B。在通路保护部236中，对储存于SRAM26的数据实施了的编码成为保护方式A，在向主机4发送时实施的编码成为保护方式B。
图6是表示本实施方式的通路保护部231中的处理步骤的一例的流程图。在此，将基于保护方式A生成的冗余位称为第1冗余位，将基于保护方式B生成的冗余位称为第2冗余位。另外，将在保护方式A中使用的生成多项式称为第1生成多项式，将在保护方式B中使用的生成多项式称为第2生成多项式。除此之外，对第1冗余位比第2冗余位短的情况进行说明。在以下的说明中，对通路保护部231的工作例进行说明，但通路保护部232～236的工作除了数据的输入源(接收源)和输出目的地(发送目的地)不同以外，与通路保护部231的工作相同。
首先，通路保护部231从主机I/F21接收数据(信息位)和使用第1生成多项式生成的第1冗余位(步骤S1)。保护方式A译码部41使用数据和第1冗余位进行译码，并且向单位变换部44及保护方式A检测部42输入第1冗余位。在此提到的译码是进行使用第1生成多项式对数据和冗余位求余数的计算，在仅输入了数据的状态下，若数据没有错误，则能够得到与对数据使用第1生成多项式进行编码的情况相同的结果。保护方式B编码部43使用第2生成多项式将数据编码而生成第2冗余位(步骤S2)。
单位变换部44使用第2冗余位和第1冗余位实施后述的单位变换处理(步骤S3)。然后，变更检测部45计算使单位变换后的第1冗余位移位后得到的结果与单位变换后的第2冗余位的XOR(步骤S4)。变更检测部45判断XOR计算结果是否被公因数除尽了(步骤S5)，在除尽了的情况下(步骤S5的是)，结束处理。在除不尽的情况下(步骤5的否)，被通知了该结果的变更错误通知部46，通知控制部22有错误(步骤S6)，结束处理。
接着，对本实施方式的单位变换处理进行说明。例如，将通路宽度设为8位，在一次传送中传送8位信息位。并且，在保护方式A中，设为相对于8位的信息位生成1位的冗余位RA(x)，在保护方式B中，设为相对于512位的信息位生成32位的冗余位RB(x)。该情况下，在保护方式A和保护方式B中每一个代码字的保护对象的信息位长度不同，在这样的状态下，无法使用上述式(8)进行错误检测。因此，如以下所述那样，对于保护方式B，实施与保护方式A的每一个代码字的保护对象的信息位长度配合的单位变换。在此，设为保护方式A的每一个代码字的保护对象的信息位长度与通路宽度一致。因此，以1个传送单位生成单位变换后的冗余位。将Di设为第i次的通路传送的数据(8位)，将Di(x)设为表示Di的多项式。此时，若将RB,1(x)设为用第2生成多项式即GB(x)对D1(x)进行编码时生成的冗余位，则以下的数学式(9)成立。
D1(x)+RB,1(x)＝GB(x)QB,1(x)…(9)
此外，将QB,i(x)设为将Di(x)除以GB(x)的情况下的商。
如数学式(9)所示，在第1次传送中，算出通过将D1(x)除以GB(x)算出的冗余位RB,1(x)。因此，保护方式B的保护对象与保护方式A的保护对象一致，所以能够将RB,1(x)作为上述数学式(8)中的RB(x)使用。
接着，将D2(x)设为第2次传送的数据(8位)，将RB,2(x)设为对D1(x)及D2(x)使用GB(x)生成的冗余位。此时，生成的代码字能够被GB(x)除尽。因此，数学式(10)成立。
x8D1(x)+D2(x)+RB,2(x)＝GB(x)QB,2(x)…(10)
若从数学式(9)、(10)中消去D1(x)，则成为以下的数学式(11)。
D2(x)+x8RB,1(x)+RB,2(x)＝(x8QB,1(x)+QB,2(x))GB(x)…(11)
因此，数学式(11)的左边能够被GB(x)除尽。左边的第1项是第2次传送的信息位，与保护方式A的保护对象一致。左边的第2项由于使32位的冗余位移动8位所以是40(＝32+8)位，但根据有限域和生成多项式的性质，与将该项除以GB(x)得到的结果相同。因此，左边的第2项成为将使前一次传送中生成的冗余位RB,1(x)移动8位后得到的结果除以GB(x)时的余数。即，左边的第2项成为使用GB(x)对使RB,1(x)移动8位后得到的结果进行编码后得到的结果。因此，与第2次传送的D2(x)对应的保护方式B的冗余位R’B,2(x)，成为使用GB(x)对使在前一次传送中生成的冗余位RB,1(x)移动8位后得到的结果进行编码后得到的结果、与第2次传送中生成的冗余位RB,2(x)的XOR。
在第3次以后的传送中，若将传送次数设为i，则对于第(i-1)次传送、第i次传送，以下的数学式(12)、(13)分别成立。
x8(i-2)D1(x)+…+x8Di-2(x)+Di-1(x)+RB,i-1(x)＝GB(x)QB,i-1(x)…(12)
x8(i-1)D1(x)+…+x8Di-1(x)+Di(x)+RB,i(x)＝GB(x)QB,i(x)…(13)
根据式(12)、(13)，以下的数学式(14)成立。
Di(x)+x8RB,i-1(x)+RB,i(x)＝(x8QB,i-1(x)+QB,i(x))GB(x)…(14)
因此，与第i号传送时输入的Di(x)对应的保护方式B的冗余位R’B,i(x)成为，使用GB(x)对使前一次传送中生成的冗余位RB,i-1(x)移动8位后得到的结果进行编码后得到的结果、与第i次传送中生成的冗余位RB,i(x)的XOR。
对用于实现上述的单位变换的单位变换部44的构成例进行说明。图7是表示单位变换部44的构成例的图。在图7的例子中，将通路宽度设为8位，在保护方式A中，相对于8位的信息位生成作为冗余位RA(x)的1位的奇偶校验位，在保护方式B中，相对于32位的信息位，生成CRC(32位)作为冗余位RB(x)。
如图7所示，单位变换部44具备XOR运算部441及移位·CRC运算部442。保护方式A的1位的奇偶校验位原封不动地输入至变更检测部45。
对于保护方式B，保护方式B编码部43每输入8位的信息位，就输出冗余位即CRC的中途运算结果。即，在第1次传送中，保护方式B编码部43向单位变换部44输出使用GB(x)对8位的D1(x)进行编码后得到的冗余位。在第2次传送中，保护方式B编码部43向单位变换部44输出使用GB(x)对8位的D1(x)及D2(x)进行编码后得到的冗余位。在第3次以后的传送中，保护方式B编码部43也向单位变换部44输出使用GB(x)对8位的D1(x)、D2(x)、…以及Di(x)进行编码后得到的冗余位(在该例中为CRC)。然后，在第64次传送中，保护方式B编码部43向单位变换部44输出使用GB(x)对8位的D1(x)、D2(x)、…以及D64(x)进行编码后得到的冗余位，并且将该冗余位作为与512位相对的最终的冗余位向输出目的地(例如，I/F24)输出。
XOR运算部441将从保护方式B编码部43输入的CRC和从移位·CRC运算部442输入的后述CRC”的XOR计算结果作为CRC’向变更检测部45输出，将CRC向移位·CRC运算部442输出。此外，在图7中，示出了XOR运算部441经由移位·CRC运算部442向变更检测部45输出CRC’的例子，但是也可以直接向变更检测部45输出CRC’。移位·CRC运算部442使CRC移动8位，对移位后的CRC使用GB(x)进行编码运算(该情况下为CRC运算)，将运算结果作为CRC”向XOR运算部441输入。CRC”相当于数学式(14)中的第2项(x8RB,i-1(x))。此外，在图7中，示出了作为保护方式A生成1位的奇偶校验位，作为保护方式B使用CRC码的例子，但保护方式A、保护方式B的保护方式不限于此。在使用CRC码以外的情况下，在移位·CRC运算部442，在移位之后，实施与保护方式B编码部43中的编码相同的编码即可。另外，在此，将通路宽度设为8位，但通路宽度不限于8位。如果通路宽度与保护方式A中的编码单位的信息位数相同，则在通路宽度为8位以外的情况下，也能够通过与图7相同的结构实现单位变换。移位·CRC运算部442实施与通路宽度相当的量的移位即可。
图8是表示使用图7的构成例的单位变换部44的情况下的单位变换处理步骤的一例的图。首先，保护方式B编码部43设定为i＝1(步骤S11)。将8位的数据Di传送至保护方式B编码部43(步骤S12)。保护方式B编码部43使用第2生成多项式GB(x)生成与从D1到Di为止的数据(信息位)对应的冗余位RB,i(步骤S13)。单位变换部44的XOR运算部441对RB,i和前一次传送时生成的R”B,i-1(＝x8RB,i-1)进行XOR，生成与Di对应的冗余位R’B,i(步骤S14)。
移位·CRC运算部442使RB,i移位，使用第2生成多项式GB(x)对移位后得到的结果进行编码而生成R”B,i，并向XOR运算部441输入(步骤S15)。该R”B,i在下次传送时的步骤S14中，用作前一次传送时生成的R”B,i-1。
然后，单位变换部44向变更检测部45输入使用第1生成多项式GA(x)生成的、与Di对应的冗余位RA,i和在步骤S14中生成的R’B,i(步骤S16)。保护方式B编码部43判断是否i＝N(步骤S17)。N是保护方式B的编码单位中的冗余位长度除以通路宽度后得到的数值。在不是i＝N的情况下(步骤S17的否)，使i＝i+1(步骤S18)，返回步骤S12。在i＝N的情况下(步骤S17的是)，保护方式B编码部43将RB,N输出至作为输出目的地的接收部102，结束处理。由此，保护方式B的一个代码字量的单位变换结束。
变更检测部45使用RA,i、R’B,i分别作为RA、RB，计算上述的数学式(8)的左边，基于计算得到的结果是否能够被G0(x)除尽来判断有无错误。
此外，在保护方式A和保护方式B中编码单位的信息位长度相同的情况下，通路保护部231～236也可以不具备单位变换部44。另外，在保护方式B的编码单位的信息位长度比保护方式A短的情况下，不在保护方式B侧而是在保护方式A侧具备XOR运算部441及移位·CRC运算部442即可。
如以上那样，在本实施方式中，在对数据的保护方式从保护方式A向保护方式B变更的情况下，设定生成多项式以使得在保护方式A中使用的生成多项式与在保护方式B中使用的生成多项式具有公因数。因此，消除了不被保护的区间，且能够迅速地检测向进行变更后的编码的电路输入的数据所含有的错误。另外，在保护方式A和保护方式B中编码单位的信息位长度不相同的情况下，实施以配合保护方式A的保护对象的信息位的单位来生成冗余位的单位变换处理。因此，即使在保护方式A和保护方式B中编码单位的信息位长度不相同的情况下，也能够得到上述的效果。
(第2实施方式)
图9是表示第2实施方式的存储装置中的单位变换部44a的构成例的框图。本实施方式的存储装置除了将通路保护部231～236的单位变换部44替换为单位变换部44a以外，与第1实施方式的存储装置1相同。以下，对与第1实施方式不同的部分进行说明。
在第1实施方式中，对通路宽度与保护方式A的编码单位的信息位长度相同的情况下的单位变换进行了说明。在本实施方式中，对保护方式A、保护方式B这两方的编码单位的信息位长度与通路宽度不同的例子进行说明。
如图9所示，单位变换部44a具备XOR运算部441、443和移位·CRC运算部442、444。XOR运算部441和移位·CRC运算部442与第1实施方式的XOR运算部441和移位·CRC运算部442相同。但是，在图9的例子中，通路宽度与第1实施方式不同，记载了通路宽度为64位的例子。此外，通路宽度不限于图9的例子。
在第1实施方式中，对于保护方式A，对已生成冗余位的例子进行了说明，但在本实施方式中，不使用最终的冗余位，而是使用每次以通路宽度进行传送的冗余位的中途计算结果。图9的保护方式A编码部103(输入侧编码部)是图4的保护方式A译码部41，保护方式B编码部104是保护方式B编码部43。
接着，对本实施方式的单位变换处理进行说明。XOR运算部443、移位·CRC运算部444对于保护方式A的冗余位分别实施与XOR运算部441、移位·CRC运算部442相同的处理。将Di设为第i次传送中接收的数据(64位)。对于保护方式B，若在第1实施方式中所述的数学式(14)中将通路宽度一般化为w位，则下述的数学式(15)成立。
Di(x)+xwRB,i-1(x)+RB,i(x)＝(xwQB,i-1(x)+QB,i(x))GB(x)…(15)
对于保护方式A，同样也有以下的数学式(16)成立。RA,i(x)是第i号传送时通过保护方式A编码部103生成的冗余位的中途结果。
Di(x)+xwRA,i-1(x)+RA,i(x)＝(xwQA,i-1(x)+QA,i(x))GA(x)…(16)
因此，对于保护方式A，也只要求出使用GA(x)对使前一传送时生成的冗余位RA,i-1(x)移动w位后得到的结果进行编码后得到的结果与第i次传送生成的冗余位RA,i(x)的XOR，作为与第i号传送时输入的Di(x)对应的保护方式A的冗余位R’B,i(x)。因此，如图9所示，单位变换部44a对于保护方式A也具有与第1实施方式的保护方式B相同的结构。然后，变更检测部45使用R’A,i、R’B,i分别作为RA、RB来计算上述的数学式(8)的左边，基于计算得到的结果是否能够被G0(x)除尽来判断有无错误。
另外，在此，对通路宽度在保护方式A和保护方式B中相等的例子进行了说明，但在通路宽度在保护方式A和保护方式B中不相同的情况下，也能够应用通过变更检测部45进行的检查。在该情况下，单位变换部的构成与图9的单位变换部44a相同。在通路宽度在保护方式A和保护方式B中不相同的情况下，配合通路宽度大的一方进行检查。例如，设为保护方式A中的通路宽度为16位，保护方式B中的通路宽度为8位。在该情况下，将16位的数据作为检查的单位，保护方式B编码部104在每传送数据2次时向单位变换部44a输出冗余位的中途结果即可。
图10是表示通路宽度在保护方式A和保护方式B中不相同的情况下的单位变换处理顺序的一例的图。首先，保护方式A编码部103及保护方式B编码部104设定为i＝1(步骤S20)。此外，i是在保护方式A编码部103中每进行一次传送便进行增数、在保护方式B编码部104中每进行两次传送便进行增数的变量。16位的数据Di被传送至保护方式A编码部103(步骤S21)。使用第1生成多项式GA(x)生成与从D1到Di为止的数据(信息位)对应的冗余位RA,i(步骤S22)。单位变换部44a的XOR运算部443对RA,i与前一传送时生成的R”A,i-1进行XOR，生成与Di对应的冗余位R’A,i(步骤S23)。移位·CRC运算部444使RA,i移位，使用第1生成多项式GA(x)对移位后得到的结果进行编码而生成R”A,i，并将R”A,i向XOR运算部443输入(步骤S24)。单位变换部44a向变更检测部45输入R’A,i和后述的R’B,i(步骤S25)。
另一方面，8位的数据DFi被传送至保护方式B编码部104(步骤S28)。在此，将16位的Di被分割成两份后得到的数据设为DFi、DLi。保护方式B编码部104使用第2生成多项式GB(x)生成与从D1到Di-1为止的数据(信息位)和DFi的数据(信息位)对应的冗余位RBF,i(步骤S29)。然后，下一个8位的数据DLi被传送至保护方式B编码部104(步骤S30)。保护方式B编码部104使用第2生成多项式GB(x)生成与从D1到Di为止的数据(信息位)对应的冗余位RB,i，并向单位变换部44a输出(步骤S31)。单位变换部44a的XOR运算部441对RB,i与两次前传送时生成的R”B,i-1进行XOR，生成与Di对应的冗余位R’B,i(步骤S32)。移位·CRC运算部442使RB,i移位，使用第2生成多项式GB(x)对移位后得到的结果进行编码而生成R”B,i，并向XOR运算部441输入(步骤S33)。
步骤S25之后，保护方式A编码部103及保护方式B编码部104判断是否i＝N(步骤S26)。此外，将N例如设为将保护方式A和保护方式B的代码字长度的最小公倍数除以通路宽度后得到的值。在不是i＝N的情况下(步骤S26的否)，使i＝i+1(步骤S27)，返回步骤S21、S28。在i＝N的情况下(步骤S26的是)，结束处理。
如以上那样，在本实施方式中，对保护方式A的编码单位与通路宽度不相同的情况以及保护方式A和保护方式B中通路宽度不相同的情况下的单位变换处理进行了说明。由此，在保护方式A的编码单位与通路宽度不相同的情况以及保护方式A和保护方式B中也能够发挥与第1实施方式相同的效果。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示出的，目的不在于限定发明的范围。这些新实施方式能够以其他各种形态实施，在不脱离发明主旨的范围内，能够进行各种省略、置换、变更。这些实施方式和/或它们的变形包含于发明的范围和/或主旨，并且包含于技术方案所记载的发明及与其等同的范围。

Claims (20)

1.一种控制器，具备：
接收部，其接收数据与使用第1生成多项式对所述数据进行编码而生成的第1冗余位；
编码部，其利用与所述第1生成多项式具有公因数的第2生成多项式对所述数据进行编码而生成第2冗余位；以及
错误***，其通过将接收到的所述第1冗余位与使所述第2冗余位移位后得到的结果的XOR运算结果除以所述公因数，来判断向使用所述第1生成多项式的编码输入的数据与向使用所述第2生成多项式的编码输入的数据有无差异。
2.根据权利要求1所述的控制器，其中，
所述控制器还具备单位变换部，所述单位变换部在成为所述第1冗余位的生成的源的所述数据的大小与成为所述第2冗余位的生成的源的所述数据的大小不同的情况下，对所述第1冗余位与所述第2冗余位中的至少一方实施单位变换处理，所述单位变换处理是使成为保护对象的所述数据的大小在所述第1冗余位与所述第2冗余位中一致的处理，
所述控制器向所述错误***输入通过所述单位变换部进行的所述单位变换处理后的所述第1冗余位与所述第2冗余位。
3.根据权利要求2所述的控制器，其中，
所述编码部，在每次被输入小于成为所述第2冗余位的生成的源的所述数据的大小的、一定大小的所述数据时，向所述单位变换部输入通过与所述第2冗余位相同的编码所生成的所述第2冗余位的中途结果，
所述单位变换部，生成如下的XOR作为所述单位变换处理后的所述第2冗余位，所述XOR是所述中途结果与利用所述第2生成多项式对使前一个从所述编码部输入的所述中途结果移位后得到的结果进行编码后得到的结果的XOR。
4.根据权利要求2所述的控制器，其中，
所述控制器具备输入侧编码部，所述输入侧编码部使用所述第1生成多项式对所述数据进行编码而生成所述第1冗余位，在每次被输入小于成为所述第1冗余位的生成的源的所述数据的大小的、所述一定大小的所述数据时，向所述单位变换部输入通过与所述第1冗余位相同的编码所生成的所述第1冗余位的中途结果，
所述单位变换部，生成如下的XOR作为所述单位变换处理后的所述第1冗余位，所述XOR是从所述输入侧编码部输入的所述中途结果与利用所述第2生成多项式对使前一个从所述输入侧编码部输入的所述中途结果移位后得到的结果进行编码后得到的结果的XOR。
5.根据权利要求1所述的控制器，其中，
所述控制器具备与存储部对应的I/F，
从主机接收所述数据及所述第1冗余位，
经由所述I/F将所述第2冗余位及所述数据储存于所述存储部。
6.根据权利要求1所述的控制器，其中，
所述控制器对磁盘进行控制，
将所述第2冗余位及所述数据储存于所述磁盘。
7.根据权利要求1所述的控制器，其中，
所述控制器具备与第1存储部及第2存储部对应的第1I/F和第2I/F，
经由所述第1I/F将所述第1冗余位及所述数据储存于所述第1存储部，
经由所述第2I/F将所述第2冗余位及所述数据储存于所述第2存储部。
8.根据权利要求1所述的控制器，其中，
所述控制器还具备错误通知部，所述错误通知部在由所述错误***判断为存在差异的情况下通知存在错误。
9.一种存储装置，包括：
存储部；以及
对所述存储部进行控制的控制器，
所述控制器具备：
接收部，其接收数据和使用第1生成多项式对所述数据进行编码而生成的第1冗余位；
编码部，其利用与所述第1生成多项式具有公因数的第2生成多项式对所述数据进行编码而生成第2冗余位；以及
错误***，其通过将接收到的所述第1冗余位与使所述第2冗余位移位后得到的结果的XOR运算结果除以所述公因数，来判断向使用所述第1生成多项式的编码输入的数据与向使用所述第2生成多项式的编码输入的数据有无差异。
10.根据权利要求9所述的存储装置，其中，
所述控制器还具备单位变换部，所述单位变换部在成为所述第1冗余位的生成的源的所述数据的大小与成为所述第2冗余位的生成的源的所述数据的大小不同的情况下，对所述第1冗余位与所述第2冗余位中的至少一方实施单位变换处理，所述单位变换处理是，使成为保护对象的所述数据的大小在所述第1冗余位与所述第2冗余位中一致的处理，
所述控制器向所述错误***输入通过所述单位变换部进行的所述单位变换处理后的所述第1冗余位与所述第2冗余位。
11.根据权利要求10所述的存储装置，其中，
所述编码部，在每次被输入小于成为所述第2冗余位的生成的源的所述数据的大小的、一定大小的所述数据时，向所述单位变换部输入通过与所述第2冗余位相同的编码所生成的所述第2冗余位的中途结果，
所述单位变换部，生成如下的XOR作为所述单位变换处理后的所述第2冗余位，所述XOR是所述中途结果与利用所述第2生成多项式对使前一个从所述编码部输入的所述中途结果移位后得到的结果进行编码后得到的结果的XOR。
12.根据权利要求10所述的存储装置，其中，
所述控制器具备输入侧编码部，所述输入侧编码部使用所述第1生成多项式对所述数据进行编码而生成所述第1冗余位，在每次被输入小于成为所述第1冗余位的生成的源的所述数据的大小的、所述一定大小的所述数据时，向所述单位变换部输入通过与所述第1冗余位相同的编码所生成的所述第1冗余位的中途结果，
所述单位变换部，生成如下的XOR作为所述单位变换处理后的所述第1冗余位，所述XOR是从所述输入侧编码部输入的所述中途结果与利用所述第2生成多项式对使前一个从所述输入侧编码部输入的所述中途结果移位后得到的结果进行编码后得到的结果的XOR。
13.根据权利要求9所述的存储装置，其中，
所述控制器具备与存储部对应的I/F，
从主机接收所述数据及所述第1冗余位，
经由所述I/F将所述第2冗余位及所述数据储存于所述存储部。
14.根据权利要求9所述的存储装置，其中，
所述控制器对磁盘进行控制，
将所述第2冗余位及所述数据储存于所述磁盘。
15.根据权利要求9所述的存储装置，其中，
所述控制器具备与第1存储部和第2存储部对应的第1I/F和第2I/F，
经由所述第1I/F将所述第1冗余位及所述数据储存于所述第1存储部，
经由所述第2I/F将所述第2冗余位及所述数据储存于所述第2存储部。
16.根据权利要求9所述的控制器，其中，
所述控制器还具备错误通知部，所述通知部在由所述错误***判断为存在差异的情况下通过存在错误。
17.一种控制方法，包括如下步骤：
接收数据和使用第1生成多项式对所述数据进行编码而生成的第1冗余位的步骤；
利用与所述第1生成多项式具有公因数的第2生成多项式对所述数据进行编码而生成第2冗余位的步骤；以及
通过将接收到的所述第1冗余位与使所述第2冗余位移位后得到的结果的XOR运算结果除以所述公因数，来判断向使用所述第1生成多项式的编码输入的数据与向使用所述第2生成多项式的编码输入的数据有无差异的步骤。
18.根据权利要求17所述的控制方法，其中，
在成为所述第1冗余位的生成的源的所述数据的大小与成为所述第2冗余位的生成的源的所述数据的大小不相同的情况下，对所述第1冗余位和所述第2冗余位中的至少一方实施单位变换处理，所述单位变换处理是使成为保护对象的所述数据的大小在所述第1冗余位与所述第2冗余位相一致的处理，
通过将所述单位变换处理后的所述第1冗余位与使所述单位变换处理后的所述第2冗余位移位后的结果的XOR运算结果除以所述公因数，来判断向使用所述第1生成多项式的编码输入的数据与向使用所述第2生成多项式的编码输入的数据有无差异。
19.根据权利要求18所述的控制方法，其中，
在利用所述第2生成多项式进行的编码中，在每次被输入小于成为所述第2冗余位的生成的源的所述数据的大小的、一定大小的所述数据时，向所述单位变换处理输入通过与所述第2冗余位相同的编码所生成的所述第2冗余位的中途结果，
在所述单位变换处理中，生成如下的XOR作为所述单位变换处理后的所述第2冗余位，所述XOR是所述中途结果与利用所述第2生成多项式对使前一个从所述编码部输入的所述中途结果移位后得到的结果进行编码后得到的结果的XOR。
20.根据权利要求18所述的控制方法，其中，
使用所述第1生成多项式对所述数据进行编码而生成所述第1冗余位，在每次被输入小于成为所述第1冗余位的生成的源的所述数据的大小的、所述一定大小的所述数据时，向所述单位变换处理输入通过与所述第1冗余位相同的编码生成的所述第1冗余位的中途结果，
在所述单位变换处理中，生成如下的XOR作为所述单位变换处理后的所述第1冗余位，所述XOR是从所述输入侧编码部输入的所述中途结果与利用所述第2生成多项式对使前一个从所述输入侧编码部输入的所述中途结果移位后得到的结果进行编码后得到的结果的XOR。
CN201410448391.3A 2014-05-21 2014-09-04 控制器、存储装置及控制方法 Pending CN105095012A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462001341P 2014-05-21 2014-05-21
US62/001,341 2014-05-21

Publications (1)

Publication Number Publication Date
CN105095012A true CN105095012A (zh) 2015-11-25

Family

ID=54556144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410448391.3A Pending CN105095012A (zh) 2014-05-21 2014-09-04 控制器、存储装置及控制方法

Country Status (2)

Country Link
US (1) US20150339183A1 (zh)
CN (1) CN105095012A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108540137A (zh) * 2018-03-02 2018-09-14 江西清华泰豪三波电机有限公司 一种循环冗余校验码生成方法与装置
WO2019214265A1 (zh) * 2018-05-08 2019-11-14 华为技术有限公司 计算循环冗余校验crc编码的方法及装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991911A (en) * 1997-11-14 1999-11-23 Cirrus Logic, Inc. Concurrent generation of ECC error syndromes and CRC validation syndromes in a DVD storage device
US20040059984A1 (en) * 2002-02-22 2004-03-25 Cavanna Vicente V. Methods for computing the CRC of a message from the incremental CRCs of composite sub-messages
US20040202575A1 (en) * 2003-04-09 2004-10-14 Allington Robert W. Signal to noise ratio in chromatography
US20050114751A1 (en) * 2003-11-24 2005-05-26 Ungstad Steve J. Two input differential cyclic accumulator
US7111228B1 (en) * 2002-05-07 2006-09-19 Marvell International Ltd. System and method for performing parity checks in disk storage system
CN100347982C (zh) * 2003-09-30 2007-11-07 国际商业机器公司 为具有n块数据的消息产生循环冗余检验的方法和装置
US20090037800A1 (en) * 2007-08-01 2009-02-05 Samsung Electronics Co., Ltd. Data parallelizing receiver
CN101572112A (zh) * 2008-04-30 2009-11-04 株式会社东芝 数据变换器、信息记录器和差错检测器
US7913151B1 (en) * 2006-05-26 2011-03-22 Pmc-Sierra, Inc. Forward error correction with self-synchronous scramblers
US20130132796A1 (en) * 2011-11-21 2013-05-23 Broadcom Corporation Accelerated Cyclical Redundancy Check
US20140115420A1 (en) * 2012-10-22 2014-04-24 Jeff Willey High performance interconnect link layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569188B (en) * 2001-02-07 2004-01-01 Media Tek Inc Method and apparatus for error processing in optical disk memories
CN100354967C (zh) * 2002-02-20 2007-12-12 索尼株式会社 用于记录介质的记录方法及装置、再现方法及装置、标识方法、以及数据传送方法及接收处理方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991911A (en) * 1997-11-14 1999-11-23 Cirrus Logic, Inc. Concurrent generation of ECC error syndromes and CRC validation syndromes in a DVD storage device
US20040059984A1 (en) * 2002-02-22 2004-03-25 Cavanna Vicente V. Methods for computing the CRC of a message from the incremental CRCs of composite sub-messages
US7111228B1 (en) * 2002-05-07 2006-09-19 Marvell International Ltd. System and method for performing parity checks in disk storage system
US20040202575A1 (en) * 2003-04-09 2004-10-14 Allington Robert W. Signal to noise ratio in chromatography
CN100347982C (zh) * 2003-09-30 2007-11-07 国际商业机器公司 为具有n块数据的消息产生循环冗余检验的方法和装置
US20050114751A1 (en) * 2003-11-24 2005-05-26 Ungstad Steve J. Two input differential cyclic accumulator
US7913151B1 (en) * 2006-05-26 2011-03-22 Pmc-Sierra, Inc. Forward error correction with self-synchronous scramblers
US20090037800A1 (en) * 2007-08-01 2009-02-05 Samsung Electronics Co., Ltd. Data parallelizing receiver
CN101572112A (zh) * 2008-04-30 2009-11-04 株式会社东芝 数据变换器、信息记录器和差错检测器
US20130132796A1 (en) * 2011-11-21 2013-05-23 Broadcom Corporation Accelerated Cyclical Redundancy Check
US20140115420A1 (en) * 2012-10-22 2014-04-24 Jeff Willey High performance interconnect link layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108540137A (zh) * 2018-03-02 2018-09-14 江西清华泰豪三波电机有限公司 一种循环冗余校验码生成方法与装置
CN108540137B (zh) * 2018-03-02 2021-09-03 江西清华泰豪三波电机有限公司 一种循环冗余校验码生成方法与装置
WO2019214265A1 (zh) * 2018-05-08 2019-11-14 华为技术有限公司 计算循环冗余校验crc编码的方法及装置

Also Published As

Publication number Publication date
US20150339183A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
US9128864B2 (en) Memory controller, storage device and error correction method
CN103324548A (zh) 存储器控制器
CN102934093A (zh) 用于改进固态驱动器的性能和/或可靠性的方法和***
KR20090018252A (ko) 처리량을 높이기 위하여 더블 버퍼링 구조와 파이프라이닝기법을 이용하는 디코더 및 그 디코딩 방법
US10848184B2 (en) Method for controlling storage device with aid of error correction and associated apparatus
KR20160090054A (ko) 플래시 메모리 시스템 및 그의 동작 방법
US10802912B2 (en) Semiconductor memory device and memory system having the same
CN101795175B (zh) 数据的校验处理方法及装置
WO2015043840A2 (en) Memory module communications with a host processor in multiported memory configurations
US20130124941A1 (en) Cyclic redundancy check code generating circuit, semiconductor memory device, amd method of driving semiconductor memory device
US8694850B1 (en) Fast erasure decoding for product code columns
CN109428672A (zh) 信息编译码方法和装置、信息处理***
KR101768066B1 (ko) 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치
CN105095012A (zh) 控制器、存储装置及控制方法
US20200133768A1 (en) Semiconductor memory device, controller, and memory system
RU164633U1 (ru) Устройство хранения и передачи информации с обнаружением ошибок
CN107306140A (zh) 一种gel码字结构编码和译码的方法、装置及相关设备
US20190158119A1 (en) One-sub-symbol linear repair schemes
CN102742164B (zh) 一种译码方法和译码装置
CN103151078A (zh) 一种存储器检错纠错码生成方法
US20200264951A1 (en) Memory system and method of controlling non-volatile memory
US20170288697A1 (en) Ldpc shuffle decoder with initialization circuit comprising ordered set memory
CN101803204B (zh) 纠正位串错误的方法
US20170005672A1 (en) Partial parity ecc checking mechanism with multi-bit hard and soft error correction capability
CN103346805B (zh) 一种长bch码的译码***及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151125

WD01 Invention patent application deemed withdrawn after publication