CN105051598B - 一种光学数值全加器、光学数值全加方法及装置 - Google Patents

一种光学数值全加器、光学数值全加方法及装置 Download PDF

Info

Publication number
CN105051598B
CN105051598B CN201380002719.2A CN201380002719A CN105051598B CN 105051598 B CN105051598 B CN 105051598B CN 201380002719 A CN201380002719 A CN 201380002719A CN 105051598 B CN105051598 B CN 105051598B
Authority
CN
China
Prior art keywords
signal
order carry
unit
low order
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380002719.2A
Other languages
English (en)
Other versions
CN105051598A (zh
Inventor
曹彤彤
张俪耀
刘耀达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Gaohang Intellectual Property Operation Co ltd
Haining Huangwan Town Asset Management Co ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN105051598A publication Critical patent/CN105051598A/zh
Application granted granted Critical
Publication of CN105051598B publication Critical patent/CN105051598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
    • G06E3/00—Devices not provided for in group G06E1/00, e.g. for processing analogue or hybrid data
    • G06E3/001—Analogue devices in which mathematical operations are carried out with the aid of optical or electro-optical elements
    • G06E3/005—Analogue devices in which mathematical operations are carried out with the aid of optical or electro-optical elements using electro-optical or opto-electronic means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/35—Optical coupling means having switching means
    • G02B6/354—Switching arrangements, i.e. number of input/output ports and interconnection types
    • G02B6/3544—2D constellations, i.e. with switching elements and switched beams located in a plane
    • G02B6/3546—NxM switch, i.e. a regular array of switches elements of matrix type constellation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/35—Optical coupling means having switching means
    • G02B6/354—Switching arrangements, i.e. number of input/output ports and interconnection types
    • G02B6/3544—2D constellations, i.e. with switching elements and switched beams located in a plane
    • G02B6/3548—1xN switch, i.e. one input and a selectable single output of N possible outputs
    • G02B6/3552—1x1 switch, e.g. on/off switch

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

一种光学数值全加器、光学数值全加方法及装置。其中的光学数值全加器包括：进行级联的至少两个光学全加单元，至少两个光学全加单元中的各光学全加单元包括：光输入端、用于输入待相加信号的信号输入端、至少一个低位进位信号输入端、用于输出相加结果的信号输出端、至少一个高位进位信号输出端、至少一条光波导和基于光学导向逻辑的光开关；进行级联的至少两个光学全加单元中，任一个光学全加单元的至少一个高位进位信号输出端与其下一级的光学全加单元的至少一个低位进位信号输入端相连。还公开了相应的光学数值全加方法及装置。

Description

一种光学数值全加器、光学数值全加方法及装置
技术领域
本发明涉及光学计算技术领域，尤其涉及一种光学数值全加器、光学数值全加方法及装置。
背景技术
未来不断增长的数据流量将对计算机***的数据处理能力提出更高的要求，计算机***的性能将直接关系到信息产业乃至各行各业的发展和进步。现有基于电子的计算机***依赖于集成电路技术的持续发展，处理器的计算能力不断增强。然而，随着芯片集成度的提高，芯片内的功耗急剧上升，由此引来的散热问题将制约处理器性能的进一步提升。
与电子元器件相比，基于光子的器件往往具有高带宽、低功耗、高度并行性的特点，因此已经开始了基于光子的计算机***及其基本元功能器件的研究，以打破现有计算机***的发展瓶颈。加法器在电计算中充当着极为重要的角色，除了可以对输入数据进行加法运算外，还是实现乘法器、码组转换器、累加器、计数器等器件的基础。正是因为这样，光学加法器也是光计算***中的一项重要研究内容。
如图1所示，现有的光学全加器多是利用材料的非线性效应，比如基于周期性极化铌酸锂波导的结构或者基于半导体光放大器的结构。基于这些结构的二进制光学全加器往往是由多个基本的基于非线性效应的全光开关级联而成。基于非线性效应的二进制光学全加器要利用材料的非线性效应，该结构在工作时需要一束很强的泵浦光注入到材料中才能实现开光的功能，这样会极大增加光源的制作难度和成本，同时高强度的光注入也会对***的散热提出更高的要求；且要求材料具有较强的光学非线性效应，如周期性极化铌酸锂等，并且需要特殊的加工工艺才能实现，无法在非线性效应很弱的硅材料上直接制作，因此该全加器的材料成本和制作成本都较高。
发明内容
本发明实施例提供了一种光学数值全加器、光学数值全加方法及装置，可以使器件工作时无需高强度的泵浦光注入，制作工艺与互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)工艺兼容，器件的实现难度和制作成本降低，以及使全加运算过程延迟小、运算速度快和功耗低。
第一方面，提供了一种光学数值全加器，包括：
进行级联的至少两个光学全加单元，所述至少两个光学全加单元中的各光学全加单元包括：光输入端、用于输入待相加信号的信号输入端、至少一个低位进位信号输入端、用于输出相加结果的信号输出端、至少一个高位进位信号输出端、至少一条光波导和基于光学导向逻辑的光开关；
所述进行级联的至少两个光学全加单元中，任一个光学全加单元的所述至少一个高位进位信号输出端与其下一级的光学全加单元的所述至少一个低位进位信号输入端相连。
在第一种可能的实现方式中，所述各光学全加单元还包括：光分束器、光合束器。
结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述各光学全加单元具体包括两个信号输入端，其中一个信号输入端用于输入第一待相加电信号，另一个信号输入端用于输入第二待相加电信号。
结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述第一待相加电信号和所述第二待相加电信号均为多位二进制数；
所述各光学全加单元用于按照位数从低到高的顺序，对所述第一待相加电信号和所述第二待相加电信号的每一位以及低位进位信号分别进行相加以获得相加结果和高位进位信号。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式，在第四种可能的实现方式中，所述光学数值全加器还包括：至少一个光电转换器；
所述各光学全加单元包括用于输入低位进位电信号的一个所述低位进位信号输入端、用于输出高位进位光信号的一个所述高位进位信号输出端；
所述进行级联的至少两个光学全加单元中，任一个光学全加单元的所述高位进位信号输出端与一个光电转换器的一端相连，所述光电转换器的另一端与下一级光学全加单元的所述低位进位信号输入端相连，所述光电转换器用于将所述高位进位信号输出端输出的结果转换成电信号输出至所述下一级光学全加单元的所述低位进位信号输入端。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式，在第五种可能的实现方式中，所述各光学全加单元包括分别用于输入第一低位进位光信号和第二低位进位光信号的两个所述低位进位输入端、分别用于输出第一高位进位光信号和第二高位进位光信号的两个所述高位进位输出端，所述第一低位进位光信号和第二低位进位光信号的组合表示低位进位，所述第一高位进位光信号和第二高位进位光信号的组合表示高位进位；
所述进行级联的至少两个光学全加单元中，任一个光学全加单元的输出所述第一高位进位光信号的高位进位输出端与其下一级的所述输入第一低位进位光信号的低位进位输入端相连，输出所述第二高位进位光信号的高位进位输出端与其下一级的所述输入第二低位进位光信号的低位进位输入端相连。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式，在第六种可能的实现方式中，所述光开关为微环谐振器开关或马赫曾德干涉仪MZI开关。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式，在第七种可能的实现方式中，所述至少一条光波导、光分束器、光合束器和光开关中的光学结构为硅、绝缘衬底上的硅SOI或III-V族化合物中的任一种。
第二方面，提供了一种光学数值全加方法，包括：
获取所输入的待相加信号和低位进位信号；
根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向；
根据输出光的情况获取相加结果和高位进位信号；
将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
在第一种可能的实现方式中，所述低位进位信号为电信号，所述高位进位信号为光信号；
所述将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出，包括：
将所述高位进位信号转换成电信号；
将转换成电信号的所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
结合第二方面，在第二种可能的实现方式中，所述低位进位信号包括第一低位进位光信号和第二低位进位光信号，所述高位进位信号包括第一高位进位光信号和第二高位进位光信号；
所述将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出，包括：
将所述第一高位进位信号作为所述待相加信号的下一次相加计算的第一低位进位光信号进行输出；
将所述第二高位进位信号作为所述待相加信号的下一次相加计算的第二低位进位光信号进行输出；
其中，所述第一低位进位光信号和第二低位进位光信号的组合表示低位进位，所述第一高位进位光信号和第二高位进位光信号的组合表示高位进位。
第三方面，提供了一种光学数值全加装置，包括：
第一获取单元，用于获取所输入的待相加信号和低位进位信号；
控制单元，用于根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向；
第二获取单元，用于根据输出光的情况获取相加结果和高位进位信号；
第一输出单元，用于将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
在第一种可能的实现方式中，所述低位进位信号为电信号，所述高位进位信号为光信号；
所述第一输出单元包括：
转换单元，用于将所述高位进位信号转换成电信号；
第二输出单元，用于将转换成电信号的所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
结合第三方面，在第二种可能的实现方式中，所述低位进位信号包括第一低位进位光信号和第二低位进位光信号，所述高位进位信号包括第一高位进位光信号和第二高位进位光信号；
所述第一输出单元包括：
第三输出单元，用于将所述第一高位进位信号作为所述待相加信号的下一次相加计算的第一低位进位光信号进行输出；
第四输出单元，用于将所述第二高位进位信号作为所述待相加信号的下一次相加计算的第二低位进位光信号进行输出；
其中，所述第一低位进位光信号和第二低位进位光信号的组合表示低位进位，所述第一高位进位光信号和第二高位进位光信号的组合表示高位进位。
采用本发明的一种光学数值全加器、光学数值全加方法及装置的技术方案，可以使器件工作时无需高强度的泵浦光注入，制作工艺与CMOS工艺兼容，器件的实现难度和制作成本降低，以及使全加运算过程延迟小、运算速度快和功耗低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种光学全加器的结构示意图；
图2为本发明的一种光学全加器的一个实施例的结构示意图；
图3为图2所示的二进制光学全加器中的全加单元的结构示意图；
图4为本发明中微环谐振器开关的结构示意图；
图5为图3所示的全加单元的光路结构示意图；
图6为本发明的一种光学全加器的另一个实施例的结构示意图；
图7为图6所示的光学全加器中的全加单元的结构示意图；
图8为图7所示的光全加单元的光路结构图；
图9为本发明一种光学数值全加方法的一个实施例的流程图；
图10为本发明一种光学数值全加方法的另一个实施例的流程图；
图11为本发明一种光学数值全加方法的又一个实施例的流程图；
图12为本发明一种光学数值全加装置的一个实施例的结构示意图；
图13为本发明一种光学数值全加装置的另一个实施例的结构示意图；
图14为本发明一种光学数值全加装置的又一个实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的光学数值全加器包括：进行级联的多个光学全加单元，各光学全加单元包括：光输入端、用于输入待相加信号的信号输入端、至少一个低位进位信号输入端、用于输出相加结果的信号输出端、至少一个高位进位信号输出端、多条光波导和基于光学导向逻辑的光开关；进行级联的至少两个光学全加单元中，任一个光学全加单元的高位进位信号输出端与其下一级的光学全加单元的低位进位信号输入端相连。各光学全加单元还可包括：光分束器、光合束器。各光学全加单元具体包括两个信号输入端，其中一个信号输入端用于输入第一待相加电信号，另一个信号输入端用于输入第二待相加电信号。
下面以具体的两个实施例来详细描述本发明的光学数值全加器。
图2为本发明的一种光学全加器的一个实施例的结构示意图。图2表示n个全加单元构成的级联结构，可进行n位二进制数的加法运算（设AIN与BIN分别表示n位二进制数，AIN=An…AiAi-1…A1，BIN=Bn…BiBi-1…B1），其中An Bn表示最高位，A1B1表示最低位。前一级全加单元的输出高位进位光信号经过光电转换后与后一级全加单元的输入低位进位电信号相连。SOUT=CnSn…SiSi-1…S1为该结构的输出结果，Cn表示最高位的进位项。
实现多位二进制数全加运算的核心是全加单元，本发明的全加单元是基于光学导向逻辑，对于全加器来说，输入包括待计算的两个信号和低位进位信号，输出包括运算结果信号和高位进位信号。图3为图2所示的二进制光学全加器中的全加单元的结构示意图，该全加单元可以实现1位二进制数的全加运算，真值表如表1所示。
表1图3所示的光学全加单元的真值表
Ai Bi Ci-1 Si Ci
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
输入和输出的逻辑值以电信号的电平高低或者光信号的光强来表示，其中每个信号的含义如下：
Ai、Bi：表示待计算的两个电信号，本实施例中信号的高低电平分别表示逻辑1和0；
Ci-1：表示本单元的低位进位电信号；
Si：表示本单元的计算结果，本实施例中有光（或者强光）表示1，无光（或者弱光）表示0；
Ci：表示本单元的输出高位进位光信号；
输入光：本单元的输入光源。
本发明的输入光源不用为高强度的泵浦光，可以是普通光源。
图3所示的全加单元的工作原理如下：待计算的电信号和低位进位进位信号通过调制结构与光路中的光导向逻辑开关相连接，如马赫曾德干涉仪(Mach-ZehnderInterferometer，MZI)开关，以及图4所示的微环谐振器开关等，电信号的不同输入可以控制开关的状态从而控制光波在光路中的走向，最终根据输出端中光的有无（或者光强的强弱）便可以得到判断得出运算结果信号和高位进位信号，从而实现1位二进制数的全加运算。其中每个电信号可以与多个光开关的调制结构相连，与同一电信号相连的多个光开关同步工作。
图5为图3所示的全加单元的光路结构示意图，包括若干条光波导、光分束器、光合束器、光开关及其调制结构。微环1的调制结构与待计算信号Ai相连，微环2和微环3的调制结构与待计算信号Bi相连，微环4和微环5的调制结构与低位进位信号Ci-1相连。微环谐振器光开关的结构如图4所示，包括微环谐振器及相邻的波导，微环谐振器与相邻的波导相互耦合，光从输入端波导输入后会与微环谐振器发生相互作用从而改变光波的走向。当微环谐振器处于谐振状态时，光将耦合进入微环并从下载端输出；当微环谐振器处于非谐振状态时，光将不经过微环从直通端直接输出。对于一定波长的光来说，微环的谐振状态与微环的有效折射率直接相关，因此可以采用改变波导有效折射率的方式来改变微环的谐振状态。对于硅材料来说，采用的方法包括热光效应，载流子色散效应等。利用热光效应调节是通过对微环波导进行加热或降温来改变波导的有效折射率，可以采用在波导上方加热电极的方式；载流子色散效应是另一种常见的改变硅波导有效折射率的方法，目前高速的硅基电光调制往往采用这种方式，即利用外加电信号改变硅波导中的载流子浓度从而改变硅材料的折射率。除了硅之外，利用三五族材料等的电光效应也可以实现微环光开关的功能。
值得说明的是，图5所示的全加单元的光路结构示意图仅为一种举例，根据本发明的原理，采用的其它的光路结构实现全加单元及多位数值计算的全加器都在本发明的保护范围内。
以表1所示的真值表中第6行为例描述全加单元的工作过程，Ai=1，Bi=0，Ci-1=1，假定微环谐振器在输入电信号为0时谐振，电信号为1时不谐振，则与信号Bi相连的微环处于谐振状态，其他微环处于非谐振状态。光在该结构中的传输路径如图5中箭头指向所示。光从输入端进入，经过微环1时，由于微环处于非谐振状态，光从直通端直接通过，经过分束器后分成两束，经过微环2和3时，由于微环处于谐振状态，光从下载端输出。微环4和5处于非谐振状态，光经过时，从直通端直接通过，最终输出端Si无光（或者光强弱）表示该位的运算结果为0，高位进位端Ci有光（或者光强强）表示后一级进位信号为1。因此，得到了表1所示真值表中所示的结果，实现了1位二进制数全加的功能。多个1位二进制的全加单元级联可以实现多位二进制数的加法运算。
本发明中的多条光波导、光分束器、光合束器和光开关中的光学结构为硅、绝缘衬底上的硅SOI或III-V族化合物中的任一种。
根据本发明实施例提供的一种光学数值全加器，工作时无需高强度的泵浦光注入，制作工艺与CMOS工艺兼容，器件的实现难度和制作成本降低。
图6为本发明的一种光学全加器的另一个实施例的结构示意图。与前述实施例不同的是，本实施例的全加单元中，进位信号都采用光信号表示，全加单元之间的级联无需光电转换，进一步提升了器件的性能。
图6为用于n位二进制数（An…AiAi-1…A1+Bn…BiBi-1…B1）的加法运算的级联结构，由n个全加单元的进位端级联而成。在本实施例中，进位信号由C和C*两个光信号表示，其优势在于，输入低位进位信号和输出高位进位信号都是光信号，在级联的过程中，前一级和后一级的进位信号可以直接进行级联，避免了前述实施例中的光电转换环节，降低了***的复杂度。其中，C和C*两个信号的逻辑值始终是相反的。
图7为图6所示的光学全加器中的全加单元的结构示意图。与前述实施例中的全加单元相比，该全加单元的输入和输出有所不同，具体含义如下：
Ai,Bi：待计算的两个电信号，本实施例中信号的高低电平分别表示1和0；
Si：该单元的计算结果，本例中有光（或者强光）表示1，无光（或者弱光）表示0；
Ci-1,C* i-1：前一级的进位光信号，Ci-1=1且C* i-1=0表示有进位，Ci-1=0且C*i-1=1表示无进位；
Ci,C* i：本单元输出的进位光信号，Ci=1且C* i=0表示有进位，Ci=0且C* i=1表示无进位；
输入光：本单元的输入光源。
其实现1位二进制数全加运算的真值表如表2所示：
表2图7所示的光学全加单元的真值表
Ai Bi Ci-1 C* i-1 Si Ci C* i
0 0 0 1 0 0 1
0 0 1 0 1 0 1
0 1 0 1 1 0 1
0 1 1 0 0 1 0
1 0 0 1 1 0 1
1 0 1 0 0 1 0
1 1 0 1 0 1 0
1 1 1 0 1 1 0
图8为图7所示的光全加单元的光路结构图，同样包括若干光波导、光分束器、光合束器、光开关及其调制结构等。微环谐振器1、2、3、4的调制结构与待计算电信号Ai相连，微环谐振器5、6、7、8的调制结构与待计算电信号Bi相连。以表2所示的真值表中第6行为例描述其工作过程，光在该结构中的传输路径如图8中箭头指向所示。待计算的两个电信号Ai=1，Bi=0，假定微环谐振器在输入电信号为0时谐振，电信号为1时不谐振，则与A相连的微环谐振器处于非谐振状态，与B相连的微环谐振器处于谐振状态。低位进位信号为1，则Ci-1端有强光输入，C* i-1端无强光输入。当光经过与Ai相连的微环谐振器时，从直通端直接通过，当光经过与Bi相连的微环谐振器时，从下载端输出。最终输出端Si无光（或者光强弱）表示该单元的运算结果为0，高位进位端Ci有光（或者光强强），而C* i无光（或者光强弱），表示该单元的高位进位信号为1。因此得到了如表2所示的真值表中所示的计算结果。多个1位二进制全加单元级联可以实现多位二进制数的加法运算。
值得说明的是，图8所示的全加单元的光路结构示意图仅为一种举例，根据本发明的原理，采用的其它的光路结构实现全加单元及多位数值计算的全加器都在本发明的保护范围内。
根据本发明实施例提供的一种光学数值全加器，工作时无需高强度的泵浦光注入，制作工艺与CMOS工艺兼容，器件的实现难度和制作成本降低；且全加单元之间的级联无需光电转换，降低了运算中的延迟和功耗，进一步提升了器件的性能。
图9为本发明一种光学数值全加方法的一个实施例的流程图。如图9所示，该方法包括以下步骤：
步骤S101，获取所输入的待相加信号和低位进位信号。
步骤S102，根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向。
步骤S103，根据输出光的情况获取相加结果和高位进位信号。
步骤S104，将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
获取的所输入的待相加信号一般包括两个待相加电信号，两个待相加电信号可以是多位二进制数，本实施例可以按照位数从低到高的顺序，对两个待相加电信号的每一位以及低位进位信号分别进行相加以获得相加结果和高位进位信号。
在每一位的相加过程中，可以采用如图5或如图8所示的光路结构图，基于光导向逻辑的光开关连接各条光路，待相加电信号和低位进位信号通过光开关的调制结构与光路中的光导向逻辑开关相连接，电信号的不同输入可以控制开关的状态从而控制输入光在光路中的走向，最后根据输出光的有无或者光强的强弱便可以得出相加结果和高位进位信号，将高位进位信号作为待相加信号的下一次相加计算的低位进位信号进行输出。其具体实现过程可以参考前述实施例。
根据本发明实施例的一种光学数值全加方法，计算过程基于光的导向逻辑，通过控制光的走向来实现全加运算，其延迟小、计算速度快、功耗低。
图10为本发明一种光学数值全加方法的另一个实施例的流程图。如图10所示，该方法包括以下步骤：
步骤S201，获取所输入的待相加信号和低位进位信号，所述低位进位信号为电信号。
步骤S202，根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向。
步骤S203，根据输出光的情况获取相加结果和高位进位信号，所述高位进位信号为光信号。
步骤S204，将所述高位进位信号转换成电信号。
步骤S205，将转换成电信号的所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
本实施例的步骤S201-步骤S203与前述实施例的步骤S101-步骤S103相同，本实施例中，低位进位信号为电信号，高位进位信号为光信号，步骤S204和步骤S205是对前述实施例的步骤S104的进一步的细化，由于输出的高位进位信号为光信号，由于要求将高位进位信号作为待相加信号的下一次相加计算的低位进位信号，所以在该高位进位信号作为待相加信号的下一次相加计算的低位进位信号进行输出前，需要将高位进位信号转换成电信号。其具体实现过程可以参考前述实施例中的描述。
根据本发明实施例的一种光学数值全加方法，计算过程基于光的导向逻辑，通过控制光的走向来实现全加运算，其延迟小、计算速度快、功耗低。
图11为本发明一种光学数值全加方法的又一个实施例的流程图。如图11所示，该方法包括以下步骤：
步骤S301，获取所输入的待相加信号和低位进位信号，所述低位进位信号包括第一低位进位光信号和第二低位进位光信号。
步骤S302，根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向。
步骤S303，根据输出光的情况获取相加结果和高位进位信号，所述高位进位信号包括第一高位进位光信号和第二高位进位光信号。
步骤S304，将所述第一高位进位信号作为所述待相加信号的下一次相加计算的第一低位进位光信号进行输出。
步骤S305，将所述第二高位进位信号作为所述待相加信号的下一次相加计算的第二低位进位光信号进行输出，其中，所述第一低位进位光信号和第二低位进位光信号的组合表示低位进位，所述第一高位进位光信号和第二高位进位光信号的组合表示高位进位。
与前述实施例不同的是，本实施例中，低位进位信号和高位进位信号都采用两个光信号的组合表示低位进位和高位进位，因此高位进位信号作为待相加信号的下一次相加计算的低位进位信号时，无需进行光电转换，降低了运算中的延迟和功耗，进一步提升了器件的性能。
根据本发明实施例的一种光学数值全加方法，计算过程基于光的导向逻辑，通过控制光的走向来实现全加运算，其延迟小、计算速度快、功耗低；且高位进位信号作为待相加信号的下一次相加计算的低位进位信号时，无需进行光电转换，进一步降低了运算中的延迟和功耗。
图12为本发明一种光学数值全加装置的一个实施例的结构示意图。如图12所示，该装置1000包括：
第一获取单元11，用于获取所输入的待相加信号和低位进位信号。
控制单元12，用于根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向。
第二获取单元13，用于根据输出光的情况获取相加结果和高位进位信号。
第一输出单元14，用于将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
根据本发明实施例的一种光学数值全加装置，计算过程基于光的导向逻辑，通过控制光的走向来实现全加运算，其延迟小、计算速度快、功耗低。
图13为本发明一种光学数值全加装置的另一个实施例的结构示意图。如图13所示，该装置2000包括：
第一获取单元21，用于获取所输入的待相加信号和低位进位信号，所述低位进位信号为电信号。
控制单元22，用于根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向。
第二获取单元23，用于根据输出光的情况获取相加结果和高位进位信号，所述高位进位信号为光信号。
第一输出单元24，用于将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
在本实施例中，第一输出单元24包括：转换单元241和第二输出单元242。
转换单元241，用于将所述高位进位信号转换成电信号。
第二输出单元242，用于将转换成电信号的所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
根据本发明实施例的一种光学数值全加装置，计算过程基于光的导向逻辑，通过控制光的走向来实现全加运算，其延迟小、计算速度快、功耗低。
图14为本发明一种光学数值全加装置的又一个实施例的结构示意图。如图14所示，该装置3000包括：
第一获取单元31，用于获取所输入的待相加信号和低位进位信号，所述低位进位信号包括第一低位进位光信号和第二低位进位光信号。
控制单元32，用于根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向。
第二获取单元33，用于根据输出光的情况获取相加结果和高位进位信号，所述高位进位信号包括第一高位进位光信号和第二高位进位光信号。
第一输出单元34，用于将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
在本实施例中，第一输出单元34包括：第三输出单元341和第四输出单元342。
第三输出单元341，用于将所述第一高位进位信号作为所述待相加信号的下一次相加计算的第一低位进位光信号进行输出。
第四输出单元342，用于将所述第二高位进位信号作为所述待相加信号的下一次相加计算的第二低位进位光信号进行输出；其中，所述第一低位进位光信号和第二低位进位光信号的组合表示低位进位，所述第一高位进位光信号和第二高位进位光信号的组合表示高位进位。
根据本发明实施例的一种光学数值全加装置，基于光的导向逻辑，通过控制光的走向来实现全加运算，其延迟小、计算速度快、功耗低；且高位进位信号作为待相加信号的下一次相加计算的低位进位信号时，无需进行光电转换，进一步降低了运算中的延迟和功耗。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为根据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可以用硬件实现，或固件实现，或它们的组合方式来实现。当使用软件实现时，可以将上述功能存储在计算机可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质。此外。任何连接可以适当的成为计算机可读介质。例如，如果软件是使用同轴电缆、光纤光缆、双绞线、数字用户线（DSL）或者诸如红外线、无线电和微波之类的无线技术从网站、服务器或者其他远程源传输的，那么同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所属介质的定影中。如本发明所使用的，盘（Disk）和碟（disc）包括压缩光碟（CD）、激光碟、光碟、数字通用光碟（DVD）、软盘和蓝光光碟，其中盘通常磁性的复制数据，而碟则用激光来光学的复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。
总之，以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种光学数值全加器，其特征在于，包括：
进行级联的至少两个光学全加单元，所述至少两个光学全加单元中的各光学全加单元包括：光输入端、用于输入待相加信号的信号输入端、至少一个低位进位信号输入端、用于输出相加结果的信号输出端、至少一个高位进位信号输出端、至少一条光波导和基于光学导向逻辑的光开关；
所述进行级联的至少两个光学全加单元中，任一个光学全加单元的所述至少一个高位进位信号输出端与其下一级的光学全加单元的所述至少一个低位进位信号输入端相连；
至少一个光电转换器；
所述各光学全加单元包括用于输入低位进位电信号的一个所述低位进位信号输入端、用于输出高位进位光信号的一个所述高位进位信号输出端；
所述进行级联的至少两个光学全加单元中，任一个光学全加单元的所述高位进位信号输出端与一个光电转换器的一端相连，所述光电转换器的另一端与下一级光学全加单元的所述低位进位信号输入端相连，所述光电转换器用于将所述高位进位信号输出端输出的结果转换成电信号输出至所述下一级光学全加单元的所述低位进位信号输入端。
2.如权利要求1所述的光学数值全加器，其特征在于，所述各光学全加单元还包括：光分束器、光合束器。
3.如权利要求1所述的光学数值全加器，其特征在于，所述各光学全加单元具体包括两个信号输入端，其中一个信号输入端用于输入第一待相加电信号，另一个信号输入端用于输入第二待相加电信号。
4.如权利要求3所述的光学数值全加器，其特征在于，所述第一待相加电信号和所述第二待相加电信号均为多位二进制数；
所述各光学全加单元用于按照位数从低到高的顺序，对所述第一待相加电信号和所述第二待相加电信号的每一位以及低位进位信号分别进行相加以获得相加结果和高位进位信号。
5.如权利要求1-4任意一项所述的光学数值全加器，其特征在于，所述光开关为微环谐振器开关或马赫曾德干涉仪MZI开关。
6.如权利要求1-4任意一项所述的光学数值全加器，其特征在于，所述至少一条光波导、光分束器、光合束器和光开关中的光学结构为硅、绝缘衬底上的硅SOI或III-V族化合物中的任一种。
7.一种光学数值全加器，其特征在于，包括：
进行级联的至少两个光学全加单元，所述至少两个光学全加单元中的各光学全加单元包括：光输入端、用于输入待相加信号的信号输入端、至少一个低位进位信号输入端、用于输出相加结果的信号输出端、至少一个高位进位信号输出端、至少一条光波导和基于光学导向逻辑的光开关；
所述进行级联的至少两个光学全加单元中，任一个光学全加单元的所述至少一个高位进位信号输出端与其下一级的光学全加单元的所述至少一个低位进位信号输入端相连；
所述各光学全加单元包括分别用于输入第一低位进位光信号和第二低位进位光信号的两个所述低位进位输入端、分别用于输出第一高位进位光信号和第二高位进位光信号的两个所述高位进位输出端，所述第一低位进位光信号和第二低位进位光信号的组合表示低位进位，所述第一高位进位光信号和第二高位进位光信号的组合表示高位进位；
所述进行级联的至少两个光学全加单元中，任一个光学全加单元的输出所述第一高位进位光信号的高位进位输出端与其下一级的所述输入第一低位进位光信号的低位进位输入端相连，输出所述第二高位进位光信号的高位进位输出端与其下一级的所述输入第二低位进位光信号的低位进位输入端相连。
8.如权利要求7所述的光学数值全加器，其特征在于，所述光开关为微环谐振器开关或马赫曾德干涉仪MZI开关。
9.如权利要求7或8所述的光学数值全加器，其特征在于，所述至少一条光波导、光分束器、光合束器和光开关中的光学结构为硅、绝缘衬底上的硅SOI或III-V族化合物中的任一种。
10.一种光学数值全加方法，其特征在于，包括：
获取所输入的待相加信号和低位进位信号，所述低位进位信号为电信号；
根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向；
根据输出光的情况获取相加结果和高位进位信号，所述高位进位信号为光信号；
将所述高位进位信号转换成电信号；
将转换成电信号的所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
11.一种光学数值全加方法，其特征在于，包括：
获取所输入的待相加信号和低位进位信号；
根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向；
根据输出光的情况获取相加结果和高位进位信号；
将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出；
所述低位进位信号包括第一低位进位光信号和第二低位进位光信号，所述高位进位信号包括第一高位进位光信号和第二高位进位光信号；
所述将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出，包括：
将所述第一高位进位信号作为所述待相加信号的下一次相加计算的第一低位进位光信号进行输出；
将所述第二高位进位信号作为所述待相加信号的下一次相加计算的第二低位进位光信号进行输出；
其中，所述第一低位进位光信号和第二低位进位光信号的组合表示低位进位，所述第一高位进位光信号和第二高位进位光信号的组合表示高位进位。
12.一种光学数值全加装置，其特征在于，包括：
第一获取单元，用于获取所输入的待相加信号和低位进位信号，所述低位进位信号为电信号；
控制单元，用于根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向；
第二获取单元，用于根据输出光的情况获取相加结果和高位进位信号，所述高位进位信号为光信号；
第一输出单元，用于将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出；
所述第一输出单元包括：
转换单元，用于将所述高位进位信号转换成电信号；
第二输出单元，用于将转换成电信号的所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出。
13.一种光学数值全加装置，其特征在于，包括：
第一获取单元，用于获取所输入的待相加信号和低位进位信号；
控制单元，用于根据所述待相加信号和低位进位信号，控制基于光导向逻辑的开关的状态，以控制输入光在至少一条光波导中的走向；
第二获取单元，用于根据输出光的情况获取相加结果和高位进位信号；
第一输出单元，用于将所述高位进位信号作为所述待相加信号的下一次相加计算的低位进位信号进行输出；
所述低位进位信号包括第一低位进位光信号和第二低位进位光信号，所述高位进位信号包括第一高位进位光信号和第二高位进位光信号；
所述第一输出单元包括：
第三输出单元，用于将所述第一高位进位信号作为所述待相加信号的下一次相加计算的第一低位进位光信号进行输出；
第四输出单元，用于将所述第二高位进位信号作为所述待相加信号的下一次相加计算的第二低位进位光信号进行输出；
其中，所述第一低位进位光信号和第二低位进位光信号的组合表示低位进位，所述第一高位进位光信号和第二高位进位光信号的组合表示高位进位。
CN201380002719.2A 2013-11-27 2013-11-27 一种光学数值全加器、光学数值全加方法及装置 Active CN105051598B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/087903 WO2015077929A1 (zh) 2013-11-27 2013-11-27 一种光学数值全加器、光学数值全加方法及装置

Publications (2)

Publication Number Publication Date
CN105051598A CN105051598A (zh) 2015-11-11
CN105051598B true CN105051598B (zh) 2018-05-29

Family

ID=53198180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380002719.2A Active CN105051598B (zh) 2013-11-27 2013-11-27 一种光学数值全加器、光学数值全加方法及装置

Country Status (2)

Country Link
CN (1) CN105051598B (zh)
WO (1) WO2015077929A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106444207A (zh) * 2016-10-18 2017-02-22 中国科学院半导体研究所 集成的全光开关
RU2646366C1 (ru) * 2016-12-07 2018-03-02 Частное образовательное учреждение высшего образования "ЮЖНЫЙ УНИВЕРСИТЕТ (ИУБиП)" Оптоэлектронный компромиссный сумматор
RU2682410C2 (ru) * 2017-09-07 2019-03-19 Федеральное государственное бюджетное образовательное учреждение высшего образования "Ростовский государственный экономический университет (РИНХ)" Оптоэлектронный компромиссный сумматор
CN107872740B (zh) * 2017-12-25 2023-03-28 清华大学 一种全光数据选路装置
CN111240400B (zh) * 2020-01-20 2023-10-20 光子算数(北京)科技有限责任公司 光除法模块、光子神经网络芯片、芯片***及光除法器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136530A (en) * 1990-07-26 1992-08-04 Yao Li Ultrafast digital optical signal processing using a Venn diagram based spatial encoding technique
CN1614553A (zh) * 2003-11-06 2005-05-11 国际商业机器公司 进位存储加法器及其***
CN101526715A (zh) * 2008-03-04 2009-09-09 电子科技大学 全光逻辑门
CN102081512A (zh) * 2011-01-13 2011-06-01 清华大学 光学二进制进位加法器
CN102684680A (zh) * 2012-04-25 2012-09-19 南通大学 四位三值可逆全加器
CN102902507A (zh) * 2012-10-16 2013-01-30 南京航空航天大学 基于可逆移位寄存器的四位可逆串/并行加法器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042814A (en) * 1976-06-28 1977-08-16 The United States Of America As Represented By The Secretary Of The Navy Electro-optic binary adder
JPH11231959A (ja) * 1998-02-18 1999-08-27 Yukichi Sugimura 光００カット加算器
CN102520904B (zh) * 2011-12-28 2014-07-23 中国科学院半导体研究所 基于微环谐振器的二进制光学加法器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136530A (en) * 1990-07-26 1992-08-04 Yao Li Ultrafast digital optical signal processing using a Venn diagram based spatial encoding technique
CN1614553A (zh) * 2003-11-06 2005-05-11 国际商业机器公司 进位存储加法器及其***
CN101526715A (zh) * 2008-03-04 2009-09-09 电子科技大学 全光逻辑门
CN102081512A (zh) * 2011-01-13 2011-06-01 清华大学 光学二进制进位加法器
CN102684680A (zh) * 2012-04-25 2012-09-19 南通大学 四位三值可逆全加器
CN102902507A (zh) * 2012-10-16 2013-01-30 南京航空航天大学 基于可逆移位寄存器的四位可逆串/并行加法器

Also Published As

Publication number Publication date
CN105051598A (zh) 2015-11-11
WO2015077929A1 (zh) 2015-06-04

Similar Documents

Publication Publication Date Title
CN105051598B (zh) 一种光学数值全加器、光学数值全加方法及装置
US9036954B2 (en) Optical waveguide structure
Raghuwanshi et al. Implementation of sequential logic circuits using the Mach–Zehnder interferometer structure based on electro-optic effect
Lin et al. Demonstration of optical computing logics based on binary decision diagram
CN104503184B (zh) 一种基于微环谐振器的新型4线‑2线电光优先编码器
CN102520904B (zh) 基于微环谐振器的二进制光学加法器
Law et al. Demonstration of photonic micro-ring resonator based digital bit magnitude comparator
Ramachandran et al. Design and performance analysis of all-optical cascaded adder using SOA-based MZI
CN111722451A (zh) 基于微环谐振器的硅基光学Peres门可逆逻辑器件
CN106707657A (zh) 一种基于微环谐振器的控制交换门光学逻辑器件
CN108182049B (zh) 一种基于微环谐振器的二进制光学全加器
CN110275365B (zh) 一种二进制全光四选一数据选择器
Chen et al. Compact 100GBaud driverless thin-film lithium niobate modulator on a silicon substrate
CN104238233A (zh) 基于多波长单波导多环级联结构的可重构导向逻辑器件
Feng et al. Toward High‐Speed and Energy‐Efficient Computing: A WDM‐Based Scalable On‐Chip Silicon Integrated Optical Comparator
Rakshit et al. Polarization rotation based all-optical ternary half-adder and full-adder: design and analysis using micro-ring resonator
Jadhav et al. Micro-ring resonator based all-optical Arithmetic and Logical Unit
Rakshit et al. Design of micro ring resonator based all optical adder/subtractor
JP2003107547A (ja) 半導体光増幅器を用いた全光ｘｏｒ論理素子の具現方法
Adami et al. All optical fan out able half adder circuit based on nonlinear directional coupler
Rakshit et al. All optical clocked D flip flop using single micro-ring resonator
CN104503185B (zh) 一种基于微环谐振器的二进制光学减法器
CN104678676A (zh) 一种基于微环谐振器的可逆光学逻辑器件
CN210136383U (zh) 一种二进制全光四选一数据选择器
CN207867482U (zh) 一种基于mrr的二进制全加器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191216

Address after: 314415 within huangwan town government, Jiaxing City, Zhejiang Province

Patentee after: Haining huangwan town Asset Management Co.,Ltd.

Address before: 510000 unit 2414-2416, building, No. five, No. 371, Tianhe District, Guangdong, China

Patentee before: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd.

Effective date of registration: 20191216

Address after: 510000 unit 2414-2416, building, No. five, No. 371, Tianhe District, Guangdong, China

Patentee after: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd.

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right