CN105047709A - 栅极与源漏极异面的GaN基HEMT的结构及其制作方法 - Google Patents

栅极与源漏极异面的GaN基HEMT的结构及其制作方法 Download PDF

Info

Publication number
CN105047709A
CN105047709A CN201510524897.2A CN201510524897A CN105047709A CN 105047709 A CN105047709 A CN 105047709A CN 201510524897 A CN201510524897 A CN 201510524897A CN 105047709 A CN105047709 A CN 105047709A
Authority
CN
China
Prior art keywords
grid
source
drain electrode
gan base
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510524897.2A
Other languages
English (en)
Inventor
程哲
张韵
张连
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201510524897.2A priority Critical patent/CN105047709A/zh
Publication of CN105047709A publication Critical patent/CN105047709A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41775Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了栅极与源漏极异面的GaN基HEMT(高电子迁移率晶体管)的结构与制作方法,能够降低栅极表面漏电,降低导通电阻。所述栅极与源漏极异面的GaN基HEMT,包括一个源极,一个漏极与一个栅极,其中栅极处于外延片的一面,而源漏两极处于另一面。由于栅极与源漏两极处于不同的平面,栅极表面漏电将减少,同时源漏距离可以设计的相对较小,从而减少导通电阻。本发明可以减少栅极表面漏电流,并通过缩短源漏电极间距减少正向导通电阻,从而减少GaN基HEMT在使用中的电能损耗。

Description

栅极与源漏极异面的GaN基HEMT的结构及其制作方法
技术领域
本发明属于半导体技术领域,特别涉及一种栅极与源漏极异面的GaN基异面栅极结构HEMT与其制作工艺。
背景技术
近些年来GaN基电力电子器件吸引了许多人的注意。然而GaN基HEMT的栅极漏电流一直是一个限制GaN基HEMT性能的原因。其中,由于HEMT通常为表面器件,所以表面漏电流是栅极漏电流的一个主要来源。另外,电力电子器件的正向导通电阻也是一个重要的性能参数。较低的正向导通电阻,可以有效的降低电力电子器件在使用过程中的电能损耗。由于常见的GaN基HEMT的栅极处于源漏电极,器件的源漏极间距存在着限制,难以缩短。源漏极间距与正向导通电阻成正比,所以常见GaN基HEMT的正向导通电阻存在着一个限制。
发明内容
本发明提出了本发明公开了栅极与源漏极异面的GaN基HEMT的结构。这种结构可以减少栅极表面漏电流,并通过缩短源漏电极间距减少正向导通电阻,从而减少GaN基HEMT在使用中的电能损耗。
本发明技术方案如下:
栅极与源漏极异面的GaN基HEMT结构,如图1所示,包含位于衬底上的GaN基HEMT外延结构,在所述外延结构上具有栅极、源漏极、漏电极,其中在栅极与外延结构之间存在一个介质层,在栅极上表面存在一个电镀铜衬底。此结构的主要特征为,栅极处于不同于源漏极所在平面的另一平面,可以用于实现增强型或耗尽型GaN基HEMT。
上述结构中,衬底材料可以采用蓝宝石或氮化镓;电极金属与转移衬底可以使用Ni、Al、Au、Pt、Ti、Cr、Cu或W等金属及其复合金属体系制作,电极金属俯视面积
介质层材料为Al2O3、SiO2、HfO2、HfTiO、ZrO2、SiNx、SiNO或MgO。
本发明提出了本发明公开了栅极与源漏极异面的GaN基HEMT的制作方法,包括以下步骤:
步骤1.在衬底表面外延生长GaN基HEMT外延结构;
步骤2.在势垒层上表面(外延方向为上)制作介质层;
步骤3.在介质层表面制作一个金属电极,作为栅极,并制作一个厚导电层作为转移衬底;
步骤4.在沟道层下表面(外延方向为上)制作两个电极,作为源极与漏极;
本发明提供的栅极与源漏极异面的GaN基HEMT的结构,由于栅极与源漏电极处于不同的表面,从而彻底阻断了栅极表面漏电通道。同时,由于栅极位置的改变,源漏电极可以安置的比常见HEMT更加接近,从而减少正向导通电阻。由于正向导通电阻的降低,所以这种新结构晶体管在使用时,电能损耗将相对减少。
附图说明
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明,其中:
图1是栅极与源漏极异面的GaN基HEMT结构示意图;
图2是栅极与源漏极异面的GaN基耗尽型(常开型)HEMT衬底剥离前结构示意图;
图3是栅极与源漏极异面的GaN基增强型(常关型)HEMT衬底剥离前结构示意图。
具体实施方式
栅极与源漏极异面的GaN基HEMT结构,如图1所示,包含位于衬底上的GaN基HEMT外延结构1、2,在所述外延结构上具有栅极4、源漏极6、漏电极7,其中在栅极与外延结构之间存在一个介质层3,在栅极上表面存在一个电镀铜衬底5。此结构的主要特征为,栅极处于不同于源漏极所在平面的另一平面,可以用于实现增强型或耗尽型GaN基HEMT。
衬底材料可以采用蓝宝石或氮化镓;电极金属与转移衬底可以使用Ni、Al、Au、Pt、Ti、Cr、Cu或W等金属及其复合金属体系制作,电极金属俯视面积介质层材料为Al2O3、SiO2、HfO2、HfTiO、ZrO2、SiNx、SiNO或MgO。
实施例1
以蓝宝石材料为衬底的栅极与源漏极异面的GaN基耗尽型(常开型)HEMT制作步骤如下:
步骤1.层8为蓝宝石衬底,利用金属有机化合物化学气相沉淀技术外延生长层9缓冲层、层10GaN沟道层与层11AlGaN势垒层,形成异质结。其中势垒层的铝组份可选择为26%,层10与层11为本征材料,厚度分别为3um与20nm。
步骤2.在外延片上表面(AlGaN面)制作层12介质层,可以选用低压力化学气相沉积法沉积20nmSiN。
步骤3.在介质层上制作层13栅极金属,金属可以选择Ni与Au,利用金属蒸镀技术先蒸镀20nmNi,然后再蒸镀200nmAu。
步骤4.通过衬底剥离或转移衬底技术,在层13上电镀制作层14铜衬底,并使用激光剥离技术,去除外延片下表面的层8蓝宝石衬底。在去除了蓝宝石衬底后,制作层6源极与层7漏极于层1GaN层(同图2层9)下表面(外延方向为上)。
实施例2
以氮化镓材料为衬底的栅极与源漏极异面的GaN基耗尽型(常开型)HEMT制作步骤如下:
步骤1.层8为GaN衬底,利用金属有机化合物化学气相沉淀技术外延生长层9缓冲层、层10GaN沟道层与层11AlGaN势垒层,形成异质结。其中势垒层的铝组份可选择为26%,层10与层11为本征材料,厚度分别为3um与20nm。
步骤2.在外延片上表面(AlGaN面)制作层12介质层,可以选用低压力化学气相沉积法沉积20nmSiN。
步骤3.在介质层上制作层13栅极金属,金属可以选择Ni与Au,利用金属蒸镀技术先蒸镀20nmNi,然后再蒸镀200nmAu。
步骤4.在层13上电镀制作层14铜衬底,再利用感应耦合等离子体刻蚀技术,刻蚀GaN衬底。在去除了GaN衬底后,制作层6源极与层7漏极于层1GaN层(同图2层10)下表面(外延方向为上)。
实施例3
以蓝宝石材料为衬底的栅极与源漏极异面的GaN基增强型(常关型)HEMT制作步骤如下:
步骤1.层15为蓝宝石衬底,利用金属有机化合物化学气相沉淀技术外延生长层16缓冲层、层17GaN沟道层与层18AlGaN势垒层,形成异质结。其中势垒层的铝组份可选择为26%,层17与层18为本征材料,厚度分别为3um与20nm。
步骤2.在外延片上表面(AlGaN面),利用金属有机化合物化学气相沉淀技术外延生长,进行二次外延,制作层19p型GaN层,厚度为10到300nm之间;
步骤3.在外延片上表面(AlGaN面)制作层20介质层,可以选用低压力化学气相沉积法沉积20nmSiN。
步骤4.在介质层上制作层21栅极金属,金属可以选择Ni与Au,利用金属蒸镀技术先蒸镀20nmNi,然后再蒸镀200nmAu。
步骤5.通过衬底剥离或转移衬底技术,在层21上电镀制作层22铜衬底,并使用激光剥离技术,去除外延片下表面的层8蓝宝石衬底。在去除了蓝宝石衬底后,制作层6源极与层7漏极于层1GaN层(同图3层17)下表面(外延方向为上)。
实施例4
以氮化镓材料为衬底的栅极与源漏极异面的GaN基增强型(常关型)HEMT制作步骤如下:
步骤1.层15为GaN衬底,利用金属有机化合物化学气相沉淀技术外延生长层16缓冲层、层17GaN沟道层与层18AlGaN势垒层,形成异质结。其中势垒层的铝组份可选择为26%,层17与层18为本征材料,厚度分别为3um与20nm。
步骤2.在外延片上表面(AlGaN面),利用金属有机化合物化学气相沉淀技术外延生长,进行二次外延,制作层19p型GaN层,厚度为10到300nm之间;
步骤3.在外延片上表面(AlGaN面)制作层20介质层,可以选用低压力化学气相沉积法沉积20nmSiN。
步骤4.在介质层上制作层21栅极金属,金属可以选择Ni与Au,利用金属蒸镀技术先蒸镀20nmNi,然后再蒸镀200nmAu。
步骤5.在层21上电镀制作层22铜衬底,再利用感应耦合等离子体刻蚀技术,刻蚀GaN衬底。在去除了GaN衬底后,制作层6源极与层7漏极于层1GaN层(同图2层17)下表面(外延方向为上)。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (11)

1.一种栅极与源漏极异面的GaN基HEMT的结构,包括位于衬底上的GaN基HEMT外延结构(1)、(2),在所述外延结构上具有栅极(4)、源源极(6)、漏电极(7),其中在栅极(4)与外延结构之间存在一个介质层(3),在栅极(4)上表面存在一个电镀铜衬底(5),栅极(4)处于器件的上表面,而源漏电极(6)则处于器件的下表面(外延方向为上),转移衬底处于栅极(4)的上表面,其中,栅极(4)处于不同于源漏极(6)所在平面的另一平面,可以用于实现增强型或耗尽型GaN基HEMT。
2.根据权利要求1所述的栅极与源漏极异面的GaN基HEMT的结构,其特征在于,其中所述GaN基HEMT外延结构为耗尽型HEMT结构,从下往上依次包括衬底、GaN基缓冲层、GaN基沟道层和GaN基势垒层。
3.根据权利要求1所述的栅极与源漏极异面的GaN基HEMT的结构,其特征在于,其中所述GaN基HEMT外延结构为增强型HEMT结构,从下往上依次包括衬底、GaN基缓冲层、GaN基沟道层、GaN基势垒层和p-GaN层。
4.根据权利要求1所述的栅极与源漏极异面的GaN基HEMT的结构,其特征在于,其中电极金属与转移衬底是使用Ni、Al、Au、Pt、Ti、Cr或Cu金属或其复合金属体系制作,电极金属俯视面积小于器件横截面积,厚度范围在10到3000nm之间,转移衬底厚度范围在100到400um之间。
5.根据权利要求1所述的栅极与源漏极异面的GaN基HEMT的结构,其特征在于,其中所述介质层材料为Al2O3、SiO2、HfO2、HfTiO、ZrO2、SiNx、SiNO或MgO。
6.一种如权利要求1所述的栅极与源漏极异面的GaN基HEMT的制作方法,包括如下步骤:
步骤1.在衬底表面外延生长GaN基HEMT外延结构;
步骤2.在势垒层上表面外延方向为上制作介质层;
步骤3.在介质层表面制作一个金属电极作为栅极,并制作一个厚导电层作为转移衬底;
步骤4.在沟道层下表面外延方向为上制作两个电极,作为源极与漏极,其中,栅极处于不同于源漏极所在平面的另一平面。
7.根据权利要求6所述的栅极与源漏极异面的GaN基HEMT的制作方法,其特征在于,其中所述衬底的材料为蓝宝石或氮化镓。
8.根据权利要求6所述的栅极与源漏极异面的GaN基HEMT的制作方法,其特征在于,其中所述介质层的材料为Al2O3、SiO2、HfO2、HfTiO、ZrO2、SiNx、SiNO或MgO。
9.根据权利要求6所述的栅极与源漏极异面的GaN基HEMT的制作方法,其特征在于,其中电极金属与转移衬底是使用Ni、Al、Au、Pt、Ti、Cr或Cu金属或其复合金属体系制作,电极金属俯视面积小于器件横截面积,厚度范围在10到3000nm之间,转移衬底厚度范围在100到400um之间。
10.根据权利要求6中所述的栅极与源漏极异面的GaN基HEMT的制作方法,其特征在于,其中制作源漏极之前,先制作栅极于结构的上表面,其制作方法是使用光刻工艺等方法制作掩膜后,利用金属蒸镀或溅射等方法沉积金属,并利用金属剥离工艺完成栅极制作,或者也可以先沉积金属后,制作掩膜,并利用金属刻蚀技术制作栅电极。
11.根据权利要求6中所述的栅极与源漏极异面的GaN基HEMT的制作方法,其特征在于,其中步骤4中在源漏极金属制作之前,需要对衬底与缓冲层进行处理,使得金属电极制作后,在垂直方向接近沟道层与势垒层之间的二维电子气,处理衬底与缓冲层时,是使用刻蚀技术开口,或使用转移衬底技术剥离衬底后,刻蚀缓冲层。
CN201510524897.2A 2015-08-25 2015-08-25 栅极与源漏极异面的GaN基HEMT的结构及其制作方法 Pending CN105047709A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510524897.2A CN105047709A (zh) 2015-08-25 2015-08-25 栅极与源漏极异面的GaN基HEMT的结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510524897.2A CN105047709A (zh) 2015-08-25 2015-08-25 栅极与源漏极异面的GaN基HEMT的结构及其制作方法

Publications (1)

Publication Number Publication Date
CN105047709A true CN105047709A (zh) 2015-11-11

Family

ID=54454103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510524897.2A Pending CN105047709A (zh) 2015-08-25 2015-08-25 栅极与源漏极异面的GaN基HEMT的结构及其制作方法

Country Status (1)

Country Link
CN (1) CN105047709A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032717A1 (en) * 2007-04-12 2010-02-11 Tomas Palacios Devices based on si/nitride structures
CN103227185A (zh) * 2013-04-12 2013-07-31 中国科学院合肥物质科学研究院 用于远红外通讯的栅压控制的二维电子气量子匣子
CN104600122A (zh) * 2014-12-31 2015-05-06 华南理工大学 一种GaN基薄膜晶体管结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032717A1 (en) * 2007-04-12 2010-02-11 Tomas Palacios Devices based on si/nitride structures
CN103227185A (zh) * 2013-04-12 2013-07-31 中国科学院合肥物质科学研究院 用于远红外通讯的栅压控制的二维电子气量子匣子
CN104600122A (zh) * 2014-12-31 2015-05-06 华南理工大学 一种GaN基薄膜晶体管结构及其制备方法

Similar Documents

Publication Publication Date Title
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN105845723B (zh) 增强型GaN基高电子迁移率晶体管及其制备方法
CN107393890B (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
CN105355555A (zh) 一种GaN基增强型功率电子器件及其制备方法
JP2018152583A (ja) 高電子移動度トランジスタ
CN108649071B (zh) 半导体器件及其制造方法
CN112420850B (zh) 一种半导体器件及其制备方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN104332504A (zh) 一种GaN基异质结肖特基二极管器件及其制作方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN106783945A (zh) 一种GaN基增强型电子器件的材料结构
CN110875386A (zh) 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法
CN113594233B (zh) 一种集成肖特基二极管的高压增强型hemt及其制备方法
CN104393045B (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN104465403B (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN108447788A (zh) 增强型高电子迁移率晶体管的制备方法
CN107170800A (zh) 一种复合钝化层栅场板GaN HEMT元胞结构及器件
CN106558606B (zh) 一种具有多重栅极结构的晶体管及其制备方法
CN105280694A (zh) 半导体功率元件
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151111