CN105047126A - 控制电路、阵列基板、显示面板和3d显示装置 - Google Patents

Abstract

本发明提供了一种控制电路、阵列基板、显示面板和3D显示装置，包括第一输入端～第四输入端、控制单元、第一输出端～第四输出端；第一输入端和第四输入端输入第一信号，第二输入端和第三输入端输入第二信号；控制单元用于将第一信号同步输出至第二输出端和第四输出端，将第二信号同步输出至第一输出端和第三输出端；将第一信号同步输出至第二输出端和第三输出端，将第二信号同步输出至第一输出端和第四输出端；将第一信号同步输出至第一输出端和第三输出端，将第二信号同步输出至第二输出端和第四输出端；将第一信号同步输出至第一输出端和第四输出端，将第二信号同步输出至第二输出端和第三输出端。解决了现有的3D显示屏成本较高的问题。

Description

控制电路、阵列基板、显示面板和3D显示装置

技术领域

本发明涉及发光显示技术领域，更具体地说，涉及一种控制电路、阵列基板、显示面板和3D显示装置。

背景技术

现有的3D显示屏的显示面板中，在显示2D效果时，通过图像处理***来处理图像数据信号，使得相邻行像素的图像数据信号相同；在显示常规3D效果时，通过图像处理***来处理图像数据信号，使得相邻行像素的图像数据信号不同，且相邻两行像素的图像数据信号分别为左眼图像数据信号和右眼图像数据信号；

在显示眼部跟踪的3D效果时，为达到最佳的3D显示效果，像素的数据需要根据人眼的角度和位置进行调整，实现如下四种状态：一、如图1a所示，第1行和第2行像素输入左眼数据信号L，第3行和第4行像素输入右眼数据信号R，以此类推，第M+1行和第M+2行像素输入左眼数据信号L，第M+3行和第M+4行像素输入右眼数据信号R；二、如图1b所示，第1行和第4行像素输入右眼数据信号R，第2行和第3行像素输入左眼数据信号L，以此类推，第M+1行和第M+4行像素输入右眼数据信号R，第M+2行和第M+3行像素输入左眼数据信号L；三、如图1c所示，第1行和第2行像素输入右眼数据信号R，第3行和第4行像素输入左眼数据信号L，以此类推，第M+1行和第M+2行像素输入右眼数据信号R，第M+3行和第M+4行像素输入左眼数据信号L；四、如图1d所示，第1行和第4行像素为左眼数据信号L，第2行和第3行像素为右眼数据信号R，以此类推，第M+1行和第M+4行像素为左眼数据信号L，第M+2行和第M+3行像素为右眼数据信号R。其中，M大于或等于1的整数。

现有技术中通过图像处理***对图像数据信号进行特殊处理，来实现眼部跟踪的3D效果。但是，由于图像处理***具有驱动***设计复杂、硬件成本高以及软件程序复杂等问题，因此，会导致支持眼部跟踪3D效果的3D显示屏的成本较高。

发明内容

有鉴于此，本发明提供了一种控制电路、阵列基板、显示面板和3D显示装置，以解决现有的支持眼部跟踪的3D显示屏成本较高的问题。

为实现上述目的，本发明提供如下技术方案：

一种控制电路，包括第一输入端～第四输入端、控制单元、第一输出端～第四输出端；所述第一输入端和第四输入端输入第一信号，所述第二输入端和第三输入端输入第二信号；

所述控制单元用于将所述第一信号同步输出至所述第二输出端和第四输出端，将所述第二信号同步输出至所述第一输出端和第三输出端；

或者，将所述第一信号同步输出至所述第二输出端和第三输出端，将所述第二信号同步输出至所述第一输出端和第四输出端；

或者，将所述第一信号同步输出至所述第一输出端和第三输出端，将所述第二信号同步输出至所述第二输出端和第四输出端；

或者，将所述第一信号同步输出至所述第一输出端和第四输出端，将所述第二信号同步输出至所述第二输出端和第三输出端。

一种阵列基板，包括多个栅极线组、第一栅极驱动电路、第二栅极驱动电路、驱动集成电路和多个控制电路，所述控制电路为如上任一项所述的控制电路；

所述栅极线组包括依次排列的第一栅极线、第二栅极线、第三栅极线和第四栅极线；

所述第一栅极驱动电路包括多个第一栅极驱动单元，所述第一栅极驱动单元包括第一移位寄存器和第二移位寄存器，所述第一移位寄存器与对应的所述第一栅极线连接，第二移位寄存器与对应的所述第三栅极线连接；

所述第二栅极驱动电路包括多个第二栅极驱动单元，所述第二栅极驱动单元包括第三移位寄存器和第四移位寄存器，所述第三移位寄存器与对应的所述第二栅极线连接，所述第四移位寄存器与对应的所述第四栅极线连接；

所述驱动集成电路包括多个信号线组，所述信号线组包括第一信号线和第二信号线，所述第一信号线输出第一信号，所述第二信号线输出第二信号；

每一所述控制电路对应控制一所述信号线组输出的信号；每一所述控制电路中的第一输入端和第四输入端与对应的所述第一信号线连接，第二输入端和第三输入端与对应的所述第二信号线连接；每一所述控制电路的第一输出端与所述第一移位寄存器连接，第二输出端与所述第二移位寄存器连接，所述第三输出端与所述第三移位寄存器连接，所述第四输出端与所述第四移位寄存器连接；

其中，2D显示时，所述第一信号和第二信号为相同的信号；3D显示时，所述第一信号和第二信号为不同的信号。

一种显示面板，包括如上任一项所述的阵列基板。

一种3D显示装置，包括如上所述的显示面板。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的控制电路、阵列基板、显示面板和3D显示装置，控制电路可将第一信号如左眼数据信号同步输出至两个输出端，将第二信号如右眼数据信号同步输出至另外两个输出端，并通过控制输出第一信号和第二信号输出端的不同，来使得3D显示装置中的栅极线具有4种扫描方式，进而实现眼部跟踪的4种状态。也就是说，本发明不需通过图像处理***对数据源进行特殊处理，仅通过控制该控制电路输出信号的输出端不同就能够实现眼部跟踪的4种状态，从而解决了现有的支持眼部跟踪的3D显示屏成本较高的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1a～图1d为用于3D显示屏显示眼部跟踪3D效果的4种像素状态示意图；

图2为本发明实施例一提供的控制电路的结构示意图；

图3为本发明实施例一提供的控制电路的控制单元的结构示意图；

图4为本发明实施例二提供的阵列基板的部分结构示意图；

图5为本发明实施例二提供的信号线组和移位寄存器的连接关系示意图；

图6a～图6d为本发明实施例二提供的阵列基板中各栅极线的起始扫描信号时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的实施例一提供了一种控制电路，如图2所示，该控制电路包括第一输入端IN₁、第二输入端IN₂、第三输入端IN₃、第四输入端IN₄、控制单元M、第一输出端OUT₁、第二输出端OUT₂、第三输出端OUT₃和第四输出端OUT₄，其中，第一输入端IN₁和第四输入端IN₄输入第一信号L₀，第二输入端IN₂和第三输入端IN₃输入第二信号R₀。

其中，控制单元M用于将第一信号L₀同步输出至第二输出端OUT₂和第四输出端OUT₄，将第二信号R₀同步输出至第一输出端OUT₁和第三输出端OUT₃；

或者，将第一信号L₀同步输出至第二输出端OUT₂和第三输出端OUT₃，将第二信号R₀同步输出至第一输出端OUT₁和第四输出端OUT₄；

或者，将第一信号L₀同步输出至第一输出端OUT₁和第三输出端OUT₃，将第二信号R₀同步输出至第二输出端OUT₂和第四输出端OUT₄；

或者，将第一信号L₀同步输出至第一输出端OUT₁和第四输出端OUT₄，将第二信号R₀同步输出至第二输出端OUT₂和第三输出端OUT₃。

本实施例中的控制电路可与3D显示装置中的驱动集成电路即主控芯片相连，该驱动集成电路输出的左眼数据信号作为第一信号L₀输入控制电路，驱动集成电路输出的右眼数据信号作为第二信号R₀输入控制电路，其中，左眼数据信号包括左眼图像扫描信号和时钟信号等，右眼数据信号包括右眼图像扫描信号和时钟信号等。

控制电路将左眼数据信号同步输出至两个输出端，如第二输出端OUT₂和第四输出端OUT₄，将右眼数据信号同步输出至另外两个输出端，如第一输出端OUT₁和第三输出端OUT₃，并通过控制输出左眼数据信号和右眼数据信号的同步输出端不同，来使得3D显示装置中的栅极线具有4种扫描方式，进而实现眼部跟踪的4种状态，这4种状态分别如图1a～图1d所示。后续实施例中会结合3D显示装置的具体结构对上述4种扫描方式进行详细描述，在此不再赘述。

其中，控制左眼数据信号的同步输出端不同是指可以控制左眼数据信号同步输出至第二输出端OUT₂和第四输出端OUT₄，也可以控制左眼数据信号同步输出至第二输出端OUT₂和第三输出端OUT₃；控制右眼数据信号的同步输出端不同是指可以控制右眼数据信号同步输出至第一输出端OUT₁和第三输出端OUT₃，也可以控制右眼数据信号同步输出至第一输出端OUT₁和第四输出端OUT₄。

在本发明的一个具体实施方式中，如图3所示，控制单元M包括第一开关T₁、第二开关T₂、第三开关T₃、第四开关T₄、第五开关T₅、第六开关T₆、第七开关T₇、第八开关T₈、第一控制端SW₁、第二控制端SW₂、第一反相器K₁和第二反相器K₂。

如图3所示，第一开关T₁的第一端和第二开关T₂的第一端均与第一输出端OUT₁连接，第一开关T₁的第二端与第一输入端IN₁连接，第一开关T₁的第三端与第一控制端SW₁连接，第二开关T₂的第二端与第三输入端IN₃连接，第二开关T₂的第三端通过第一反相器K₁与第一控制端SW₁连接；

第三开关T₃的第一端和第四开关T₄的第一端均与第二输出端OUT₂连接，第三开关T₃的第二端与第二输入端IN₂连接，第三开关T₃的第三端与第一控制端SW₁连接，第四开关T₄的第二端与第四输入端IN₄连接，第四开关T₄的第三端通过第一反相器K₁与第一控制端SW₁连接；

第五开关T₅的第一端和第六开关T₆的第一端均与第三输出端OUT₃连接，第五开关T₅的第二端与第一输入端IN₁连接，第五开关T₅的第三端与第二控制端SW₂连接，第六开关T₆的第二端与第三输入端IN₃连接，第六开关T₆的第三端通过第二反相器K₂与第二控制端SW₂连接；

第七开关T₇的第一端和第八开关T₈的第一端均与第四输出端OUT₄连接，第七开关T₇的第二端与第二输入端IN₂连接，第七开关T₇的第三端与第二控制端SW₂连接，第八开关T₈的第二端与第四输入端IN₄连接，第八开关T₈的第三端通过第二反相器K₂与第二控制端SW₂连接。

可选的，第一开关T₁～第八开关T₈为PMOS晶体管，或者，第一开关T₁～第八开关T₈为NMOS晶体管。基于此，第一开关T₁～第八开关T₈的第一端为漏极、第二端为源极、第三端为栅极。

本实施例中，可通过3D显示装置的驱动集成电路向第一控制端SW₁和第二控制端SW₂输入控制信号，来控制第一开关T₁～第八开关T₈的导通或关闭，当然，也可以通过单独的控制芯片来输入控制信号，本发明并不仅限于此。

若第一开关T₁～第八开关T₈为PMOS管(PositivechannelMetal-Oxide-Semiconductor，P沟道金属氧化物半导体场效应管)，则控制信号为低电平信号时，开关导通，控制信号为高电平信号时，开关关闭；若第一开关T₁～第八开关T₈为NMOS管(NegativechannelMetal-Oxide-Semiconductor，N沟道金属氧化物半导体场效应管)，则控制信号为高电平信号时，开关导通，控制信号为低电平信号时，开关关闭。

下面以第一开关T₁～第八开关T₈为PMOS管、控制信号为第一电平信号和第二电平信号，且第一电平信号为高电平信号、第二电平信号为低电平信号为例，对控制电路的工作过程进行详细描述。

当第一控制端SW₁和第二控制端SW₂输入第一电平信号即高电平信号时，高电平信号使得第一开关T₁、第三开关T₃、第五开关T₅和第七开关T₇断开；经过第一反相器K₁和第二反相器K₂的高电平信号被反相成低电平信号，反相后得到的低电平信号输入第二开关T₂、第四开关T₄、第六开关T₆和第八开关T₈后，使得第二开关T₂、第四开关T₄、第六开关T₆和第八开关T₈导通。

其中，第二开关T₂导通后可将第二信号R0输出至第一输出端OUT₁，第四开关T₄导通后可将第一信号L0输出至第二输出端OUT₂，第六开关T₆导通后可将第二信号R0输出至第三输出端OUT₃，第八开关T₈导通后可将第一信号L0输出至第四输出端OUT₄。即控制单元M可将第一信号L0同步输出至第二输出端OUT₂和第四输出端OUT₄，将第二信号R0同步输出至第一输出端OUT₁和第三输出端OUT₃。

当第一控制端SW₁输入第一电平信号即高电平信号，第二控制端SW₂输入第二电平信号即低电平信号时，高电平信号使得第一开关T₁和第三开关T₃断开，低电平信号使得第五开关T₅和第七开关T₇导通，第一反相器K₁反相后得到的低电平信号使得第二开关T₂和第四开关T₄导通，第二反相器K₂反相后得到的高电平信号使得第六开关T₆和第八开关T₈断开；

其中，导通后的第二开关T₂使得第二信号R₀输出至第一输出端OUT₁，导通后的第四开关T₄使得第一信号L₀输出至第二输出端OUT₂，导通后的第五开关T₅使得第一信号L₀输出至第三输出端OUT₃，导通后的第七开关T₇使得第二信号R₀输出至第四输出端OUT₄；即控制单元M将第一信号L₀同步输出至第二输出端OUT₂和第三输出端OUT₃，第二信号R₀同步输出至第一输出端OUT₁和第四输出端OUT₄。

同理，当第一控制端SW₁和第二控制端SW₂输入第二电平信号即低电平信号时，低电平信号使得第一开关T₁、第三开关T₃、第五开关T₅和第七开关T₇导通，第一反相器K₁和第二反相器K₂反相后得到的高电平信号使得第二开关T₂、第四开关T₄、第六开关T₆和第八开关T₈断开；

导通后的第一开关T₁使得第一信号L₀输出至第一输出端OUT₁，导通后的第三开关T₃使得第二信号R₀输出至第二输出端OUT₂，导通后的第五开关T₅使得第一信号L₀输出至第三输出端OUT₃，导通后的第七开关T₇使得第二信号R₀输出至第四输出端OUT₄；即控制单元M将第一信号L₀同步输出至第一输出端OUT₁和第三输出端OUT₃，将第二信号R₀同步输出至第二输出端OUT₂和第四输出端OUT₄。

当第一控制端SW₁输入第二电平信号即低电平信号，第二控制端SW₂输入第一电平信号即高电平信号时，高电平信号使得第五开关T₅和第七开关T₇断开，低电平信号使得第一开关T₁和第三开关T₃导通，第一反相器K₁反相后得到的高电平信号使得第二开关T₂和第四开关T₄断开，第二反相器K₂反相后得到的低电平信号使得第六开关T₆和第八开关T₈导通；

其中，导通后的第一开关T₁使得第一信号L₀输出至第一输出端OUT₁，导通后的第三开关T₃使得第二信号R₀输出至第二输出端OUT₂，导通后的第六开关T₆使得第二信号R₀输出至第三输出端OUT₃，导通后的第八开关T₈使得第一信号L₀输出至第四输出端OUT₄；即控制单元M将第一信号L₀同步输出至第一输出端OUT₁和第四输出端OUT₄，将第二信号R₀同步输出至第二输出端OUT₂和第三输出端OUT₃。

本实施例提供的控制电路，控制电路可将第一信号如左眼数据信号同步输出至两个输出端，将第二信号如右眼数据信号同步输出至另外两个输出端，并通过控制输出第一信号和第二信号同步输出端的不同，来使得3D显示装置中的栅极线具有4种扫描方式，进而实现眼部跟踪的4种状态。也就是说，本发明不需通过图像处理***对数据源进行特殊处理，仅通过控制该控制电路输出信号同步输出端的不同就能够实现眼部跟踪的4种状态，从而解决了现有的支持眼部跟踪的3D显示屏成本较高的问题。

本发明的实施例二提供了一种阵列基板，该阵列基板包括多个栅极线组、第一栅极驱动电路、第二栅极驱动电路、驱动集成电路和多个控制电路，当然，该阵列基板还包括数据线、像素电极和公共电极等，在此不再赘述。

如图4所示，栅极线组包括沿图4中箭头(即数据线的延伸方向)依次排列的第一栅极线G₁、第二栅极线G₂、第三栅极线G₃和第四栅极线G₄，且多个栅极线组沿图4中箭头依次排列。其中，栅极线与像素中的薄膜晶体管的栅极电连接，用于向对应像素提供扫描驱动信号。

第一栅极驱动电路2包括多个第一栅极驱动单元20，第一栅极驱动单元20包括第一移位寄存器201和第二移位寄存器202。第一移位寄存器201与对应的第一栅极线G₁连接，用于向对应的第一栅极线G₁输入扫描驱动信号。第二移位寄存器202与对应的第三栅极线G₃连接，用于向对应的第三栅极线G₃输入扫描驱动信号。

第二栅极驱动电路3包括多个第二栅极驱动单元30，第二栅极驱动单元30包括第三移位寄存器301和第四移位寄存器302。第三移位寄存器301与对应的第二栅极线G₂连接，用于向对应的第二栅极线G₂输入扫描驱动信号。第四移位寄存器302与对应的第四栅极线G₄连接，用于向对应的第四栅极线G₄输入扫描驱动信号。

可选的，第一栅极驱动电路2和第二栅极驱动电路3位于阵列基板的两侧，且第一栅极驱动电路2位于阵列基板的左侧，第二栅极驱动电路3位于阵列基板的右侧，但是，本发明并不仅限于此，在其他实施例中，第一栅极驱动电路2可以位于阵列基板的右侧，第二栅极驱动电路3可以位于阵列基板的左侧。

具体地，第一栅极驱动电路2中的各个第一移位寄存器201之间是级联的、第二移位寄存器202之间是级联的，第二栅极驱动电路3中的各个第三移位寄存器301之间是级联的、第四移位寄存器302之间是级联的，且级联的移位寄存器之间可以正向扫描，也可以反向扫描。

以正向扫描为例，如图5所示，前一个第一栅极驱动单元20中的第一移位寄存器201的输出端OUT₅与后一个第一栅极驱动单元20中的第一移位寄存器201的输入端IN₅连接，前一个第一栅极驱动单元20中的第二移位寄存器202的输出端OUT₆与后一个第一栅极驱动单元20中的第二移位寄存器202的输入端IN₆连接；

前一个第二栅极驱动单元30中的第三移位寄存器301的输出端OUT₇与后一个第二栅极驱动单元30中的第三移位寄存器301的输入端IN₇连接，前一个第二栅极驱动单元30中的第四移位寄存器302的输出端OUT₈与后一个第二栅极驱动单元30中的第四移位寄存器302的输入端IN₈连接。

以第一移位寄存器201为例，第1级的第一移位寄存器201的开启信号为第一扫描起始信号，第n级第一移位寄存器201的开启信号为第n-1级移位寄存器的输出信号，其中，n为大于1的正整数。

在本发明的其他实施例中，当第一栅极驱动电路2和第二栅极驱动电路3中的移位寄存器反向扫描时，后一个第一栅极驱动单元20中的第一移位寄存器201的输出端OUT₅与前一个第一栅极驱动单元20中的第一移位寄存器201的输入端IN₅连接，后一个第一栅极驱动单元20中的第二移位寄存器202的输出端OUT₆与前一个第一栅极驱动单元20中的第二移位寄存器202的输入端IN₆连接；

后一个第二栅极驱动单元30中的第三移位寄存器301的输出端OUT₇与前一个第二栅极驱动单元30中的第三移位寄存器301的输入端IN₇连接，后一个第二栅极驱动单元30中的第四移位寄存器302的输出端OUT₈与前一个第二栅极驱动单元30中的第四移位寄存器302的输入端IN₈连接。

本实施例中，驱动集成电路包括多个信号线组，即主控芯片与多个信号线组连接，该信号线组包括第一信号线和第二信号线，第一信号线输出第一信号，第二信号线输出第二信号；其中，2D显示时，第一信号和第二信号为相同的信号；3D显示时，第一信号和第二信号为不同的信号，如第一信号可以为左眼图像数据信号，第二信号可以为右眼图像数据信号。

本实施例中的控制电路为上述任一实施例提供的控制电路。该控制电路包括第一输入端IN₁～第四输入端IN₄，第一输出端OUT₁～第四输出端OUT₄、第一开关T₁～第八开关T₈、第一控制端SW₁、第二控制端SW₂、第一反相器K₁和第二反相器K₂。

并且，本实施例中的每一控制电路对应控制一信号线组输出的信号；每一控制电路中的第一输入端IN₁和第四输入端IN₄与对应的第一信号线连接，第二输入端IN₂和第三输入端IN₃与对应的第二信号线连接；每一控制电路的第一输出端OUT₁与第一移位寄存器201连接，第二输出端OUT₂与第二移位寄存器202连接，第三输出端OUT₃与第三移位寄存器301连接，第四输出端OUT₄与第四移位寄存器302连接。

下面以驱动集成电路包括三个信号线组即驱动集成电路与6根信号线连接为例进行说明，但是，本发明并不仅限于此，在其他实施例中，驱动集成电路可以与四个信号线组连接，即驱动集成电路与8根信号线连接。

上述三个信号线组包括起始信号线组、第一时钟信号线组和第二时钟信号线组。起始信号线组包括第一起始信号线和第二起始信号线，第一时钟信号线组包括第一时钟信号线和第二时钟信号线，第二时钟信号线组包括第三时钟信号线和第四时钟信号线。

其中，第一起始信号线和第二起始信号线与第1个控制电路连接，即第一起始信号线与该控制电路的第一输入端和第四输入端连接，用于向第一输入端和第四输入端输入第一扫描起始信号，第二起始信号线与该控制电路的第二输入端和第三输入端连接，用于向第二输入端和第三输入端输入第二扫描起始信号。

第一时钟信号线和第二时钟信号线与第2个控制电路连接，即第一时钟信号线与该控制电路的第一输入端和第四输入端连接，用于向第一输入端和第四输入端输入第一时钟信号，第二时钟信号线与该控制电路的第二输入端和第三输入端连接，用于向第二输入端和第三输入端输入第二时钟信号。

第三时钟信号线和第四时钟信号线与第3个控制电路连接，即第三时钟信号线与该控制电路的第一输入端和第四输入端连接，用于向第一输入端和第四输入端输入第三时钟信号，第四时钟信号线与该控制电路的第二输入端和第三输入端连接，用于向第二输入端和第三输入端输入第四时钟信号。

以正向扫描为例，如图5所示，该第1个控制电路的第一输出端OUT₁₀与第1个第一栅极驱动单元20中的第一移位寄存器201的输入端IN₅连接，第二输出端OUT₂₀与第1个第一栅极驱动单元20中的第二移位寄存器202的输入端IN₆连接，第三输出端OUT₃₀与第1个第二栅极驱动单元30中的第三移位寄存器301的输入端IN₇连接，第四输出端OUT₄₀与第1个第二栅极驱动单元30中的第四移位寄存器302的输入端IN₇连接。

该第2个控制电路的第一输出端OUT₁₁与每一第一移位寄存器201的第一时钟信号端CK₁连接，第二输出端OUT₂₁与每一第二移位寄存器202的第一时钟信号CK₂端连接，第三输出端OUT₃₁与每一第三移位寄存器301的第一时钟信号端CK₃连接，第四输出端OUT₄₁与每一第四移位寄存器302的第一时钟信号端CK₄连接。

该第2个控制电路的第一输出端OUT₁₂与每一第一移位寄存器201的第二时钟信号端CK₅连接，第二输出端OUT₂₂与每一第二移位寄存器202的第二时钟信号端CK₆连接，第三输出端OUT₃₂与每一第三移位寄存器301的第二时钟信号端CK₇连接，第四输出端OUT₄₂与每一第四移位寄存器302的第二时钟信号端CK₈连接。

基于此，在阵列基板的第一种扫描方式中，通过驱动集成电路控制第1个控制电路将第一扫描起始信号同步输出至第二输出端OUT₂₀和第四输出端OUT₄₀，将第二扫描起始信号同步输出至第一输出端OUT₁₀和第三输出端OUT₃₀；控制第2个控制电路将第一时钟信号同步输出至第二输出端OUT₂₁和第四输出端OUT₄₁，将第二时钟信号同步输出至第一输出端OUT₁₁和第三输出端OUT₃₁；控制第3个控制电路将第三时钟信号同步输出至第二输出端OUT₂₂和第四输出端OUT₄₂，将第四时钟信号同步输出至第一输出端OUT₁₂和第三输出端OUT₃₂。

其中，第1个控制电路、第2个控制电路和第3个控制电路的控制过程与上述实施例描述的控制过程相同，即通过控制第一开关T₁～第八开关T₈的导通或关闭来控制输出信号的同步输出端不同，具体控制过程在此不再赘述。

以第一扫描起始信号和第二扫描起始信号为例，由于第一输出端OUT₁₀通过第一移位寄存器201与第一栅极线G₁连接，第三输出端OUT₃₀通过第三移位寄存器301与第二栅极线G₂连接，因此，第二扫描起始信号同步输出至第一栅极线G₁和第二栅极线G₂。由于第二输出端OUT₂₀通过第二移位寄存器202与第三栅极线G₃连接，第四输出端OUT₄₀通过第四移位寄存器302与第四栅极线G₄连接，因此，第一扫描起始信号同步输出至第三栅极线G₃和第四栅极线G₄。

由于同一栅极线与同一行的像素连接，用于向同一行的像素提供信号，因此，第二扫描起始信号同步输出至第一行像素和第二行像素，第一扫描起始信号同步输出至第三行像素和第四行像素。

当第一扫描起始信号为右眼图像数据信号R₀，第二扫描起始信号为左眼图像数据信号L₀时，上述扫描方式即可实现图1a所示的眼部跟踪状态。其中，第一栅极线G₁、第二栅极线G₂、第三栅极线G₃和第四栅极线G₄中第一扫描起始信号即右眼图像数据信号R₀或第二扫描起始信号即左眼图像数据信号L₀的时序图如图6a所示。

在阵列基板的第二种扫描方式中，通过驱动集成电路控制第1个控制电路将第一扫描起始信号同步输出至第二输出端OUT₂₀和第三输出端OUT₃₀，将第二扫描起始信号同步输出至第一输出端OUT₁₀和第四输出端OUT₄₀；控制第2个控制电路将第一时钟信号同步输出至第二输出端OUT₂₁和第三输出端OUT₃₁，将第二时钟信号同步输出至第一输出端OUT₁₁和第四输出端OUT₄₁；控制第3个控制电路将第三时钟信号同步输出至第二输出端OUT₂₂和第三输出端OUT₃₂，将第四时钟信号同步输出至第一输出端OUT₁₂和第四输出端OUT₄₂。

同理，以第一扫描起始信号和第二扫描起始信号为例，当第一扫描起始信号为右眼图像数据信号R₀，第二扫描起始信号为左眼图像数据信号L₀时，上述扫描方式即可实现图1b所示的眼部跟踪状态。第一栅极线G₁、第二栅极线G₂、第三栅极线G₃和第四栅极线G₄中第一扫描起始信号即右眼图像数据信号R₀或第二扫描起始信号即左眼图像数据信号L₀的时序图如图6b所示。

在阵列基板的第三种扫描方式中，通过驱动集成电路控制第1个控制电路将第一扫描起始信号同步输出至第一输出端OUT₁₀和第三输出端OUT₃₀，将第二扫描起始信号同步输出至第二输出端OUT₂₀和第四输出端OUT₄₀；控制第2个控制电路将第一时钟信号同步输出至第一输出端OUT₁₁和第三输出端OUT₃₁，将第二时钟信号同步输出至第二输出端OUT₂₁和第四输出端OUT₄₁；控制第3个控制电路将第三时钟信号同步输出至第一输出端OUT₁₂和第三输出端OUT₃₂，将第四时钟信号同步输出至第二输出端OUT₂₂和第四输出端OUT₄₂；

同理，这种扫描方式可实现图1c所示的眼部跟踪状态。第一栅极线G₁、第二栅极线G₂、第三栅极线G₃和第四栅极线G₄中第一扫描起始信号即右眼图像数据信号R₀或第二扫描起始信号即左眼图像数据信号L₀的时序图如图6c所示。

在阵列基板的第四种扫描方式中，通过驱动集成电路控制第1个控制电路将第一扫描起始信号同步输出至第一输出端OUT₁₀和第四输出端OUT₄₀，将第二扫描起始信号同步输出至第二输出端OUT₂₀和第三输出端OUT₃₀；控制第2个控制电路将第一时钟信号同步输出至第一输出端OUT₁₁和第四输出端OUT₄₁，将第二时钟信号同步输出至第二输出端OUT₂₁和第三输出端OUT₃₁；控制第3个控制电路将第三时钟信号同步输出至第一输出端OUT₁₂和第四输出端OUT₄₂，将第四时钟信号同步输出至第二输出端OUT₂₂和第三输出端OUT₃₂；

同理，这种扫描方式可实现图1d所示的眼部跟踪状态。第一栅极线G₁、第二栅极线G₂、第三栅极线G₃和第四栅极线G₄中第一扫描起始信号即右眼图像数据信号R₀或第二扫描起始信号即左眼图像数据信号L₀的时序图如图6d所示。

其中，阵列基板在显示2D效果时，第一扫描起始信号和第二扫描起始信号为相同的数据信号，第一时钟信号和第二时钟信号为相同的数据信号，第三时钟信号和第四时钟信号为相同的数据信号。

在显示3D效果时，第一扫描起始信号和第二扫描起始信号为不同的数据信号，第一时钟信号和第二时钟信号为不同的数据信号，第三时钟信号和第四时钟信号为不同的数据信号，例如，第一扫描起始信号、第一时钟信号和第三时钟信号为左眼图像数据信号L₀，第二扫描起始信号、第二时钟信号和第四时钟信号为右眼图像数据信号R₀。

在其他实施例中，移位寄存器反向扫描时，第1个控制电路的第一输出端OUT₁₀与最后一个第一栅极驱动单元20中的第一移位寄存器201的输入端IN₅连接，第二输出端OUT₂₀与最后一个第一栅极驱动单元20中的第二移位寄存器202的输入端IN₆连接，第三输出端OUT₃₀与最后一个第二栅极驱动单元30中的第三移位寄存器301的输入端IN₇连接，第四输出端OUT₄₀与最后一个第二栅极驱动单元30中的第四移位寄存器302的输入端IN₇连接。

本实施例提供的阵列基板，控制电路可将第一信号如左眼数据信号同步输出至两个输出端，将第二信号如右眼数据信号同步输出至另外两个输出端，并通过控制输出第一信号和第二信号同步输出端的不同，来使得3D显示装置中的栅极线具有4种扫描方式，进而实现眼部跟踪的4种状态。也就是说，本实施例提供的阵列基板不需通过图像处理***对数据源进行特殊处理，仅通过控制该控制电路输出信号同步输出端的不同就能够实现眼部跟踪的4种状态，从而解决了现有的支持眼部跟踪的3D显示屏成本较高的问题。

本发明的实施例三提供了一种显示面板，该显示面板包括如上任一实施例提供的阵列基板。

本发明的实施例四提供了一种显示装置，该显示装置包括上述实施例提供的显示面板。

本实施例提供的显示面板和3D显示装置，控制电路可将第一信号如左眼数据信号同步输出至两个输出端，将第二信号如右眼数据信号同步输出至另外两个输出端，并通过控制输出第一信号和第二信号同步输出端的不同，来使得3D显示装置中的栅极线具有4种扫描方式，进而实现眼部跟踪的4种状态。也就是说，本实施例提供的阵列基板不需通过图像处理***对数据源进行特殊处理，仅通过控制该控制电路输出信号同步输出端的不同就能够实现眼部跟踪的4种状态，从而解决了现有的支持眼部跟踪的3D显示屏成本较高的问题。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种控制电路，其特征在于，包括第一输入端～第四输入端、控制单元、第一输出端～第四输出端；所述第一输入端和第四输入端输入第一信号，所述第二输入端和第三输入端输入第二信号；

所述控制单元用于将所述第一信号同步输出至所述第二输出端和第四输出端，将所述第二信号同步输出至所述第一输出端和第三输出端；

或者，将所述第一信号同步输出至所述第二输出端和第三输出端，将所述第二信号同步输出至所述第一输出端和第四输出端；

或者，将所述第一信号同步输出至所述第一输出端和第三输出端，将所述第二信号同步输出至所述第二输出端和第四输出端；

或者，将所述第一信号同步输出至所述第一输出端和第四输出端，将所述第二信号同步输出至所述第二输出端和第三输出端。

2.根据权利要求1所述的控制电路，其特征在于，所述控制单元包括第一开关～第八开关；

所述第一开关的第一端和所述第二开关的第一端均与所述第一输出端连接，所述第一开关的第二端与所述第一输入端连接，所述第二开关的第二端与所述第三输入端连接，所述第一开关的第三端与第一控制端连接，所述第二开关的第三端通过第一反相器与所述第一控制端连接；

所述第三开关的第一端和所述第四开关的第一端均与所述第二输出端连接，所述第三开关的第二端与所述第二输入端连接，所述第四开关的第二端与所述第四输入端连接，所述第三开关的第三端与第一控制端连接，所述第四开关的第三端通过第一反相器与所述第一控制端连接；

所述第五开关的第一端和所述第六开关的第一端均与所述第三输出端连接，所述第五开关的第二端与所述第一输入端连接，所述第六开关的第二端与所述第三输入端连接，所述第五开关的第三端与第二控制端连接，所述第六开关的第三端通过第二反相器与所述第二控制端连接；

所述第七开关的第一端和所述第八开关的第一端均与所述第四输出端连接，所述第七开关的第二端与所述第二输入端连接，所述第八开关的第二端与所述第四输入端连接，所述第七开关的第三端与第二控制端连接，所述第八开关的第三端通过第二反相器与所述第二控制端连接。

3.根据权利要求2所述的控制电路，其特征在于，当所述第二开关、第四开关、第六开关和第八开关导通，所述第一开关、第三开关、第五开关和第七开关断开时，所述控制单元将所述第一信号同步输出至所述第二输出端和第四输出端，将所述第二信号同步输出至所述第一输出端和第三输出端；

当所述第二开关、第四开关、第五开关和第七开关导通，所述第一开关、第三开关、第六开关和第八开关断开时，所述控制单元将所述第一信号同步输出至所述第二输出端和第三输出端，将所述第二信号同步输出至所述第一输出端和第四输出端；

当所述第一开关、第三开关、第五开关和第七开关导通，所述第二开关、第四开关、第六开关和第八开关断开时，所述控制单元将所述第一信号同步输出至所述第一输出端和第三输出端，将所述第二信号同步输出至所述第二输出端和第四输出端；

当所述第一开关、第三开关、第六开关和第八开关导通，所述第二开关、第四开关、第五开关和第七开关断开时，所述控制单元将所述第一信号同步输出至所述第一输出端和第四输出端，将所述第二信号同步输出至所述第二输出端和第三输出端。

4.根据权利要求3所述的阵列基板，其特征在于，当所述第一控制端和所述第二控制端输入第一电平信号时，所述第二开关、第四开关、第六开关和第八开关导通，所述第一开关、第三开关、第五开关和第七开关断开；

当所述第一控制端和所述第二控制端输入第二电平信号时，所述第一开关、第三开关、第五开关和第七开关导通，所述第二开关、第四开关、第六开关和第八开关断开；

当所述第一控制端输入第一电平信号，所述第二控制端输入第二电平信号时，所述第二开关、第四开关、第五开关和第七开关导通，所述第一开关、第三开关、第六开关和第八开关断开；

当所述第一控制端输入第二电平信号，所述第二控制端输入第一电平信号时，所述第一开关、第三开关、第六开关和第八开关导通，所述第二开关、第四开关、第五开关和第七开关断开。

5.根据权利要求2所述的阵列基板，其特征在于，所述第一开关～第八开关为PMOS晶体管或NMOS晶体管，所述第一端为漏极，所述第二端为源极，所述第三端为栅极。

6.一种阵列基板，其特征在于，包括多个栅极线组、第一栅极驱动电路、第二栅极驱动电路、驱动集成电路和多个控制电路，所述控制电路为权利要求1～5任一项所述的控制电路；

所述栅极线组包括依次排列的第一栅极线、第二栅极线、第三栅极线和第四栅极线；

所述第一栅极驱动电路包括多个第一栅极驱动单元，所述第一栅极驱动单元包括第一移位寄存器和第二移位寄存器，所述第一移位寄存器与对应的所述第一栅极线连接，第二移位寄存器与对应的所述第三栅极线连接；

所述第二栅极驱动电路包括多个第二栅极驱动单元，所述第二栅极驱动单元包括第三移位寄存器和第四移位寄存器，所述第三移位寄存器与对应的所述第二栅极线连接，所述第四移位寄存器与对应的所述第四栅极线连接；

所述驱动集成电路包括多个信号线组，所述信号线组包括第一信号线和第二信号线，所述第一信号线输出第一信号，所述第二信号线输出第二信号；

每一所述控制电路对应控制一所述信号线组输出的信号；每一所述控制电路中的第一输入端和第四输入端与对应的所述第一信号线连接，第二输入端和第三输入端与对应的所述第二信号线连接；每一所述控制电路的第一输出端与所述第一移位寄存器连接，第二输出端与所述第二移位寄存器连接，所述第三输出端与所述第三移位寄存器连接，所述第四输出端与所述第四移位寄存器连接；

其中，2D显示时，所述第一信号和第二信号为相同的信号；3D显示时，所述第一信号和第二信号为不同的信号。

7.根据权利要求6所述的阵列基板，其特征在于，所述第一栅极驱动电路和第二栅极驱动电路中的移位寄存器正向扫描；

其中，前一个所述第一栅极驱动单元中的第一移位寄存器的输出端与后一个所述第一栅极驱动单元中的第一移位寄存器的输入端连接，前一个所述第一栅极驱动单元中的第二移位寄存器的输出端与后一个所述第一栅极驱动单元中的第二移位寄存器的输入端连接；

前一个所述第二栅极驱动单元中的第三移位寄存器的输出端与后一个所述第二栅极驱动单元中的第三移位寄存器的输入端连接，前一个所述第二栅极驱动单元中的第四移位寄存器的输出端与后一个所述第二栅极驱动单元中的第四移位寄存器的输入端连接。

8.根据权利要求6所述的阵列基板，其特征在于，所述第一栅极驱动电路和第二栅极驱动电路中的移位寄存器反向扫描；

其中，后一个所述第一栅极驱动单元中的第一移位寄存器的输出端与前一个所述第一栅极驱动单元中的第一移位寄存器的输入端连接，后一个所述第一栅极驱动单元中的第二移位寄存器的输出端与前一个所述第一栅极驱动单元中的第二移位寄存器的输入端连接；

后一个所述第二栅极驱动单元中的第三移位寄存器的输出端与前一个所述第二栅极驱动单元中的第三移位寄存器的输入端连接，后一个所述第二栅极驱动单元中的第四移位寄存器的输出端与前一个所述第二栅极驱动单元中的第四移位寄存器的输入端连接。

9.根据权利要求7或8所述的阵列基板，其特征在于，所述驱动集成电路包括三个信号线组，所述三个信号线组包括起始信号线组、第一时钟信号线组和第二时钟信号线组；

当所述信号线组为起始信号线组，且所述移位寄存器正向扫描时，对应的所述控制电路的第一输出端与第1个第一栅极驱动单元中的第一移位寄存器连接，第二输出端与第1个第一栅极驱动单元中的第二移位寄存器连接，第三输出端与第1个第二栅极驱动单元中的第三移位寄存器连接，第四输出端与第1个第二栅极驱动单元中的第四移位寄存器连接；

当所述信号线组为起始信号线组，且所述移位寄存器反向扫描时，对应的所述控制电路的第一输出端与最后一个第一栅极驱动单元中的第一移位寄存器连接，第二输出端与最后一个第一栅极驱动单元中的第二移位寄存器连接，第三输出端与最后一个第二栅极驱动单元中的第三移位寄存器连接，第四输出端与最后一个第二栅极驱动单元中的第四移位寄存器连接；

当所述信号线组为第一时钟信号线组或第二时钟信号线组时，对应的所述控制电路的第一输出端与每一所述第一移位寄存器连接，第二输出端与每一所述第二移位寄存器连接，所述第三输出端与每一所述第三移位寄存器连接，所述第四输出端与每一所述第四移位寄存器连接。

10.一种显示面板，其特征在于，包括权利要求1～9任一项所述的阵列基板。

11.一种3D显示装置，其特征在于，包括权利要求10所述的显示面板。