CN105025296B - 一种高级算术编码器及其实现方法 - Google Patents
一种高级算术编码器及其实现方法 Download PDFInfo
- Publication number
- CN105025296B CN105025296B CN201410183605.9A CN201410183605A CN105025296B CN 105025296 B CN105025296 B CN 105025296B CN 201410183605 A CN201410183605 A CN 201410183605A CN 105025296 B CN105025296 B CN 105025296B
- Authority
- CN
- China
- Prior art keywords
- probabilistic model
- coding
- module
- context
- binaryzation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明公开了一种高级算术编码器及其实现方法,属于数字视频编解码技术领域。该编码器的整体结构采用并行高效设计,其中三层状态机控制机制是根据码流层级结构采用三层状态机控制编码过程;参考数据统一处理技术是在编码当前宏块时,将部分语法元素处理为更加简单的中间形式,存入Line Buffer,供后续编码宏块作为参考直接使用而无须再次处理,以减少逻辑电路开销;算法结构并行优化是根据特定算法,采用并行优化处理,缩短处理时间;概率模型存取管理机制是针对本发明高效编码的特点而设计的存取控制方法,采用RAM和Local Buffer结合的两级存储方式,缩短对概率模型管理的存取时间;算术编码部分采用流水的方式进行处理,减少反馈时间,提高数据的处理速度。
Description
技术领域
本发明涉及数字视频编解码技术领域,尤其涉及一种基于AVS的高级算术编码的装置及其实现方法。
背景技术
二十世纪九十年代以来,数字视频压缩技术被广泛应用于通信、个人计算机、广播电视、消费电子等领域,堪称数字媒体产业的核心技术。目前音视频产业可以选择的信源编码标准有四个:MPEG-2、MPEG-4、MPEG-4AVC(简称AVC,也称JVT、H.264)、AVS,其中AVS标准是《信息技术先进音视频编码》系列标准的简称,是我国具有自主知识产权的第二代信源编码标准。AVS是一套包含***、视频、音频、媒体版权管理在内的完整标准体系,为数字音视频产业提供更全面的解决方案。AVS视频标准的主要面向标准清晰度/高清晰度电视广播、网络电视和数字存储媒体等相关应用,编码过程的计算复杂度较大。
熵编码是视频编码***中必不可少的一个重要环节,主要是按熵原理在不丢失任何信息的情况下把用来表示视频序列的元素符号转化成压缩码流,利用去除信息熵冗余来达到压缩的目的。熵编码主要包括霍夫曼编码、自适应变长编码和算术编码等。其中,MPEG-2采用霍夫曼编码(Huffman Code),H.264和AVS都采用基于上下文自适应变长编码(CAVLC)和基于上下文自适应二进制算术编码(CABAC)。AVS中的高级算术编码(AEC)是将自适应的二进制算术编码与一个设计精良的上下文模型结合起来得到的方法,它的设计基于二值化、上下文建模、二进制算术编码等3个步骤。AEC是主要从两个方面来提高压缩率:(1)AEC对每个语法元素提供非静态统计模型,编码器会根据编码内容及上下文来自适应地调整语法元素的概率模型,适应不同的视频内容,可以减少语法元素的冗余信息,从而提高压缩效率。(2)AEC以条带为编码周期,将一整条条带的语法元素二进制化得到的bin进行区间迭代划分,从而得到一个子区间,然后在这个子区间中任取一个值代表该条带语法元素,所以,从平均意义上讲,AEC为符号分配一个非整数长度的码子,克服了CAVLC编码必须为单个符号分配整数码长的码字的缺点,更容易逼近符号熵,获得更高的编码效率。但是AEC的计算复杂度明显变高,对于硬件设计提出了挑战。
发明内容
本发明的目的在于从芯片面积和处理速度两个方面进行综合考虑来提供一种高级算术编码结构。
为了解决以上问题,本发明公开了一种高级算术编码器,主要由二值化和上下文索引计算模块、概率模型存取管理模块和算术编码模块组成。高级算术编码是将语法元素值进行相应的二值化,每个得到的二进制值(bin)对应一个概率模型,将得到的概率模型和二进制值进行算术编码,得到最终的码流(bit)。根据模块功能的不同,高级算术编码器采用并行高效设计方式。由于不同语法元素的二值化方法和概率模型索引选择的方法不同,其判断方法是根据条带的帧场类型、当前编码宏块的宏块类型和当前编码的语法元素类型等来决定的。所以设计中只将语法元素进行二值化,并根据上下文来选择每个bin的概率模型索引。得到二进制值和对应的概率模型索引后无需再看条件,可以直接进行编码。所以将概率模型的选取和算术编码统一进行出路处理。
进一步,高级算术编码器采用状态控制方式对语法元素进行编码,此模块需要知道一些特定的信息来判断要编码的语法元素。以AVS标准为例,高级算术编码是以条带为单位,条带是由若干个宏块组成的,而每个宏块包含了不同的语法元素,在高级算术编码中,语法元素的编码顺序是固定的,但是根据帧场类型和宏块类型的不同,宏块中所包含的语法元素是不同的。所以在高级算术编码控制模块中采用三层状态机来控制编码顺序。第一层是条带跳转,第二层为一个宏块的跳转,第三层是语法元素编码顺序的跳转。
基于算术编码的上下文编码特点,在利用line buffer存储一行宏块时,是将数据处理后再存入line buffer中。这样在编码当前宏块需要其上边宏块时,可以从linebuffer中取出数据直接用,无需再进行一系列的逻辑判断分析,这样统一分析数据后再存储的方式在存储空间相当的情况下降低逻辑复杂度,减少逻辑电路面积。
二值化和上下文索引计算模块内部采用并行处理数据,减少运算时间,保证处理速度。此模块要求平均一个周期(cycle)输出一个bin和相对应的概率模型索引ctxIdx,在设计模块硬件结构时根据语法元素二值化的特性使数据并行处理,在相同的时间内可以并行处理更多的数据,保证设计模块性能。
概率模型管理模块,首先要根据概率模型索引来选取概率进行编码。对概率更新后要将更新的概率存回到存放概率模型的RAM中。为了减少反馈处理时间,采用RAM和本地缓存二级存储方式并增加一个概率模型控制模块来管理何时取概率模型,何时存概率模型。其主要功能是,如当前概率模型与上个bin所用的概率模型相同,则不用取新的概率,直接进行更新。遇到不同概率模型时,取新的概率模型,在进行概率更新的同时将上个更新后的概率模型存回RAM中,利用并行处理和控制方式来达到减少处理时间的目的。
在高级算术编码中,算术编码模块(BAC)是算法的核心部分,由于AVS标准中的高级算术编码并非查找表,而是要经过计算来更新概率的,计算复杂度相对变高。所以算术编码模块采用流水线的设计方式。使整体的处理速度得到提高。
附图说明
当结合附图考虑时,通过参照下面的详细描述,能够更完整更好地理解本发明以及容易得知其中许多伴随的优点,但此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定,其中:
图1,高级算术编码器基本结构示意图;
图2,高级算术编码器具体结构示意图;
图3,宏块相邻块的存储示意图;
图4,line buffer中的存储方式示意图;
图5,高级算术编码模块第一层状态机示意图;
图6,高级算术编码模块第二层状态机示意图;
图7,高级算术编码模块第三层状态示意图;
图8,二值化和上下文索引计算模块示意图;
图9,概率模型存取管理模块示意图;
图10,算术编码模块示意图。
具体实施方式
以下参照图1-10对本发明的实施例进行说明。
为使上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示,本发明提出的一种基于AVS的高级算术编码器的实现,主要包括三层状态机控制机制、参考数据统一处理技术、算法结构并行优化、和算术编码高效流水结构五种技术。下面分别就本发明的实现方案作实例阐述。如图1所示对于二值化和上下文建模的输入的编码控制采用了三层状态机控制机制,二值化和上下文建模采用了参考数据统一处理技术和算法结构并行优化,具体包括分析语法元素、二值化和上下文索引计算模块和line buffer的参与。概率模型存取管理采用了概率模型存取管理机制,具体包括分析上下文索引模块、上下文RAM1和上下文RAM2以及本地缓存(Local Buffer)的参与。算术编码采用了高效流水结构。
图1所示编码器的工作原理是:将输入的语法元素值进行二值化产生二进制值,并根据上下文来选择二进制值所对应的概率模型索引,根据概率模型索引选择相应的概率模型,将二进制值和其对应的概率模型进行算术编码,并输出编码后的码流;在完成所述算术编码后还包括对所述二进制值对应的概率模型进行更新。
如图2所示一种高级算术编码器,主要由二值化和上下文索引计算模块、概率模型存取管理模块和算术编码模块组成,所述二值化和上下文索引计算模块用于将语法元素值进行二值化产生二进制值,并根据上下文来选择二进制值所对应的概率模型索引;所述概率模型存取管理模块,用于根据概率模型索引选择相应的概率模型,用于对所述二进制值对应的概率模型进行更新;所述算术编码模块用于将二进制值和其对应的概率模型进行算术编码,并输出编码后的码流;所述编码器以二进制值和概率模型索引FIFO作为数据缓冲器,二值化和上下文索引计算模块、概率模型存取管理模块和算术编码模块并行运算。所述二值化和上下文索引计算模块内部采用二值化与根据上下文计算概率模型索引并行处理,在二值化的内部,宏块编码模板的二值化能够直接得到,运动矢量分量差值(mvd)的二值化需通过计算得到,所以可以将cbp和mvd的二值化与组织上边块和左边块数据并行处理,在硬件资源面积得到保证的情况下减少运算时间,保证处理速度。
从图2算术编码器的整体结构上来看,算术编码器采用编码控制模块来对整个的编码过程进行控制。首先算术编码器像动态随机存储器发出请求,动态随机存储器会将一个宏块所要编码的所有数据送到语法元素数据缓冲器中,通过编码控制模块来控制分析语法元素模块从缓冲器中读取数据并进行分析,将数据统一处理后将存入line buffer用以后续编码读取上边块使用。随后二值化与上下文索引计算模块会读取当前语法元素的信息和上边块的语法元素信息,进行二值化,并根据上边块和左边块计算每一个二进制值的概率模型索引,将二进制值与概率模型索引进行拼接,输出给二进制值与概率模型索引FIFO做缓冲。分析上下文索引模块从缓冲器中读取数据后分析每个二进制值和对应的概率模型索引,从两个存放概率模型的RAM(上下文RAM1和上下文RAM2)中提取相应概率模型后,输出给二进制算数编码模块进行编码,将编码后吐出的码流存回到动态存储器中,得到最后的编码文件。图2中,在A部分需要得知具体的语法元素类型,帧、场类型和宏块类型等来对语法元素进行二值化和上下文索引计算。但是在B和C部分就无需再知道这些变量的具体值,编码方法统一化,只要得知每个bin(二值化后的二进制值)和相应的概率模型索引地址,就可以进行编码。根据以上算术编码的特点进行功能划分,采用并行高效设计结构。其中二进制值与概率模型索引FIFO起到缓冲作用,使得两个处理速度不一样的模块能更好的配合。A部分只要看到FIFO不满就可以继续处理语法元素,将二值化后的bin和相对应的概率模型索引压入FIFO中,而后面的编码只要检测FIFO不空,就可以连续读取并编码数据。这样设计可以使内部结构相对独立,并通过最好的检测信号来判断是否需要工作。
由于编码当前宏块是根据其上边宏块和左边宏块信息来选择概率模型,所以需要将上边宏块和左边宏块存取来。所以如图3所示,左边宏块采用buffer存储,上边宏块采用一个line buffer来存储。在存储数据时,我们先将数据经过处理后再存储,这样在后续编码时,可以从line buffer中取出数据直接用,无需再进行一系列的逻辑判断分析,如图4所示,我们把一个宏块分成四个小块,根据宏块类型的不同,对四个小块存储相应的语法元素,例如8X16的宏块类型,0号块和2号块的存储数据相同,1号块和3号块的存储数据相同。在存储上边宏块时只需存储2号块和3号块的信息即可,而左边宏块存储1号块和3号块。这样统一分析数据后再存储的方式在存储空间相当的情况下降低逻辑复杂度,减小电路面积开销。
根据算术编码以条带(slice)为单位,slice中包括宏块,宏块中包含语法元素的特性,对高级算术编码模块的编码用三级状态机来控制。如图5所示,第一层是slice状态跳转,进入AEC MB状态后开始编码一个宏块,在该状态下,分出第二层对于一个宏块编码的状态机。图6是第二层为宏块状态跳转,在MB One状态下,分出第三层状态机。图7第三层则是语法元素的状态跳转,主要是对一个宏块中的语法元素根据条件进行顺序跳转。
二值化和概率模型索引计算模块如图8所示,该模块采用二值化和概率模型索引控制模块对整个过程进行控制,首先读取linebuffer,获得上边块的数据。随后通过组织数据模块来对当前宏块和上边宏块的语法元素值进行统一处理的同时通过二值化提前处理模块对一些特殊的语法元素提前进行二值化,处理后的数据输出给二值化与概率模型索引模块。控制模块根据状态跳转驱动技术模块根据当前的语法元素值统计二进制值的个数,将统计好的数据送给二值化和上下文索引输出模块,该模块根据组织数据提供的上下文信息和计数器的统计个数,对语法元素进行相应的二进制值和概率模型索引输出。由于该模块要求平均一个周期(cycle)输出一个bin和相对应的概率模型索引(ctxIdx),在设计模块硬件结构时根据语法元素二值化的特性使数据并行处理,减少数据处理时间。如一般用到一元码二值化法的语法元素,先用计数模块进行计数,然后输出相应bin。但是mvd(运动矢量差值)的二值化方法比较特殊,如果synElVal(语法元素)的值大于或等于3并且synElVal的值为奇数,二元符号串的前四位为“1110”,后续位为(synElVal-3)/2对应的0阶指数哥伦布码;如果synElVal的值大于3并且synElVal的值为偶数,二元符号串的前四位为“1111”,后续位为(synElVal-3)/2对应的0阶指数哥伦布码。所以可以把哥伦布二值化部分提前处理,和组织数据并行执行。语法元素CBP(宏块编码模板)的最大值为63,其二值化方法固定,没有规律,所以也可以放在前面并行处理。这样实现可以减少处理时间,保证高效处理性能。
在提取概率模型进行算术编码概率更新后,需要对概率及时更新,导致了整个处理速度降低。为了解决这一问题,如图9所示,本发明采用两个RAM和本地缓存器二级存储结构,并加入概率模型存取管理模块控制存取时间。其中上下文RAM1和上下文RAM2是两块RAM,分别用来存储195个概率模型。概率模型存取管理模块为控制模块,为了避免将概率跟新回去后再选择重复的概率模型,接收到概率索引后,该模块会作出判断,如果要用到同一个概率模型则直接用前一个更新后的概率,不用从RAM中读取,如果所用概率模型不是同一个,则在RAM中选取相应概率模型。
算术编码是算法核心模块,如图10所示,所述算术编码模块采用五级流水的设计方法,第一级流水用来将概率模型进行更新;第二级流水中的模块为了避免将概率更新回去后再选择重复的概率模型,接收到概率模型索引后,会作出判断,如果要用到同一个概率模型则直接用前一个更新后的概率模型,不用从上下文RAM中读取,如果所用概率模型不是同一个,则在上下文RAM中选取相应概率模型;第三级流水主要对区域进行更新,首先对区域计算,将计算后的数据交给区域更新模块对区域进行维护,维护后的数据会反馈给区域计算模块输出;第四级流水对区域起点进行更新;第五级流水主要完成编码重整归一化后吐出码流。概率更新采用非乘法而是转化成对数域后进行加减法来算出新的概率,虽已简化,但是算法仍然很复杂。但是我们发现更新概率时很多运算没有反馈,是单一更新预算的,所以本发明采用流水方法,将复杂的运算单一化。由于前面的二值化后,将二值化后的bin和概率模型索引存入FIFO中,这个过程的处理速度会很快。而后面算术编码采用流水设计,会不断编码FIFO中的bin,这样在整体速度上得到了提升。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本发明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (7)
1.一种高级算术编码器,其特征在于:主要由二值化和上下文索引计算模块、概率模型存取管理模块和算术编码模块组成,所述二值化和上下文索引计算模块采用三层状态机控制机制将语法元素值进行二值化产生二进制值,同时利用参考数据统一处理技术处理部分语法元素,并根据上下文来选择二进制值所对应的概率模型索引;所述概率模型存取管理模块,用于根据概率模型索引选择相应的概率模型,用于对所述二进制值对应的概率模型进行更新;所述算术编码模块用于将二进制值和其对应的概率模型进行算术编码,并输出编码后的码流;
所述编码器采用编码控制模块对整个的编码过程进行控制,并以二进制值和概率模型索引缓冲器作为数据缓冲器,使得二值化和上下文索引计算模块、概率模型存取管理模块和算术编码模块可并行运算。
2.根据权利要求1所述的高级算术编码器,其特征在于:所述二值化和上下文索引计算模块内部采用二值化与根据上下文计算概率模型索引并行处理,具体的在二值化的内部,将宏块编码模块和运动矢量分量差值的二值化与组织上边块和左边块数据并行处理。
3.根据权利要求1所述的高级算术编码器,其特征在于:采用L i neBuffer来存储上相邻块,利用参考数据统一处理技术,统一进行数据处理后再存入L i ne Buffer,具体方法是将一个宏块分成四个小块0、1、2、3,四个小块的信息根据宏块的类型来确定,存储上相邻宏块时只需要存储2号块和3号块,存储左相邻宏块时只需存储1号块和3号块。
4.根据权利要求1所述的高级算术编码器,其特征在于:所述概率模型存取管理模块采用两级存储,包括上下文RAM和本地缓存器,其中本地缓存器用于存储最近的会用到的上下文概率模型,上下文RAM为两块RAM,用于分别存放195个上下文概率模型信息,在上下文RAM和本地缓存器之间采用概率模型存取控制模块根据相邻二进制值的概率模型来控制是否从RAM中读取新的概率模型,更新后的概率模型是否要存回RAM。
5.根据权利要求1所述的高级算术编码器,其特征在于:所述算术编码模块采用五级流水的设计方法,第一级流水用来将概率模型进行更新;第二级流水中的模块为了避免将概率更新回去后再选择重复的概率模型,接收到概率模型索引后,会作出判断,如果要用到同一个概率模型则直接用前一个更新后的概率模型,不用从上下文RAM中读取,如果所用概率模型不是同一个,则在上下文RAM中选取相应概率模型;第三级流水主要对区域进行更新;第四级流水对区域起点进行更新;第五级流水主要完成编码重整归一化后吐出码流。
6.一种高级算术编码器的实现方法,其特征在于:整个编码过程采用三层状态机控制机制将输入的语法元素值进行二值化产生二进制值,同时利用参考数据统一处理技术处理部分语法元素,并根据上下文来选择二进制值所对应的概率模型索引,根据概率模型索引选择相应的概率模型,将二进制值和其对应的概率模型进行算术编码,并输出编码后的码流;在完成所述算术编码后还包括对所述二进制值对应的概率模型进行更新。
7.根据权利要求6所述的方法,其特征在于:所述将输入的语法元素值进行二值化产生二进制值,采用三层状态机控制,第一层状态机主要控制条带的编码,包括条带的初始化及条带编码结束需要做齐平;第二层状态机主要控制宏块的编码,包括宏块是否是最后一个宏块,若是最后一个宏块要直接编码1,否则编码0;第三层状态机主要控制一个宏块中的语法元素的顺序,根据帧/场类型、宏块类型来决定编码语法元素的类型和顺序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410183605.9A CN105025296B (zh) | 2014-04-30 | 2014-04-30 | 一种高级算术编码器及其实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410183605.9A CN105025296B (zh) | 2014-04-30 | 2014-04-30 | 一种高级算术编码器及其实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105025296A CN105025296A (zh) | 2015-11-04 |
CN105025296B true CN105025296B (zh) | 2018-02-23 |
Family
ID=54414957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410183605.9A Active CN105025296B (zh) | 2014-04-30 | 2014-04-30 | 一种高级算术编码器及其实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105025296B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107071494B (zh) * | 2017-05-09 | 2019-10-11 | 珠海市杰理科技股份有限公司 | 视频图像帧的二进制语法元素的生成方法和*** |
CN107659814A (zh) * | 2017-09-21 | 2018-02-02 | 深圳市德赛微电子技术有限公司 | 一种avs和mpeg‑2双模解码器中熵解码结构 |
CN111683253A (zh) * | 2020-06-12 | 2020-09-18 | 浪潮(北京)电子信息产业有限公司 | 一种参数集解码方法及装置 |
CN111787325B (zh) * | 2020-07-03 | 2022-03-08 | 北京博雅慧视智能技术研究院有限公司 | 一种熵编码器及其编码方法 |
WO2023197104A1 (zh) * | 2022-04-11 | 2023-10-19 | Oppo广东移动通信有限公司 | 一种编解码方法、编码器、解码器及存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231830A (zh) * | 2010-11-23 | 2011-11-02 | 浙江大学 | 用于上下文算术编解码的运算单元 |
CN103227924A (zh) * | 2013-05-07 | 2013-07-31 | 北京大学 | 一种算术编码器及编码方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI487295B (zh) * | 2011-05-17 | 2015-06-01 | Univ Nat Cheng Kung | 高產出平行化avc/h.264前後文適應性二位元算數解碼器之方法 |
-
2014
- 2014-04-30 CN CN201410183605.9A patent/CN105025296B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231830A (zh) * | 2010-11-23 | 2011-11-02 | 浙江大学 | 用于上下文算术编解码的运算单元 |
CN103227924A (zh) * | 2013-05-07 | 2013-07-31 | 北京大学 | 一种算术编码器及编码方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105025296A (zh) | 2015-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105025296B (zh) | 一种高级算术编码器及其实现方法 | |
CN103733622B (zh) | 熵编码中的上下文初始化 | |
Zhang et al. | Fast CU partition and intra mode decision method for H. 266/VVC | |
TWI514779B (zh) | 熵編碼技術 | |
JP6130839B2 (ja) | エントロピー符号化 | |
CN102238387B (zh) | 一种视频熵编码、熵解码方法、装置 | |
CN105393537B (zh) | 用于基于散列的块匹配的散列表构建和可用性检查 | |
CN104471934B (zh) | 对视频进行熵编码的方法和设备以及对视频进行熵解码的方法和设备 | |
CN103416057B (zh) | 图像编码设备和方法以及图像解码设备和方法 | |
CN105357540A (zh) | 对视频进行解码的方法和设备 | |
CN103227924B (zh) | 一种算术编码器及编码方法 | |
CN109076212A (zh) | 码率控制的方法与编码装置 | |
CN104094600A (zh) | 用于包括量化参数预测的基于分层数据单元的视频编码和解码的方法和设备 | |
CN104365099A (zh) | 用于变换系数等级的熵编码和熵解码的参数更新方法以及使用该方法的变换系数等级的熵编码装置和熵解码装置 | |
KR20160104706A (ko) | 재귀적 블록 파티셔닝 | |
CN106576168A (zh) | 图像压缩解压缩装置 | |
CN108028933A (zh) | 视频编码和解码方法及装置 | |
WO2024037091A1 (zh) | 一种点云处理方法、装置及计算机设备、存储介质 | |
CN102238383B (zh) | 用于视频编解码器的多总线体系结构 | |
Liu et al. | VLSI architecture of arithmetic coder used in SPIHT | |
CN110191339A (zh) | 码率估计核心单元、码率估计装置及码率估计方法 | |
CN108353174A (zh) | 并行算术译码技术 | |
Menasri et al. | Field programmable gate array implementation of variable‐bins high efficiency video coding CABAC decoder with path delay optimisation | |
Wang et al. | Hardware architecture design of HEVC entropy decoding | |
KR20110079404A (ko) | 엔트로피 코딩의 성능 향상 방법 및 상기 방법을 이용한 비디오 코딩 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |