CN104979303B - 一种高密度集成电路封装结构 - Google Patents
一种高密度集成电路封装结构 Download PDFInfo
- Publication number
- CN104979303B CN104979303B CN201510399162.1A CN201510399162A CN104979303B CN 104979303 B CN104979303 B CN 104979303B CN 201510399162 A CN201510399162 A CN 201510399162A CN 104979303 B CN104979303 B CN 104979303B
- Authority
- CN
- China
- Prior art keywords
- lead frame
- plastic
- outer pin
- sealed body
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种高密度集成电路封装结构，包括由引线框基岛、内引脚线和外引脚构成的金属引线框架，引线框基岛上固定有芯片，芯片和内引脚线之间设有微连接线，所述的引线框架、芯片和微连接线密封在长方体的塑封体内，所述塑封体的长度A1满足5.13mm≤A1≤5.23mm，塑封体的宽度A2满足5.18mm≤A2≤5.38mm，塑封体的厚度A3满足1.70mm≤A3≤1.90mm；本发明的封装结构能够用于对高频、高带宽、低噪声、高导热、高导电性能有特殊需求的中小规模集成电路，克服了现有技术中的封装结构电路集成度低、封装成本高、性能低的缺点。
Description
技术领域
本发明属于集成电路封装技术领域，特别涉及一种高密度集成电路封装结构。
背景技术
集成电路封装不仅起到集成电路芯片内键合点与外部进行电气连接的作用，也为集成电路芯片提供了一个稳定可靠的工作环境，对集成电路芯片起到机械或环境保护的作用，从而使集成电路芯片能够发挥正常的功能，并保证其具有高稳定性和可靠性。总之，集成电路封装质量的好坏，对集成电路整体性能的影响很大。因此，封装应具有较强的机械性能、良好的电气性能、散热性能和化学稳定性。
虽然IC的物理结构、应用领域、I/O数量差异很大，但是IC封装的作用和功能却差别不大，封装的目的也相当的一致。作为“芯片的保护者”，封装起到了好几个作用，归纳起来主要有以下两个：
(1)保护芯片，使其免受物理损伤；
(2)重新分布I/O，获得更易于装配处理的引脚节距。封装还有其他一些次要的作用，比如提供一种更易于标准化的结构，为芯片提供散热通路，避免使芯片产生α粒子造成的软错误，以及提供一种更便于测试和老化试验的结构。封装还能用于多个IC的互连。
随着微电子机械***(MEMS)器件和片上实验室(lab-on-chip)器件的不断发展，封装起到了更多的作用：如限制芯片与外界的接触、满足压差的要求以及满足化学和大气环境的要求。最近几年人们对IC封装的重要性和不断增加的功能的看法发生了很大的转变，IC封装已经成为了和IC本身一样重要的一个领域，这是因为在很多情况下，IC的性能受到IC封装的制约。因此，人们越来越注重发展IC封装技术以应对新的挑战。
随着人们对智能设备功能要求的不断增加，特别是智能家电的兴起，产品需要更多的存储器，以208mil SOP8为封装载体的Flash Memory(闪存)的需求量急剧上升，以前这块芯片封装市场被韩国、中国台湾的企业所垄断，随着国内设计公司的兴起，技术能力不提高，目前国内已经撑握该芯片设计技术，但封装技术方面韩国、台湾地区的封装厂技术比较成熟，大陆封装厂正在追赶中。
目前，国内封装厂还很少有这种208mil宽体SOP8封装技术，即使有也是技术不够完善，可靠性比较低。而台湾企业在封装代工方面积累了多年的经验，在208mil宽体SOP8封装技术上比较成熟和完善，在行业内处于垄断地位。因此开发此项电路封装结构及封装技术极为必要。
发明内容
本发明的目的是针对上述现有技术的不足，提供一种高密度集成电路封装结构，以增加封装体内的电路积集度、降低封装成本以及提高集成电路封装的可靠性。
本发明解决其技术问题所采用的技术方案是：一种高密度集成电路封装结构，包括由引线框基岛、内引脚线和外引脚构成的金属引线框架，引线框基岛上固定有芯片，芯片和内引脚线之间设有微连接线，所述的引线框架、芯片和微连接线密封在长方体的塑封体内，所述塑封体的长度A1满足5.13mm≤A1≤5.23mm，塑封体的宽度A2满足5.18mm≤A2≤5.38mm，塑封体的厚度A3满足1.70mm≤A3≤1.90mm。
所述的一种高密度集成电路封装结构，其外引脚的跨度B1满足7.70mm≤B1≤8.10mm，外引脚的间距B2满足1.250mm≤B2≤2.540mm，外引脚的长度B3满足B3＝(B1-A2)/2，外引脚的脚掌长度A6满足0.60mm≤A6≤0.70mm，外引脚的宽度B4满足0.38mm≤B4≤0.48mm。
所述的一种高密度集成电路封装结构，其塑封体的宽度A2为5.28mm，塑封体的厚度A3为1.80mm，所述外引脚的个数B满足6≤B≤40的整数，外引脚的跨度B1为7.90mm，外引脚的间距B2为1.27mm，外引脚的长度B3为1.31mm，外引脚的脚掌长度A6为0.65mm，外引脚的宽度B4为0.415mm，塑封体的长度A1与外引脚的个数B之间满足A1＝5.23+(B-8)×1.8/2mm。
所述的一种高密度集成电路封装结构，其外引脚的个数B为八个，塑封体的长度A1为5.23mm。
所述的一种高密度集成电路封装结构，其引线框基岛背面开设有呈阵列分布的多个锥形的凹坑。
所述的一种高密度集成电路封装结构，其引线框基岛内开有八个长方形孔。
所述的一种高密度集成电路封装结构，其内引脚线为铜线、铜合金线、铁线、铁合金线、铝线或铝合金线，内引脚线上还设有厚度为17-76um的银合金镀层，所述的银合金由质量百分数为1.8-2.5％的Cu、1.2-1.5％的Ge、1.5-2.5％的Sn、0.8-1.2％的In和余量的Ag组成。
所述的一种高密度集成电路封装结构，其引线框基岛由铜、铜合金、铁、铁合金、铝或铝合金制成，引线框基岛的外部边缘表面镀有一圈厚度为17-76nm的氧化层，所述的氧化层的通过溅射沉积，该氧化层由质量百分数为45-50％的氧化铟、25-30％的氧化锡、8-10％的氧化锗和余量的氧化锌组成。
所述的一种高密度集成电路封装结构，其引线框基岛到内引脚线顶端的距离为0.203mm，引线框基岛的下沉距离为0.203mm，内引脚线的长度为0.659mm，所述的塑封体所使用的封装材料为环保树脂塑封料。
所述的一种高密度集成电路封装结构，其引线框架尺寸为长300±0.100mm、宽100mm和厚0.203mm，引线框架上设置有多个安装单元，所述的安装单元沿宽度方向列成11排，沿长度方向排成36列，所述的引线框架中间设置有多个工艺孔，所述的工艺孔包括长椭圆孔和方形孔。
本发明的有益效果是：
1、通过对塑封体长、宽、高的尺寸设计，使得本封装集成电路产品能够用于对高频、高带宽、低噪声、高导热、高导电性能有特殊需求(如闪存芯片)的大规模集成电路，克服了现有技术中的封装结构电路积集度低、封装成本高、性能较低的缺点。
2、通过对引线框基岛到内引脚线间距的设计，使得集成电路产品的电性能明显改善，生产效率、生产合格率、成本等综合效果较好；引线框基岛背面的凹坑和长方形孔能够提高基岛密封塑料的结合强度，避免分层，提高了封装的可靠性。
3、本发明所公布的引线框架，每条上的安装单元数量增加了106.25％，安装单元面积单只减少21.65％，引线框架的利用率≥71.4％，极大的节约了材料；塑封生产效率高达≥80000颗/小时，增大生产效率。
4、本发明所采用的设备为自动设备，塑封时每两片框架组成一组，塑封料从中间溢料填充，最大化的节约了塑封料，塑封料利用率≥70.0％，增大了塑封料的利用率；
5、本发明使用的切筋成型技术使切筋成型生产效率达到≥112000颗/小时，增大生产效率；
6、本发明塑封后引线框架的翘曲度(warp)在10mm以下，增强了产品的可靠性；潮湿度敏感等级(MSL)3级以上；封装体热胀冷缩的耐久性(TCT)500次；高温加速老化试验(HAST)168小时；高温使用寿命测试(HTOL)1000小时。
附图说明
图1为本发明的结构示意图；
图2为本发明引线框基岛的结构示意图；
图3为本发明引线框架正面结构的示意图；
图4为本发明引线框架塑封的结构示意图。
其中各标记名称为：1—外引脚、2—塑封体、3—内引脚线、4—凹坑、5—引线框基岛、6—长方形孔、7—引线框架、8—工艺孔、9—溢胶槽。
具体实施方式
下面结合附图对本发明作进一步详细说明。
如图1所示，是本发明一种高密度集成电路封装结构的示意图，包括外引脚1和塑封体2，塑封体2的长度A1满足关系5.13mm≤A1≤5.23mm，塑封体2的宽度A2满足关系5.18mm≤A2≤5.38mm，塑封体2的厚度A3满足关系1.70mm≤A3≤1.90mm，外引脚1的跨度B1满足3.123mm≤B1≤5.123mm，外引脚1的跨度B1满足7.70mm≤B1≤8.10mm，外引脚1的间距B2满足1.250mm≤B2≤2.540mm，外引脚1的长度B3满足B3＝(B1-A2)/2，即1.26mm≤B3≤1.36mm，外引脚1脚掌A6满足0.60mm≤A6≤0.70mm，外引脚1的宽度B4满足0.38mm≤B4≤0.48mm；通过对以上尺寸的设计，使得本封装集成电路产品能够用于对高频、高带宽、低噪声、高导热、高导电性能有特殊需求(如闪存芯片)的大规模集成电路，克服了现有技术中的封装结构电路积集度低、封装成本高、性能较低的缺点。
进一步，所述塑封体2的宽度A2为5.28mm，塑封体2的厚度A3为1.80mm，所述外引脚1的个数B满足6≤B≤40的整数，外引脚1的跨度B1为7.90mm，外引脚1的间距B2为1.27mm，外引脚1的长度B3为1.31mm，外引脚1的脚掌长度A6为0.65mm，外引脚1的宽度B4为0.415mm，塑封体2的长度A1与外引脚1的个数B之间满足A1＝5.23+(B-8)×1.8/2mm，外引脚1的个数B为八个，塑封体2的长度A1为5.23mm。
如图2所示是本发明引线框基岛5的结构示意图，引线框基岛5上固定有芯片，芯片和内引脚线3之间设有微连接线，所述的引线框架7、芯片和微连接线密封在长方体的塑封体2内，塑封体2所使用的封装材料为环保树脂塑封料，引线框基岛5到内引脚线3间距为0.203mm时，电性能明显改善，生产效率、生产合格率、成本等综合效果较好；引线框基岛5背面开设有呈阵列分布的多个锥形结构的凹坑4，引线框基岛5内开有八个长方形孔6，凹坑4和长方形孔6能够提高基岛密封塑料的结合强度，避免分层，提高了封装的可靠性。
进一步，所述的内引脚线3为铜线、铜合金线、铁线、铁合金线、铝线或铝合金线，内引脚线3上还设有厚度为17-76um的银合金镀层，其中银合金由质量百分数为1.8-2.5％的Cu、1.2-1.5％的Ge、1.5-2.5％的Sn、0.8-1.2％的In和余量的Ag组成；所述的引线框基岛5由铜、铜合金、铁、铁合金、铝或铝合金制成，引线框基岛5的外部边缘表面镀有一圈厚度为17-76nm的氧化层，其中氧化层的通过溅射沉积，该氧化层由质量百分数为45-50％的氧化铟、25-30％的氧化锡、8-10％的氧化锗和余量的氧化锌组成；引线框基岛5到内引脚线3顶端的距离为0.203mm，引线框基岛5的下沉距离为0.203mm，内引脚线3的长度为0.659mm。
如图3所示为本发明引线框架正面结构的示意图，引线框架7的长度为300.00±0.100mm、宽度为100.00±0.050mm，厚0.203mm，引线框架7上设置有多个安装单元，所述的安装单元沿引线框架7的宽度方向列成11排，沿引线框架7的长度方向排成36列，排成11x36的IDF矩阵式结构，塑封时能封装39个芯片，从第一列安装单元开始，每相邻两列安装单元组成一个结构单元，并且上下相邻两列的结构单元相互交错在一起，结构单元左右之间的框架基板上设有多个长椭圆孔的和方形的工艺孔8，相邻安装单元之间的步距为6.436mm，相邻两个结构单元之间的步距为16.622mm。本发明的引线框架与目前行业内排的引线框架尺寸对比，如表1所示：
表1本发明引线框架与现有6排引线框架尺寸对比
| 项目 | 总长(mm) | 总宽(mm) | 只/条 | 面积(mm2/只) |
| 本设计引线框架 | 300.00 | 100.00 | 396 | 75.76 |
| 现有6排引线框架 | 238.00 | 78.00 | 192 | 96.69 |
从表1可以看出，与现有的6排208mil SOP8封装引线框结构相比，本设计所述的引线框架，每条上的安装单元数量增加了106.25％，安装单元面积单只减少21.65％，节约了原材料。
如图4所示为本发明引线框架塑封的结构示意图，塑封时每两片引线框架7的中间设有方形的溢胶槽9，本发明所采用的设备为自动设备，塑封时每两片框架组成一组，塑封料从中间溢料填充，最大化的节约了塑封料。
本发明的引线框结构中，分布有11排引线框单元，这样每条引线框结构上的引线框单元共计396个，可装396只电路。以每模可产出8片封装引线框结构来计算，可封装电路数达到3168只。
表2本发明引线框架与现有6排引线框架塑封生产效率对比
| 项目 | 只/条 | 只/模 |
| 本设计引线框架 | 396 | 3168 |
| 现有6排引线框架 | 192 | 1536 |
同时在塑封料的利用率方面，本发明也将显著提高，目前普通6排框架每模塑封料的用量为2598.4g/模，而本发明所使用的塑封方法为2923.2g/模，从而可得到如表3所示的塑封料利用率，采用本发明的方法，塑封料的利用率可以提高13.8％，因而技术效果明显。由于本发明所采用的塑封设备为自动化设备，每小时可塑封12模的框架，生产效率高达36950颗/小时以上。
表3本发明引线框架与现有6排引线框架塑封生产效率对比
| 项目 | 只/模 | 塑封料(g)/只 | 塑封料(g)/模具 | 利用率 |
| 本设计引线框架 | 396 | 4.2 | 2105.6 | 78.9％ |
| 现有6排引线框架 | 192 | 4.2 | 1240.6 | 65.1％ |
如图3可以看出本发明的框架结构为每两列一组，共11排，为提高生产率，适应大矩阵高密度生产方式，提供了一种切筋成型技术，在本发明的切筋方法中，每次同时冲切4列框架单元，这样每次冲切的引线框单元共计44个，以每每分钟可以冲切55次来计算，则每每分钟的冲切引线框单元数量为2420颗，而目前普通的6排引线框架，每次冲切24颗，每分钟冲切1320颗，因此在切筋效率上本发明可提高83.3％。
本发明与现有技术相比具有以下有益的技术效果：
1.框架利用率≥71.4％，极大的节约了材料；
2.塑封料利用率≥70.0％，增大了塑封料的利用率；
3.塑封生产效率高达≥80000颗/小时，增大生产效率；
4.切筋成型生产效率达到≥112000颗/小时，增大生产效率；
5.塑封后引线框的翘曲度(warp)在10mm以下，增强了产品的可靠性；
6.潮湿度敏感等级(MSL)3级以上；
7.封装体热胀冷缩的耐久性(TCT)500次；
8.高温加速老化试验(HAST)168小时；
9.高温使用寿命测试(HTOL)1000小时
上述实施例仅例示性说明本发明的原理及其功效，以及部分运用的实施例，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (7)
1.一种高密度集成电路封装结构，其特征在于：包括由引线框基岛(5)、内引脚线(3)和外引脚(1)构成的金属引线框架(7)，引线框基岛(5)上固定有芯片，芯片和内引脚线(3)之间设有微连接线，所述的引线框架(7)、芯片和微连接线密封在长方体的塑封体(2)内，所述塑封体(2)的长度A1满足5.13mm≤A1≤5.23mm，塑封体(2)的宽度A2满足5.18mm≤A2≤5.38mm，塑封体(2)的厚度A3满足1.70mm≤A3≤1.90mm；所述的引线框基岛(5)内开有八个长方形孔(6)；所述的引线框架(7)尺寸为长300±0.100mm、宽100±0.050mm和厚0.203mm，引线框架(7)上设置有多个安装单元，所述的安装单元沿宽度方向列成11排，沿长度方向排成36列，相邻安装单元之间的步距为6.436mm，每相邻两列安装单元组成一个结构单元，相邻两个结构单元之间的步距为16.622mm，所述的引线框架(7)中间设置有多个工艺孔(8)，所述的工艺孔(8)包括长椭圆孔和方形孔；所述外引脚(1)的跨度B1满足7.70mm≤B1≤8.10mm，外引脚(1)的间距B2满足1.250mm≤B2≤2.540mm，外引脚(1)的长度B3满足B3＝(B1-A2)/2，外引脚(1)的脚掌长度A6满足0.60mm≤A6≤0.70mm，外引脚(1)的宽度B4满足0.38mm≤B4≤0.48mm。
2.根据权利要求1所述的一种高密度集成电路封装结构，其特征在于，所述塑封体(2)的宽度A2为5.28mm，塑封体(2)的厚度A3为1.80mm，所述外引脚(1)的个数B满足6≤B≤40的整数，外引脚(1)的跨度B1为7.90mm，外引脚(1)的间距B2为1.27mm，外引脚(1)的长度B3为1.31mm，外引脚(1)的脚掌长度A6为0.65mm，外引脚(1)的宽度B4为0.415mm，塑封体(2)的长度A1与外引脚(1)的个数B之间满足A1＝5.23+(B-8)×1.8/2mm。
3.根据权利要求2所述的一种高密度集成电路封装结构，其特征在于，所述的外引脚(1)的个数B为八个，塑封体(2)的长度A1为5.23mm。
4.根据权利要求1或2或3所述的一种高密度集成电路封装结构，其特征在于，所述的引线框基岛(5)背面开设有呈阵列分布的多个锥形的凹坑(4)。
5.根据权利要求1或2或3所述的一种高密度集成电路封装结构，其特征在于，所述的内引脚线(3)为铜线、铜合金线、铁线、铁合金线、铝线或铝合金线，内引脚线(3)上还设有厚度为17-76um的银合金镀层，所述的银合金由质量百分数为1.8-2.5％的Cu、1.2-1.5％的Ge、1.5-2.5％的Sn、0.8-1.2％的In和余量的Ag组成。
6.根据权利要求5所述的一种高密度集成电路封装结构，其特征在于，所述的引线框基岛(5)由铜、铜合金、铁、铁合金、铝或铝合金制成，引线框基岛(5)的外部边缘表面镀有一圈厚度为17-76nm的氧化层，所述的氧化层的通过溅射沉积，该氧化层由质量百分数为45-50％的氧化铟、25-30％的氧化锡、8-10％的氧化锗和余量的氧化锌组成。
7.根据权利要求6所述的一种高密度集成电路封装结构，其特征在于，所述的引线框基岛(5)到内引脚线(3)顶端的距离为0.203mm，引线框基岛(5)的下沉距离为0.203mm，内引脚线(3)的长度为0.659mm，所述的塑封体(2)所使用的封装材料为环保树脂塑封料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510399162.1A CN104979303B (zh) | 2015-07-08 | 2015-07-08 | 一种高密度集成电路封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510399162.1A CN104979303B (zh) | 2015-07-08 | 2015-07-08 | 一种高密度集成电路封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104979303A CN104979303A (zh) | 2015-10-14 |
| CN104979303B true CN104979303B (zh) | 2018-12-04 |
Family
ID=54275682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510399162.1A Active CN104979303B (zh) | 2015-07-08 | 2015-07-08 | 一种高密度集成电路封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104979303B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514057B (zh) * | 2016-01-15 | 2017-03-29 | 气派科技股份有限公司 | 高密度集成电路封装结构以及集成电路 |
| CN107093595A (zh) * | 2017-05-03 | 2017-08-25 | 广东气派科技有限公司 | 一种引线框单元、引线框架及基于引线框单元的封装器件 |
| CN108109977B (zh) * | 2018-02-12 | 2020-04-21 | 王艺蒲 | 一种用超声波铜线制造的集成电路芯片封装装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031282A (en) * | 1998-08-27 | 2000-02-29 | Advantest Corp. | High performance integrated circuit chip package |
| CN102361025A (zh) * | 2011-10-28 | 2012-02-22 | 深圳市气派科技有限公司 | 一种高密度集成电路封装结构、封装方法以及集成电路 |
| CN202259258U (zh) * | 2011-10-28 | 2012-05-30 | 深圳市气派科技有限公司 | 8引脚高密度集成电路封装结构 |
| CN203218252U (zh) * | 2013-03-15 | 2013-09-25 | 气派科技股份有限公司 | 一种emsop8集成电路封装的引线框架结构 |
-
2015
- 2015-07-08 CN CN201510399162.1A patent/CN104979303B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031282A (en) * | 1998-08-27 | 2000-02-29 | Advantest Corp. | High performance integrated circuit chip package |
| CN102361025A (zh) * | 2011-10-28 | 2012-02-22 | 深圳市气派科技有限公司 | 一种高密度集成电路封装结构、封装方法以及集成电路 |
| CN202259258U (zh) * | 2011-10-28 | 2012-05-30 | 深圳市气派科技有限公司 | 8引脚高密度集成电路封装结构 |
| CN203218252U (zh) * | 2013-03-15 | 2013-09-25 | 气派科技股份有限公司 | 一种emsop8集成电路封装的引线框架结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104979303A (zh) | 2015-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104979303B (zh) | 一种高密度集成电路封装结构 | |
| CN101814446B (zh) | 基岛露出及多凸点基岛露出引线框结构及其先刻后镀方法 | |
| CN205177808U (zh) | 芯片封装结构 | |
| CN102034775A (zh) | 采用分段金线架构的半导体封装构件 | |
| CN201752013U (zh) | 芯片与无源器件直接置放多圈引脚方式封装结构 | |
| CN201681873U (zh) | 多个基岛露出型单圈引脚封装结构 | |
| CN201681903U (zh) | 基岛露出型及下沉基岛露出型无源器件封装结构 | |
| CN201752004U (zh) | 芯片直接置放封装结构 | |
| CN106096703B (zh) | 无间隙触点智能卡芯片模块、智能卡及其制造方法 | |
| CN103824820A (zh) | 引线框区域阵列封装技术 | |
| CN201681872U (zh) | 多个基岛露出型多圈引脚封装结构 | |
| CN201681913U (zh) | 下沉基岛露出型及多凸点基岛露出型单圈引脚封装结构 | |
| CN213242543U (zh) | 一种增加芯片面积的引线框架封装结构 | |
| CN101826503B (zh) | 下沉基岛及多凸点基岛引线框结构及其先刻后镀方法 | |
| CN201681857U (zh) | 多个多凸点基岛露出型单圈引脚封装结构 | |
| CN205282466U (zh) | 一种立方半导体封装 | |
| CN203733784U (zh) | 半导体的引线框架 | |
| CN201752009U (zh) | 无基岛多圈脚静电释放圈引线框结构 | |
| CN201681907U (zh) | 基岛露出型及多凸点基岛露出型多圈引脚封装结构 | |
| CN201681915U (zh) | 下沉基岛露出型及多凸点基岛露出型多圈引脚封装结构 | |
| CN201681916U (zh) | 下沉基岛及多凸点基岛露出型多圈引脚无源器件封装结构 | |
| CN201681917U (zh) | 多凸点基岛露出型及埋入型基岛单圈引脚封装结构 | |
| CN201752007U (zh) | 有基岛多圈脚引线框结构 | |
| CN201681876U (zh) | 多凸点基岛露出型封装结构 | |
| CN201681919U (zh) | 多凸点基岛露出型及埋入型基岛多圈引脚封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A High Density Integrated Circuit Package Structure Effective date of registration: 20221215 Granted publication date: 20181204 Pledgee: Shenzhen small and medium sized small loan Co.,Ltd. Pledgor: China Chippacking Technology Co.,Ltd. Registration number: Y2022980027696 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |