CN104969668A - 印制电路板 - Google Patents

印制电路板 Download PDF

Info

Publication number
CN104969668A
CN104969668A CN201380067421.XA CN201380067421A CN104969668A CN 104969668 A CN104969668 A CN 104969668A CN 201380067421 A CN201380067421 A CN 201380067421A CN 104969668 A CN104969668 A CN 104969668A
Authority
CN
China
Prior art keywords
conductive layer
circuit board
printed circuit
deielectric
holding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380067421.XA
Other languages
English (en)
Inventor
马丁·费舍尼德
M·童鸣凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority claimed from PCT/AT2013/050248 external-priority patent/WO2014094020A1/en
Publication of CN104969668A publication Critical patent/CN104969668A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Abstract

包含导电层的印制电路板(11)，该些导电层由以介质物料制成的绝缘层分隔，至少一个导电层(13)被图案化并带有至少一条被嵌入绝缘材料中的信号线(14、15)。该至少一条信号线(14、15)被介质膜(20)覆盖，随后是薄导电层(21)，借此该介质膜覆盖了该至少一条信号线的至少一个表面(14s、15s)和两侧(14a、14b；15a、15b)，而由该介质膜分隔的薄导电层(21)在该信号线的该至少一个表面之上延伸，并至少部分地在该信号线的两侧的高度(h)之上延伸。

Description

印制电路板
技术领域
本发明涉及印制电路板(PCB)，特别是涉及包含导电层的印制电路板，该些导电层由以介质物料制成的绝缘层分隔，至少一个导电层被图案化并带有至少一条被嵌入绝缘材料中的信号线。
背景技术
不断微型化和极高的电子组件密度，以及以高速传输大量数据的必要，可对PCB的信号完整性造成严重问题。在此的一具体问题是将信号线配置成具预定阻抗的需求。为免在与其他信号线的接口处因反射作用而丢失信号，必须在制造PCB期间已尽可能准确地调整好线路阻抗。漏电电流(其应减至最低)构成另一问题。高速线路通常会有另一的问题与在高频应用中的返回电流相关，导致由信号线和接地面建构的传输线的阻抗无法控制。由于该些电流路径可被视为天线，接收和传送信号能量，进而产生电磁干扰，故此由信号线接收和/或发出的串扰和电磁噪声带来另一问题。
EP 1 443 811 A2处理了当中的部分问题，并公开了带有信号线的多层PCB，该些信号线适于在800MHz和以上操作的***。
由于空间有限，故此使用在传统的电路设计中所建议的用于避免串扰和电磁噪声的全部措施(如加宽信号线之间的空间)是不合宜的，其会相应地导致该PCB的厚度不必要地增加。
图1为带有三个导电层和三个介质绝缘层的PCB的截面图。在此常规PCB 1的例子中，在该芯架2上设置了第一结构化的导电层3，其以导电物料(主要为铜)制成，包括两条信号线4、5，随后的是第一半固化层6、第二导电层7，其可被结构化并可含有信号线8，随后的是第二半固化层9，而设置在所述第二半固化层9上的是第三最上层导电层10，其亦可以公知的方式被结构化。串扰可在该两条信号线4、5之间发生，或者在该两条信号线4、5和信号线8或该PCB的未显示的其他部件之间发生。
此外，须注意到，该信号传输线的阻抗为该些信号线4、5和地面之间的距离(还有其他)的函数，主要由该导电层7、该些线4、5的宽度和介质层6的相对介电常数εr来限定。在信号线的特定宽度下，可通过使用带有较低相对介电常数εr的介质层和/或通过增长信号线4、5和该导电层7之间的距离来达到较高阻抗。由于在多数情况下，相对介电常数是由市售物料而定的，主要为半固化片、FR4、聚酰亚胺等，因此须增加该些信号线4、5和该导电层7之间的距离，其会相应地导致该PCB的厚度不必要地增加。串扰和干扰为进一步的问题：高速信号与彼此接近的区域为从相邻信号得到噪声或干扰的最关键的区域。
须进一步提到，为了减低在高频应用中的电子信号丢失，该PCB必须展现出低介电常数和低介电损耗。
发明内容
本发明的一目的为提供带有信号线的PCB，其信号完整性经已改善，如减少了因所产生的电磁干扰而造成的问题。
本发明的又另一方面为提供带有信号线的PCB，其在信号线和/或部件之间的串扰经已减少。
本发明的一目的为提供带有信号线的PCB，其带有预定阻抗。
本发明的另一方面为提供带有信号线的PCB，尽管其厚度较薄但在高频区域中仍可减低信号丢失。
因此，本发明提供了包含导电层的印制电路板，该些导电层由以介质物料制成的绝缘层分隔，至少一个导电层被图案化并带有至少一条被嵌入绝缘材料中的信号线。该至少一条信号线被介质膜覆盖，随后是薄导电层，借此该介质膜覆盖了该至少一条信号线的至少一个表面和两侧，而由该介质膜分隔的薄导电层在该信号线的该至少一个表面之上延伸，并至少部分地在该信号线的两侧的高度之上延伸。
在优选实施例中，该介质膜为环氧膜，其可为丝网印制膜、层压膜或喷墨膜。
优选地，该薄导电层以碳浆料、银浆料或铜浆料制成。
本发明的优选实施例包括至少芯架、第一结构化的导电层，其包括设置在该芯架上的至少一条信号线、随后是第一半固化层，其带有该介质膜和薄导电层、以及第二导电层。在有利的修改方案中，该第二导电层随后的是第二半固化层和第三导电层。
附图说明
图1为根据现有技术带有两条信号线的PCB的示意性截面图。
图2为根据本发明带有两条信号线的PCB的示意性截面图。
具体实施方式
下文将参照附图对根据本发明的PCB实施例进行更详细的说明。为了避免重复说明，对相同或相似的部件使用了相同的附图标记。
如图2所示，根据本发明的印制电路板11包含底层，即芯架层12，其以介质物料制成，例如FR 4物料或聚酰亚胺。之后的层为第一导电层13，其建于该芯架层12上，该导电层被图案化并在本例子中带有两条信号线14、15，以垂直于图2的平面的方向延伸，并带有高度h和宽度w。举例来说，该些信号线14、15可用作差分信号线，优选的平常阻抗为90–110欧姆，然而应清楚的是，本发明并非仅限于差分信号线，并可只包括一条或两条以上的信号线。
随芯架层12与该结构化的导电层13之后的是第一介质物料的绝缘层，即第一半固化层16。接下来的是第二导电层17，其由第二绝缘层，即第二半固化层18覆盖。在所示的例子中，导电层17被结构化并包含例如信号线17s。电路板11的顶层为第三导电层19。导电层17和19亦可被图案化并带有导体路径(未在该些附图中显示)。在此须强调的是，图2仅示出了PCB带有对本发明而言属必要的特征的一部分。整体而言，PCB 11的大小将较大，而层数亦将不会被限制于某一特定数量。举例来说，PCB可仅由层12至17组成，省去层18和19。此外，PCB将带有导孔或微导孔将不同层的导体路径互相连接起来。
信号线14、15被介质膜20覆盖，随后是薄导电层21，借此该介质膜覆盖了该些信号线的至少一个表面14s、15s和两侧14a、14b；15a、15b。由所述介质膜20分隔的薄导电层21在带有宽度w的两条信号线14、15的该至少一个表面14s、15s之上延伸，并至少部分地在该些信号线的两侧14a、14b；15a、15b的高度h之上延伸。
在优选实施例中，该介质膜20为环氧膜。该介质膜20可为丝网印制膜或层压膜。在另一建议实施例中，该介质膜20为喷墨膜。在将该薄的介质膜20结构化后，通过丝网印刷、层压或喷墨印刷来施加该薄导电层。
对专家而言，就有关减少如在信号线14,15和信号线17s之间的电磁干扰和/或串扰的方面，很显然上述解决方案中是非常有利的。
至于该薄导电层21，已发现，若此层21以碳浆料、银浆料或铜浆料制成，则可达到良好的效果和简单的生产。
PCB 11亦可为软性PCB或软硬结合PCB，而在此情况下，至少该PCB的软性部分可使用其他物料的介质层和较薄的导电层。
虽然上述内容是针对本发明的各种优选实施例，但应注意的是不背离所附权利要求所限定的本发明范围的变化和修改对技术人员而言将是显而易见的。

Claims (10)

1.印制电路板(11)，所述印制电路板(11)包含一些导电层，所述导电层由以介质物料制成的绝缘层分隔，至少一个导电层被图案化并带有至少一条被嵌入绝缘材料中的信号线(14、15)，
其特征在于
该至少一条信号线(14、15)被介质膜(20)覆盖，随后是薄导电层(21)，借此该介质膜覆盖了该至少一条信号线的至少一个表面(14s、15s)和两侧(14a、14b；15a、15b)，而由该介质膜分隔的薄导电层(21)在该信号线的该至少一个表面之上延伸，并至少部分地在该信号线的两侧的高度(h)之上延伸。
2.如权利要求1所述的印制电路板(11)，其特征在于该介质膜(20)为环氧膜。
3.如权利要求2所述的印制电路板(11)，其特征在于该介质膜(20)为丝网印制膜。
4.如权利要求2所述的印制电路板(11)，其特征在于该介质膜(20)为层压膜。
5.如权利要求2所述的印制电路板(11)，其特征在于该介质膜(20)为喷墨膜。
6.如权利要求5所述的印制电路板(11)，其特征在于该薄导电层(21)以碳浆料制成。
7.如权利要求5所述的印制电路板(11)，其特征在于该薄导电层(21)以银浆料制成。
8.如权利要求5所述的印制电路板(11)，其特征在于该薄导电层(21)以铜浆料制成。
9.如权利要求1所述的印制电路板(11)，其特征在于包含至少芯架层(12)、被结构化的第一导电层(13)，其包括设置在该芯架层上的至少一条信号线(14、15)、随后是第一半固化层(16)，其带有该介质膜(20)和该薄导电层(21)，以及第二导电层(17)。
10.如权利要求9所述的印制电路板(11)，其特征在于该第二导电层(17)随后的是第二半固化层(18)和第三导电层(19)。
CN201380067421.XA 2013-12-12 2013-12-12 印制电路板 Pending CN104969668A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/AT2013/050248 WO2014094020A1 (en) 2012-12-21 2013-12-12 Printed circuit board

Publications (1)

Publication Number Publication Date
CN104969668A true CN104969668A (zh) 2015-10-07

Family

ID=54238656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380067421.XA Pending CN104969668A (zh) 2013-12-12 2013-12-12 印制电路板

Country Status (1)

Country Link
CN (1) CN104969668A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347820A (zh) * 2017-01-25 2018-07-31 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080826A1 (en) * 2001-10-30 2003-05-01 Walker Chen Method of shortening a microwave circuit and the printed circuit board made by using said method
CN102196679A (zh) * 2010-03-10 2011-09-21 富士通株式会社 制造多层印刷配线板的方法和多层印刷配线板
US20120187581A1 (en) * 2011-01-24 2012-07-26 Fujitsu Semiconductor Limited Semiconductor device and wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080826A1 (en) * 2001-10-30 2003-05-01 Walker Chen Method of shortening a microwave circuit and the printed circuit board made by using said method
CN102196679A (zh) * 2010-03-10 2011-09-21 富士通株式会社 制造多层印刷配线板的方法和多层印刷配线板
US20120187581A1 (en) * 2011-01-24 2012-07-26 Fujitsu Semiconductor Limited Semiconductor device and wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347820A (zh) * 2017-01-25 2018-07-31 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层
CN108347820B (zh) * 2017-01-25 2020-09-15 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层
US11051391B2 (en) 2017-01-25 2021-06-29 At&S (China) Co. Ltd. Thermally highly conductive coating on base structure accommodating a component

Similar Documents

Publication Publication Date Title
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
KR100999529B1 (ko) 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
US8309863B2 (en) Printed wiring board
US7202755B2 (en) Semi-suspended coplanar waveguide on a printed circuit board
CN203040005U (zh) 印制电路板
US9185794B1 (en) Apparatus and methods for placement of discrete components on internal printed circuit board layers
US8536464B2 (en) Multilayer substrate
US20130075148A1 (en) Method and Apparatus to Reduce Impedance Discontinuity in Packages
EP2284882A1 (en) Multilayer wiring board
US20130048344A1 (en) High frequency circuit board
JP2009021511A (ja) プリント配線基板および電子装置
WO2018175660A1 (en) Methods of forming blind vias for printed circuit boards
CN108966478B (zh) 柔性电路板及其制作方法
CN101662882A (zh) 高频宽带阻抗匹配的传输孔
US9781824B2 (en) Differential transmission circuit, optical module and manufacturing method of differential transmission circuit
CN111725164B (zh) 线路结构及芯片封装件
CN109803481B (zh) 多层印刷电路板及制作多层印刷电路板的方法
CN203015272U (zh) 印制电路板
CN102413629A (zh) 一种印制电路板及其制造方法
CN204810807U (zh) 一种电磁屏蔽覆铜板及其在高速fpc线路板中的应用
US20060065434A1 (en) Signal transmission structure and circuit substrate thereof
CN104969668A (zh) 印制电路板
CN109041410A (zh) 一种印刷电路板和设计方法
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
CN205921814U (zh) 一种电路板装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151007