CN104967412A - 一种新型的跨导恒定的差分对输入电路 - Google Patents

Abstract

本发明公开了一种新型的跨导恒定的差分对输入电路，所述差分对输入电路包括NMOS差分输入对与PMOS差分输入对，所述NMOS差分输入对与PMOS差分输入对的尾电流源数值均为，所述差分对输入电路通过监测PMOS差分输入对的中间节点A与NMOS差分输入对的中间节点B的电压并经过其电压值浮动以控制3倍尾电流源开关管开启或关断电流源，所述电流源连接至输入差分对作为其尾电流的一部分,本发明通过监测节点A、B的电压，将3倍尾电流源开关管偏置电压值浮动到合适的值来控制开关管开启与否，以达到控制差分对尾电流的变化从而达到输入跨导和恒定的目的。

Description

一种新型的跨导恒定的差分对输入电路

技术领域

本发明涉及CMOS模拟电路设计领域，特别是涉及一种新型的跨导恒定的差分对输入电路。

背景技术

在轨到轨的运算放大器(rail to rail operational amplifier,Rail-to-Rail OPAMP)设计中，要求输入级从电源低电位至高电位，即在轨到轨电压范围内具有恒定跨导的功能(constant transconductance)。而单独的PMOS或NMOS差分输入对在全电压范围内将处于截止、亚阈值、线性和饱和四个工作区域，其跨导由零变化至最大值。

由于PMOS管在低栅电压下开启，高的栅电压下截止；而NMOS管则恰恰相反，其在低的栅电压下截止，高的栅电压下开启。根据这个特性，使NMOS差分对与PMOS差分对并联作为输入级时，则NMOS对截止的时候PMOS对开启，或PMOS对截止的时候NMOS开启；此时电路的跨导恒大于零。另一方面，在输入电压处于高或低电平时，输入级只有NMOS对或PMOS对开启，则电路的总跨导G_m，total为：

$G_{m,\mathrm{total}}|\mathrm{High\; level\; input\; voltage}=G_{m,\mathrm{NMOS}}=\sqrt{k_N*I_{d,\mathrm{NMOS}}}---\left(1\right)$

或 $G_{m,\mathrm{total}}|\mathrm{Low\; level\; input\; voltage}=G_{m,\mathrm{PMOS}}=\sqrt{k_P*I_{d,\mathrm{PMOS}}}---\left(2\right)$

其中k_N和k_P为比例系数，可以通过调整电路尺寸及电性参数，使其相等；I_d，NMOS和I_d，PMOS分别为NMOS差分输入对和PMOS差分输入对的漏源电流。假设参数k和I_d，使得存在以下关系：

k_N＝k_P＝k，I_d，NMOS＝I_d，PMOS＝I_d          (3)

则在输入电压为高和低电平时，电路跨导恒定。而在当输入电压处于较中间值时，使PMOS差分输入对和NMOS差分输入对都开启且处于饱和区时，此时电路的跨导为：

$G_{m,\mathrm{total}}|\mathrm{Middle\; level\; input\; voltage}=G_{m,\mathrm{NMOS}}+G_{m,\mathrm{PMOS}}=2\sqrt{k*I_d}---\left(4\right)$

这个数值是在输入电压在较高或较低电平时的两倍。此时在全电压的输入范围内，差分输入对管的跨导并非为恒定值。因此需要修改电路结构以实现恒定跨导。

现有技术中一种实现恒定跨导的现有电路结构是通过改变输入对管的尾电流来使其跨导在不同输入电压下恒定。其原理图如图1所示。PM1、PM2管为PMOS差分输入对，NM1、NM2管为NMOS差分输入对；I_tail，NMOS和I_tail，PMOS分别为NMOS差分输入对和PMOS差分输入对的尾电流源，且调节电路参数使：

I_tail，NMOS＝I_tail，PMOS＝I_tail           (5)

NM3和PM3管为开关管，其栅电压分别为VBIASN和VBIASP；模块3XCM_N和3XCM_P分别为1:3和3:1的电流镜结构，通过将NM3和PM3的漏电流放大3倍输入至NMOS差分输入对和PMOS差分输入对的源电极。

其具体工作原理如下所述：

输入电压在轨到轨的电压范围内时，变化PMOS差分输入对和NMOS差分输入对的尾电流使其漏极电流改变从而使其跨导变化。其中V_A和V_B分别为A节点和B节点的电压；V_thN和V_thP分别为NMOS差分输入对和PMOS差分输入对的阈值电压。

①当0≤V_in＜V_thN+V_B时，NMOS差分输入对的栅源电压低于VthN从而处于截止区，PMOS差分输入对处于饱和区。输入对的总跨导G_m，total为：

$G_{m,\mathrm{total}}=G_{m,\mathrm{NMOS}}+G_{m,\mathrm{PMOS}}\≈G_{m,\mathrm{PMOS}}=\sqrt{k*{4I}_{\mathrm{tail}}}=2\sqrt{k*I_{\mathrm{tail}}}---\left(6\right)$

②当V_A+|V_thP|≤V_in＜V_DD时，PMOS差分输入对的栅源电压绝对值低于VthP绝对值从而处于截止区，NMOS差分输入对处于饱和区，输入对的总跨导G_m，total为：

$G_{m,\mathrm{total}}=G_{m,\mathrm{NMOS}}+G_{m,\mathrm{PMOS}}\≈G_{m,\mathrm{NMOS}}=\sqrt{k*{4I}_{\mathrm{tail}}}=2\sqrt{k*I_{\mathrm{tail}}}---\left(7\right)$

③当V_thN+V_B＜V_in＜V_A+|V_thP|时，PMOS的栅源电压绝对值高于VthP绝对值、且NMOS差分输入对差分输入对的栅源电压高于VthN从而都处于开启状态，此时输入对的总跨导为：

$G_{m,\mathrm{total}}=G_{m,\mathrm{NMOS}}+G_{m,\mathrm{PMOS}}=\sqrt{k*I_{d,\mathrm{NMOS}}}+\sqrt{k*I_{d,\mathrm{PMOS}}}---\left(8\right)$

由于I_d，NMOS在随V_in增大而增大的同时I_d，PMOS在随V_in增大而减小，所以其平方根之和的变化量较小。特别的当PMOS、NMOS差分输入对都处于饱和区时，G_m，total大小为：

$G_{m,\mathrm{total}}=G_{m,\mathrm{NMOS}}+G_{m,\mathrm{PMOS}}=G_{m,\mathrm{NMOS}}=\sqrt{k*I_{\mathrm{tail}}}+\sqrt{k*I_{\mathrm{tail}}}=2\sqrt{k*I_{\mathrm{tail}}}---\left(9\right)$

此时实现了输入差分对在全电压范围的跨导恒定，这就是3倍电流镜跨导恒定的原理。

一种实现该现有电路结构的的具体电路如图2。NM4和PM4管作为NMOS差分输入对和PMOS差分输入对的尾电流源；NM3和PM3作为开关管；NM5、NM6管组成3倍电流镜模块3XCM_N，PM5、PM6管组成3倍电流镜模块3XCM_P。

该电路原理如前所述。但是该结构中，单独的用PM4或NM4这样一个MOSFET来做电流源，在随共模输入电压变化的同时,A、B节点电压会使其电流值变化，特别是当开关管在开启的状态下，开关管的漏源电压较大，有时会迫使尾电流源管NM4、PM4进入线性区，从而影响电流源电流精度。另一方面要求3倍尾电流源开关管PM3、NM3的栅电压VBIAS5、VBIAS6精度较高，这在电路中是较难产生的，且在制造工艺、电源电压及温度等条件的变化下，其所需的电压偏置和产生的偏置电压都在变化，在某些极限情况下产生的偏置电压可能不符合电路要求，这极大的限值了电路的性能。

3倍电流镜恒定跨导电路的理论中利用输入对管从开启到关断的过程中，导致B节点电位V_B的降低，如图2所示，使得NM3管的V_gs增大，直到V_gs≥V_thN时，NM3管开启以使整个3倍电流镜模块3XCM_P开启，同理开启3XCM_N模块电路，来使NMOS和PMOS输入对管互补输出电流，从而使整个输入管跨导恒定。而在这个过程中B点电位的变化会带来尾电流源电流值的变化。特别是开关管NM3、PM3，在当输入共模电压处于中间值时，要求开关管NM3、PM3处于关断状态下，漏电流小，则要求开关管沟道足够长且宽长比足够小；而当输入共模电压处于极端情况下，则要求开关管NM3、PM3开启且导通电阻足够小，这就要求其沟道足够短且宽长比足够大。这对矛盾不易调和，在一些电路分析中常出现开关管在开启的同时其漏源电压太大，导致尾电流源管处于线性区！另一方面，3倍电流镜恒定跨导电路要求产生精确的偏置电压VBIASN、VBIASP，如图2所示，这增加了电路的设计复杂度；同时在一些极端的电路工艺、环境、电源情况下，产生的该偏置电压极可能不再符合电路要求。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种新型的跨导恒定的差分对输入电路，其通过监测节点A、B的电压，将3倍尾电流源开关管偏置电压值浮动到合适的值来控制开关管开启与否，以达到控制差分对尾电流的变化从而达到输入跨导和恒定的目的；同时监测A、B节点电压的电路不会反过来影响尾电流管NM4、PM4的电流值。

为达上述及其它目的，本发明提出一种新型的跨导恒定的差分对输入电路，所述差分对输入电路包括NMOS差分输入对(NM1、NM2管)与PMOS差分输入对(PM1、PM2管)，所述NMOS差分输入对与PMOS差分输入对的尾电流源数值均为I₀，所述差分对输入电路通过监测PMOS差分输入对的中间节点A与NMOS差分输入对的中间节点B的电压并经过其电压值浮动以控制3倍尾电流源开关管(NM3、PM3)开启或关断3I₀电流源，所述3I₀电流源连接至输入差分对作为其尾电流的一部分。

进一步地，所述差分对输入电路包括：

输入差分对基本电路，用于放大输入信号，包括NMOS输入差分对管(NM1，NM2)、PMOS输入差分对管(PM1，PM2)以及各自的尾电流源(NM3、PM3)；

NMOS差分输入对3倍电流源模块，用于根据输入电压动态开启或关闭N型3倍恒流源，包括N型3倍电流源取样管(NM6，NM7)、N型3倍电流源开关电路(NM4)以及N型3倍电流源(NM5)；

PMOS差分输入对3倍电流源模块，用于根据输入电压动态开启或关闭P型3倍恒流源，包括P型3倍电流源取样管(PM6，PM7)、P型3倍电流源开关电路(PM4)以及P型3倍电流源(PM5)。

进一步地，所述PMOS管(PM3、PM5、PM7)的源极、NMOS管(NM6)的漏极接电源，所述NMOS管(NM3、NM5、NM7)的源极、PMOS管PM6的漏极接电源地，所述PMOS管(PM5)漏极接PMOS管(PM4)源极，PMOS管(PM3，PM4)漏极和PMOS管(PM1，PM2)源极以及NMOS管NM6栅极组成所述节点A，所述PMOS管(PM7)漏极和PMOS管(PM6)源极串联后连接至所述PMOS管(PM4)栅极，所述PMOS管(PM7)栅极接偏置电压(VBIAS3)，所述PMOS管(PM5)栅极和所述PMOS管PM3栅极相接并连接至P型尾电流偏置电压(VBIAS1)，所述NMOS管(NM1)栅极和所述PMOS管(PM1)栅极相接并连接至正输入端(VIN)，所述NMOS管(NM2)栅极和所述PMOS管(PM2)栅极相接并连接至正输入端(VIP)，所述PMOS管(PM1，PM2)和NMOS管(NM1，NM2)的漏极为输出节点,所述NMOS管(NM5)漏极接NMOS管(NM4)源极，所述NMOS管(NM3，NM4)漏极和NMOS管(NM1，NM2)源极以及PMOS管(PM6)栅极组成节点B，所述NMOS管(NM7)漏极和NMOS管NM6源极串联后连接至所述NMOS管(NM4)栅极，所述NMOS管(NM7)栅极接偏置电压(VBIAS4)，所述NMOS管(NM5)栅极和NMOS管(NM3)栅极相接并连接至N型尾电流偏置电压(VBIAS2)，各NMOS管衬底接NWL，各PMOS管衬底接PWL。

进一步地，所述NMOS管(NM5)的电流值设定为尾电流源NMOS管(NM3)的3倍。

进一步地，所述PMOS管(PM5)的电流值设定为尾电流源PMOS管(PM3)的3倍。

进一步地，调节偏置电压(VBIAS1、VBIAS2)及所述PMOS管(PM3)、NMOS管(NM3)的尺寸使PM3管和NM3管的漏极电流相等。

进一步地，在全电压的输入范围内，保证PMOS管(PM3)和NMOS管(NM3)管都处于饱和区。

进一步地，调节NMOS管(NM6、NM7)管使当输入共模电压在关断所述PMOS差分输入对时刚好开启所述NMOS管(NM4)管。

进一步地，调节PMOS管(PM6、PM7)使当输入共模电压在关断所述NMOS差分输入对时刚好开启所述PMOS管(PM4管)。

进一步地，所述PMOS管(PM5)作为P型电流源，且所述PMOS管(PM5)的W为所述PMOS管(PM3)的3倍，所述PMOS管(PM5)的L和栅电压和所述PMOS管(PM3)的相同；所述NMOS管(NM5)作为N型电流源，且所述NMOS管(NM5)的W为所述NMOS管(NM3)的3倍，所述NMOS管(NM5)的L和栅电压和所述NMOS管(NM3)的相同。

与现有技术相比，本发明一种新型的跨导恒定的差分对输入电路在NMOS、PMOS并联差分输入对的电路中，通过监测节点A、B的电压值来控制3倍尾电流源的开启或关闭，从而不需要电路额外产生3倍尾电流源开关管的精确的偏置电压VBIASN(图1)、VBIAS5(图2)、VBIASP(图1)VBIAS6(图2)；并能减少开关管对输入对尾电流源电流值的影响。

附图说明

图1为传统3倍电流镜恒定跨导结构原理图；

图2为传统3倍电流镜恒定跨导电路实现电路图；

图3为本发明一种新型跨导恒定的差分对输入电路的结构框图；

图4为图3的实现电路图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

本发明对传统3倍电流镜结构(如图1所示)进行了修改，如图3所示为本发明的结构框图。NMOS差分输入对为NM1、NM2管；PMOS差分输入对为PM1、PM2管；其尾电流源数值均为I₀。通过监测节点A、B的电压并经过其电压值浮动到合适电压来控制3倍尾电流源开关管NM3、PM3开启或关断3I₀电流源。3I₀电流源连接至输入差分对作为其尾电流的一部分。

如图4所示是图3本发明结构框图的一种实现电路，包括输入差分对基本电路10、NMOS差分输入对3倍电流源模块20、PMOS差分输入对3倍电流源模块30。输入差分对基本电路10用于放大输入信号，包括NMOS输入差分对管NM1-NM2、PMOS输入差分对管PM1-PM2以及各自的尾电流源NM3、PM3，其宽长比为其电流值大小都为I₀；NMOS差分输入对3倍电流源模块20用于根据输入电压动态开启或关闭N型3倍恒流源，包括N型3倍电流源取样管NM6-NM7、N型3倍电流源开关电路NM4、以及N型3倍电流源NM5，NM5的电流值设定为尾电流源NM3的3倍，即3I₀；PMOS差分输入对3倍电流源模块30用于根据输入电压动态开启或关闭P型3倍恒流源，包括P型3倍电流源取样管PM6-PM7、P型3倍电流源开关电路PM4以及P型3倍电流源PM5，PM5的电流值设定为尾电流源PM3的3倍，即3I₀。

其中PMOS管PM3、PM5、PM7之源极、NMOS管NM6之漏极接电源VDD，NMOS管NM3、NM5、NM7之源极、PMOS管PM6之漏极接电源地，PMOS管PM5漏极接PMOS管PM4源极，PMOS管PM3-PM4漏极和PM1-PM2源极以及NMOS管NM6栅极组成节点A，PMOS管PM7漏极和PM6源极串联后连接至PMOS管PM4栅极，PMOS管PM7栅极接偏置电压VBIAS3，PMOS管PM5栅极和PM3栅极相接并连接至P型尾电流偏置电压VBIAS1，NMOS管NM1栅极和PMOS管PM1栅极相接并连接至正输入端VIN，NMOS管NM2栅极和PMOS管PM2栅极相接并连接至正输入端VIP，PMOS管PM1-2和NMOS管NM1-2之漏极为输出节点iout-p-、iout-p+、iout-n-、iout-n+,NMOS管NM5漏极接NMOS管NM4源极，NMOS管NM3-4漏极和NM1-2源极以及PMOS管PM6栅极组成节点B，NMOS管NM7漏极和NM6源极串联后连接至NMOS管NM4栅极，NMOS管NM7栅极接偏置电压VBIAS4，NMOS管NM5栅极和NM3栅极相接并连接至N型尾电流偏置电压VBIAS2，各NMOS管衬底接NWL，各PMOS管衬底接PWL。

如前分析：

①当0≤V_in＜V_thN+V_B时，NMOS差分输入对的栅源电压低于VthN从而处于截止区，PMOS差分输入对处于饱和区。输入对的总跨导G_m，total为：

$G_{m,\mathrm{total}}=G_{m,\mathrm{NMOS}}+G_{m,\mathrm{PMOS}}\≈G_{m,\mathrm{PMOS}}=\sqrt{k*{4I}_{\mathrm{tail}}}=2\sqrt{k*I_{\mathrm{tail}}}$

②当V_A+|V_thP|≤V_in＜V_DD时，PMOS差分输入对的栅源电压绝对值低于VthP绝对值从而处于截止区，NMOS差分输入对处于饱和区，输入对的总跨导G_m，total为：

$G_{m,\mathrm{total}}=G_{m,\mathrm{NMOS}}+G_{m,\mathrm{PMOS}}\≈G_{m,\mathrm{NMOS}}=\sqrt{k*{4I}_{\mathrm{tail}}}=2\sqrt{k*I_{\mathrm{tail}}}$

③当V_thN+V_B＜V_in＜V_A+|V_thP|时，PMOS的栅源电压绝对值高于VthP绝对值、且NMOS差分输入对差分输入对的栅源电压高于VthN从而都处于开启状态，此时输入对的总跨导为：

$G_{m,\mathrm{total}}=G_{m,\mathrm{NMOS}}+G_{m,\mathrm{PMOS}}=\sqrt{k*I_{d,\mathrm{NMOS}}}+\sqrt{k*I_{d,\mathrm{PMOS}}}$

由于I_d，NMOS在随V_in增大而增大的同时I_d，PMOS在随V_in增大而减小，所以其平方根之和的变化量较小。特别的当PMOS、NMOS差分输入对都处于饱和区时，G_m，total大小为：

$G_{m,\mathrm{total}}=G_{m,\mathrm{NMOS}}+G_{m,\mathrm{PMOS}}=G_{m,\mathrm{NMOS}}=\sqrt{k*I_{\mathrm{tail}}}+\sqrt{k*I_{\mathrm{tail}}}=2\sqrt{k*I_{\mathrm{tail}}}$

此时实现了输入差分对在全电压范围的跨导恒定。

本发明从原理上改变，通过监测节点A、B的电压，输入给Voltage change模块来控制3I₀电流源是否开启，3I₀电流源作为差分对的一部分尾电流。Voltagechange模块为CMOS电路，其输入栅电阻理论为无穷大，所以理论分析Voltagechange模块电路不会反过来影响A、B节点的电压。

本发明可以应用在55nm CMOS工艺中的轨到轨的运算放大器的设计中。

轨到轨的运算放大器的输入级要求从电源低电压到高电压，即在轨到轨的电压输入范围内具有恒定的跨导。将本发明应用于3倍电流镜恒定跨导原理电路中，如图4所示。可见，其应满足以下几个约束条件：

1、调节VBIAS1、VBIAS2两个偏置电压及PM3、NM3管子的尺寸使PM3管和NM3管的漏极电流相等；

2、在全电压的输入范围内，保证PM3和NM3管都处于饱和区；

3、调节NM5和PM5管的栅电压及宽长比使其饱和输出电流值为NM3和PM3管的输出值的3倍；具体是NM5和NM3管、PM5和PM3管的栅短接，且NM5管的栅宽比为NM3管的3倍，PM5管的栅宽比为PM3管的3倍；NM5管的栅长等于NM3的，PM5的栅长等于PM3；

4、调节NM6、NM7管使当输入共模电压在关断PMOS输入对时刚好开启NM4管；

5、调节PM6、PM7管使当输入共模电压在关断NMOS输入对时刚好开启PM4管。

综上所述，本发明一种新型的跨导恒定的差分对输入电路在NMOS、PMOS并联差分输入对的电路中，通过监测节点A、B的电压值来控制3倍尾电流源的开启或关闭，从而不需要电路额外产生3倍尾电流源开关管的精确的偏置电压VBIASN(图1)VBIAS5(图2)、VBIASP(图1)VBIAS6(图2)；并能减少开关管对输入对尾电流源电流值的影响。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种新型的跨导恒定的差分对输入电路，所述差分对输入电路包括NMOS差分输入对(NM1、NM2管)与PMOS差分输入对(PM1、PM2管)，其特征在于：所述NMOS差分输入对与PMOS差分输入对的尾电流源数值均为I₀，所述差分对输入电路通过监测PMOS差分输入对的中间节点A与NMOS差分输入对的中间节点B的电压并经过其电压值浮动以控制3倍尾电流源开关管(NM3、PM3)开启或关断3I₀电流源，所述3I₀电流源连接至输入差分对作为其尾电流的一部分。

2.如权利要求1所述的一种新型的跨导恒定的差分对输入电路，其特征在于，所述差分对输入电路包括：

输入差分对基本电路，用于放大输入信号，包括NMOS输入差分对管(NM1，NM2)、PMOS输入差分对管(PM1，PM2)以及各自的尾电流源(NM3、PM3)；

NMOS差分输入对3倍电流源模块，用于根据输入电压动态开启或关闭N型3倍恒流源，包括N型3倍电流源取样管(NM6，NM7)、N型3倍电流源开关电路(NM4)以及N型3倍电流源(NM5)；

PMOS差分输入对3倍电流源模块，用于根据输入电压动态开启或关闭P型3倍恒流源，包括P型3倍电流源取样管(PM6，PM7)、P型3倍电流源开关电路(PM4)以及P型3倍电流源(PM5)。

3.如权利要求2所述的一种新型的跨导恒定的差分对输入电路，其特征在于：所述PMOS管(PM3、PM5、PM7)的源极、NMOS管(NM6)的漏极接电源，所述NMOS管(NM3、NM5、NM7)的源极、PMOS管PM6的漏极接电源地，所述PMOS管(PM5)漏极接PMOS管(PM4)源极，PMOS管(PM3，PM4)漏极和PMOS管(PM1，PM2)源极以及NMOS管NM6栅极组成所述节点A，所述PMOS管(PM7)漏极和PMOS管(PM6)源极串联后连接至所述PMOS管(PM4)栅极，所述PMOS管(PM7)栅极接偏置电压(VBIAS3)，所述PMOS管(PM5)栅极和所述PMOS管PM3栅极相接并连接至P型尾电流偏置电压(VBIAS1)，所述NMOS管(NM1)栅极和所述PMOS管(PM1)栅极相接并连接至正输入端(VIN)，所述NMOS管(NM2)栅极和所述PMOS管(PM2)栅极相接并连接至正输入端(VIP)，所述PMOS管(PM1，PM2)和NMOS管(NM1，NM2)的漏极为输出节点,所述NMOS管(NM5)漏极接NMOS管(NM4)源极，所述NMOS管(NM3，NM4)漏极和NMOS管(NM1，NM2)源极以及PMOS管(PM6)栅极组成节点B，所述NMOS管(NM7)漏极和NMOS管NM6源极串联后连接至所述NMOS管(NM4)栅极，所述NMOS管(NM7)栅极接偏置电压(VBIAS4)，所述NMOS管(NM5)栅极和NMOS管(NM3)栅极相接并连接至N型尾电流偏置电压(VBIAS2)，各NMOS管衬底接NWL，各PMOS管衬底接PWL。

4.如权利要求3所述的一种新型的跨导恒定的差分对输入电路，其特征在于：所述NMOS管(NM5)的电流值设定为尾电流源NMOS管(NM3)的3倍。

5.如权利要求3所述的一种新型的跨导恒定的差分对输入电路，其特征在于：所述PMOS管(PM5)的电流值设定为尾电流源PMOS管(PM3)的3倍。

6.如权利要求3所述的一种新型的跨导恒定的差分对输入电路，其特征在于：调节偏置电压(VBIAS1、VBIAS2)及所述PMOS管(PM3)、NMOS管(NM3)的尺寸使PM3管和NM3管的漏极电流相等。

7.如权利要求3所述的一种新型的跨导恒定的差分对输入电路，其特征在于：在全电压的输入范围内，保证PMOS管(PM3)和NMOS管(NM3)管都处于饱和区。

8.如权利要求3所述的一种新型的跨导恒定的差分对输入电路，其特征在于：调节NMOS管(NM6、NM7)管使当输入共模电压在关断所述PMOS差分输入对时刚好开启所述NMOS管(NM4)管。

9.如权利要求3所述的一种新型的跨导恒定的差分对输入电路，其特征在于：调节PMOS管(PM6、PM7)使当输入共模电压在关断所述NMOS差分输入对时刚好开启所述PMOS管(PM4管)。

10.如权利要求3所述的一种新型的跨导恒定的差分对输入电路，其特征在于：所述PMOS管(PM5)作为P型电流源，且所述PMOS管(PM5)的W为所述PMOS管(PM3)的3倍，所述PMOS管(PM5)的L和栅电压和所述PMOS管(PM3)的相同；所述NMOS管(NM5)作为N型电流源，且所述NMOS管(NM5)的W为所述NMOS管(NM3)的3倍，所述NMOS管(NM5)的L和栅电压和所述NMOS管(NM3)的相同。