CN104952851B - 对准标记及其对准方法 - Google Patents

对准标记及其对准方法 Download PDF

Info

Publication number
CN104952851B
CN104952851B CN201410130687.0A CN201410130687A CN104952851B CN 104952851 B CN104952851 B CN 104952851B CN 201410130687 A CN201410130687 A CN 201410130687A CN 104952851 B CN104952851 B CN 104952851B
Authority
CN
China
Prior art keywords
mark
alignment
son
group
main pip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410130687.0A
Other languages
English (en)
Other versions
CN104952851A (zh
Inventor
舒强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410130687.0A priority Critical patent/CN104952851B/zh
Publication of CN104952851A publication Critical patent/CN104952851A/zh
Application granted granted Critical
Publication of CN104952851B publication Critical patent/CN104952851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明揭露了一种对准标记及其对准方法,所述对准标记包括一组形成于半导体衬底上的主标记,所述主标记由N组子标记组成,所述N组子标记形成于衬底上N层膜层中,N为该次光刻工艺需要对准的层数;每组所述子标记包括水平方向的第一子标记和竖直方向的第二子标记;所述第一子标记为水平方向上的两组光栅,所述第二子标记为竖直方向上的两组光栅。这样在对准时可以与多层对准,提高光刻精度和器件良率。

Description

对准标记及其对准方法
技术领域
本发明涉及集成电路制造领域,尤其是涉及一种对准标记及其对准方法。
背景技术
半导体集成电路制造中,需要通过光刻设备将具有不同掩模板上的图案依次转移到在衬底以及衬底的各层膜层上,以形成电路或微型器件。随着工艺向更小尺寸发展,光刻工艺对准的精度要求也越来越高。
光刻过程中有各种对准方式和对准标记,其中划道主要标记(SPM,Scribe lanePrimary Mark)常常用于光刻层与层之间的对准,通常SPM在该次光刻工艺中形成在划道(Scribe lane)中,后层的光刻工艺时与其对准。参照图1,通常一组SPM包括水平划道主要标记(SPM-X)110和竖直划道主要标记(SPM-Y)120,分别用于水平方向和竖直方向的对准。水平划道主要标记110为水平方向上的两组光栅,第一组光栅111的狭缝间距为8μm,第二组光栅112的狭缝距离为8.8μm。所述水平划道主要标记110的尺寸通常为728μm*72μm。竖直划道主要标记120与水平划道主要标记110结构相同,沿竖直方向分布。参照图2,为对准过程的原理示意图,图中简要示意了利用划道主要标记进行对准的原理,在对准时,扫描晶圆200,SPM图案201通过光学器件202的图像信号203落在参考栅204上,由探测器接受信号,当对准成功时,检测到信号最强。
在集成电路制造工艺中,器件或产品往往都需要进行多次光刻工艺以形成多层结构堆叠而成,理想的,每次光刻工艺所形成的结构需要与之前形成的各层结构都对准。例如需要形成三层结构时,第三层结构需要同第一层和第二层结构都对准。而在复杂的光刻工艺中,同一层结构进行不止一次的光刻,这样还需要考虑同层结构之间的对准以及与前层的多次光刻的图案分别的对准。而实际生产中,同时与2层以上的对准标记进行对准相当困难,因而通常实际工艺中采取仅仅与前一层对准的方示。但是,这样并不能兼顾到与多层结构间的对准效果,影响光刻精度和器件良率。
发明内容
本发明提供一种对准标记,用于光刻工艺的对准,所述对准标记包括一组形成于半导体衬底上的主标记,所述主标记包括沿第一方向的第一主标记和沿第二方向的第二主标记,所述第一方向和第二方向垂直,所述第一主标记包括N组第一子标记,所述第一子标记为光栅结构,所述N组第一子标记在第二方向组合排列;所述第二主标记包括N组第二子标记,所述第二子标记为光栅结构,所述N组第二子标记在第一方向组合排列;所述N为该次光刻工艺需要对准的膜层的数量;所述需要对准的膜层中皆形成有一组第一子标记和第二子标记。
可选的,其特征在于,所述第一方向为水平方向,所述第二方向为竖直方向。
可选的,所述光栅结构包括多组光栅。
可选的,所述第一主标记和第二主标记的长度为700~800μm,宽度为50~100μm。
可选的,每组第一子标记的尺寸相同,每组第二子标记的尺寸相同。
可选的,每组子标记的第一子标记和第二子标记的长度为700~800μm,宽度为50/N~100/Nμm。
本发明的另一面还提供了利用上述对准标记的对准方法,所述对准方法包括:
在需要对准的第一层膜层中形成一组第一子标记和一组第二子标记;
形成至最后一层需要对准的膜层中的各组第一子标记和第二子标记,以形成所述主标记;
利用所述主标记进行光刻工艺的对准。
可选的,各组第一子标记和第二子标记在其所在膜层的图案化过程中形成。
与现有技术相比,本发明的对准标记和对准方法具有以下优点:
本发明的对准标记的主标记由形成在不同层中的子标记组成,这样在对准时,只需要对准主标记即可同时与这些层对准,并且所述主标记与常规的划道主要标记具有相同的结构,无需对对准方式和对准设备进行改动即可实现,并且不占用额外的划道空间。能大大提升光刻精度和器件良率。
附图说明
图1为现有的划道主要标记的结构示意图;
图2为对准过程的简略原理示意图;
图3为本实施例对准标记的结构示意图;
图4为本实施例对准标记的对准方法的流程图。
具体实施方式
本发明的核心思想在于,提供一种对准标记及其对准方法,所述对准标记由形成于不同层中的多组子标记组成,所述多组子标记组成的主标记与标准的划道主要标记(SPM)相同结构,对准时采用标准的对准方式即可一次与多层结构对准,这样可以实现同时与多层的对准。
以下结合附图和具体实施例对本发明提出的对准标记及其对准方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
参考图3,为本实施例对准标记的结构示意图。所述对准标记包括一组形成于半导体衬底上的主标记,所述主标记包括沿第一方向的第一主标记310和沿第二方向的第二主标记320,所述第一方向和第二方向垂直,其特征在于,所述第一主标记310包括N组第一子标记,所述第一子标记为光栅结构,所述N组第一子标记在第二方向组合排列;所述第二主标记包括N组第二子标记,所述第二子标记为光栅结构,所述N组第二子标记在第一方向组合排列;所述N为该次光刻工艺需要对准的膜层的数量;所述需要对准的膜层中皆形成有一组第一子标记和第二子标记。本实施例中,所述第一方向为水平方向,所述第二方向为竖直方向。所述光栅结构可以包括多组光栅,较优的,本实施例中所述光栅结构包括两组光栅。具体的,两组光栅的狭缝间距分别为8μm和8.8μm。所述第一主标记和第二主标记的长度为700~800μm,宽度为50~100μm。较优的,每组所述子标记的尺寸相同,即,每组第一子标记的尺寸相同,每组第二子标记的尺寸相同。当然,各组子标记也可采用不同的尺寸,例如可以将各层子标记的尺寸按该次光刻对准精度要求调整,对准精度要求越高的层中的子标记的尺寸越大。可以理解的是,图3中仅仅图示了第一主标记和第二主标记的结构,并不代表第一主标记和第二主标记的相对位置,本发明对此并不做限定。
所述子标记的组数N由待对准的层数决定,需要对准的层数也可以是任意需要的层数,主标记由第一层的子标记至第N层的子标记组成,每组子标记的第一子标记和第二子标记的长度为700~800μm,宽度为50/N~100/Nμm。由于主标记由形成在N层中的子标记形成,该次对准时可以同时兼顾与N层的对准。并且,由于主标记与标准的SPM的结构相同,无需更改现有对准方式和设备即可实现本发明的方案。具体的,本实施例中假设该次光刻工艺需要和之前形成的四层结构对准,即N为四,那么所述第一子标记的组数为四,所述第二子标记的组数也为四,每层中形成有一组第一子标记和第二子标记。继续参照图3,本实施例中的主标记依次包括第一层的子标记311、第二层的子标记312、第三层的子标记313以及第四层的子标记314。需要理解的是,前述第一层等描述并不与衬底上的膜层的层数对应,而是表示该次光刻需要对准的层,例如第一层可以是衬底或是衬底上的任意一层膜层。较优的,本实施例中四层的子标记尺寸相同,四组第一子标记组成的第一主标记的尺寸为728μm*72μm,那么每组子标记的第一子标记的尺寸为728μm*18μm;同样的,四组第二子标记组成的第二主标记的尺寸为72μm*728μm,每层的第二子标记的尺寸为18μm*728μm。
本发明的另一面还提供上述对准标记的对准方法,参照图4,为本实施例对准标记的对准方法的流程图。所述对准方法包括:
步骤S401,在需要对准的第一层膜层中形成一组第一子标记和一组第二子标记;
步骤S402,形成至最后一层需要对准的膜层中的各组第一子标记和第二子标记,以形成所述主标记;
步骤S403,利用所述主标记进行光刻工艺的对准。
具体的,各层的子标记形成于其所在膜层的图形形成的同一步光刻工艺中,利用光刻工艺在对应位置形成想要的结构为本领域技术人员的公知常识和惯用手段,在此不再赘述具体的光刻工艺步骤。需要理解的是,由于各组子标记通过不同步骤的光刻工艺形成于不同层中,可能会产生几个纳米到几十个纳米的位置的误差,因此组成的主标记并不严格与标准的SPM相同,但该些误差的尺度并不会造成主标记的无法对准。较优的,对准时,控制主标记对准的精度在20~30nm以内,这样各组子标记之间的偏差也在20~30nm之内。由于各组子标记的光栅的狭缝间距是8和8.8um,所以各组子标记之间的对准偏差对于并不会对最终对准产生不利影响,从而该次对准同时兼顾到多层的对准,提高了对准精度。
综上所述,本发明提供了一种对准标记及其对准方法,所述对准标记的主标记由形成在不同层中的子标记组成,这样只需要在待对准的层中形成所述子标记,即可在对准过程中通过对准主标记来同时与这些层对准,并且所述主标记与常规的划道主要标记具有相同的结构,无需对对准方式和对准设备进行改动即可实现,并且不占用额外的划道空间。能大大提升光刻精度和器件良率。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种对准标记,用于光刻工艺的对准,所述对准标记包括一组形成于半导体衬底上的主标记,所述主标记包括沿第一方向的第一主标记和沿第二方向的第二主标记,所述第一方向和第二方向垂直,其特征在于,所述第一主标记包括N组第一子标记,所述第一子标记为光栅结构,所述N组第一子标记在第二方向组合排列;所述第二主标记包括N组第二子标记,所述第二子标记为光栅结构,所述N组第二子标记在第一方向组合排列;所述N为该次光刻工艺需要对准的膜层的数量;所述需要对准的膜层中皆形成有一组第一子标记和第二子标记。
2.如权利要求1所述的对准标记,其特征在于,所述第一方向为水平方向,所述第二方向为竖直方向。
3.如权利要求2所述的对准标记,其特征在于,所述光栅结构包括多组光栅。
4.如权利要求1所述的对准标记,其特征在于,所述第一主标记和第二主标记的长度为700~800μm,宽度为50~100μm。
5.如权利要求1所述的对准标记,其特征在于,每组第一子标记的尺寸相同,每组第二子标记的尺寸相同。
6.如权利要求5所述的对准标记,其特征在于,每组子标记的第一子标记和第二子标记的长度为700~800μm,宽度为50/N~100/Nμm。
7.一种使用权利要求1~6中任意一项所述的对准标记的对准方法,所述对准方法包括:
在需要对准的第一层膜层中形成一组第一子标记和一组第二子标记;
形成至最后一层需要对准的膜层中的各组第一子标记和第二子标记,以形成所述主标记;
利用所述主标记进行光刻工艺的对准。
8.一种使用权利要求7中所述的对准标记的对准方法,其特征在于,各组第一子标记和第二子标记在其所在膜层的图案化过程中形成。
CN201410130687.0A 2014-03-28 2014-03-28 对准标记及其对准方法 Active CN104952851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410130687.0A CN104952851B (zh) 2014-03-28 2014-03-28 对准标记及其对准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410130687.0A CN104952851B (zh) 2014-03-28 2014-03-28 对准标记及其对准方法

Publications (2)

Publication Number Publication Date
CN104952851A CN104952851A (zh) 2015-09-30
CN104952851B true CN104952851B (zh) 2017-11-14

Family

ID=54167403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410130687.0A Active CN104952851B (zh) 2014-03-28 2014-03-28 对准标记及其对准方法

Country Status (1)

Country Link
CN (1) CN104952851B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071823A (zh) * 2020-09-17 2020-12-11 长江存储科技有限责任公司 一种对位标记及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230039772A (ko) 2016-10-04 2023-03-21 뷰리얼 인크. 도너 기판 내의 마이크로 디바이스 배열
CN110034098B (zh) * 2018-01-12 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111599737A (zh) * 2020-05-08 2020-08-28 如皋市协创能源科技有限公司 一种电容工艺中采用对准标记的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1445819A (zh) * 2002-03-17 2003-10-01 联华电子股份有限公司 用于测量多层重叠对准精确度的重叠游标图案及测量方法
CN1963679A (zh) * 2006-11-24 2007-05-16 上海微电子装备有限公司 用于晶片对准的对准标记结构
CN101419407A (zh) * 2007-10-24 2009-04-29 中芯国际集成电路制造(上海)有限公司 一种堆叠式光刻对准标记
CN103019052A (zh) * 2011-09-23 2013-04-03 中芯国际集成电路制造(北京)有限公司 光刻对准标记以及包含其的掩模板和半导体晶片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1445819A (zh) * 2002-03-17 2003-10-01 联华电子股份有限公司 用于测量多层重叠对准精确度的重叠游标图案及测量方法
CN1963679A (zh) * 2006-11-24 2007-05-16 上海微电子装备有限公司 用于晶片对准的对准标记结构
CN101419407A (zh) * 2007-10-24 2009-04-29 中芯国际集成电路制造(上海)有限公司 一种堆叠式光刻对准标记
CN103019052A (zh) * 2011-09-23 2013-04-03 中芯国际集成电路制造(北京)有限公司 光刻对准标记以及包含其的掩模板和半导体晶片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071823A (zh) * 2020-09-17 2020-12-11 长江存储科技有限责任公司 一种对位标记及其制备方法
CN112071823B (zh) * 2020-09-17 2022-07-22 长江存储科技有限责任公司 一种对位标记及其制备方法

Also Published As

Publication number Publication date
CN104952851A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN103019052B (zh) 光刻对准标记以及包含其的掩模板和半导体晶片
CN104952851B (zh) 对准标记及其对准方法
CN104765254B (zh) 一种套刻对准标记
US10260872B2 (en) LTPS multilayered structure and method for measuring misalignment in the same structure
CN104898383B (zh) 双层套刻精度控制层次管理的方法、校准标记及测量***
CN102650819A (zh) 掩模板和掩膜板的定位方法
WO2013177874A1 (zh) 对位标识及在曝光工艺中采用该对位标识制作工件的方法
CN102156392A (zh) 光刻机对准参数的检测装置及其检测方法
WO2019012499A8 (en) METHOD FOR ALIGNING PHOTOLITHOGRAPHIC MASKS AND CORRESPONDING METHOD FOR MANUFACTURING INTEGRATED CIRCUITS IN A SEMICONDUCTOR MATERIAL WAFER
TW201137961A (en) Offset field grid for efficient wafer layout
CN103246155B (zh) 光刻版以及该光刻版的曝光方法
CN108803264A (zh) 晶圆上多个对准标记的集中放置和光刻位置的确定方法
CN105159038A (zh) 一种用单面光刻曝光机上晶圆正反面光刻图案的对位方法
US20150016943A1 (en) Lithographic Overlay Sampling
CN102486995A (zh) 动态晶圆对位方法及曝光扫瞄***
US20110024879A1 (en) Method to reduce pre-alignment error using multi-notch pattern or in combination with flat side
US8564143B2 (en) Overlay mark for multiple pre-layers and currently layer
CN104932212B (zh) 电子束光刻对准标记在芯片上的布局
JPS62501390A (ja) アライメントマ−クによるアライメント及び/又はアライメント評価
CN105182681B (zh) 一种掩模板及在同一硅片上加工多种深度结构的方法
TWI380139B (en) Method for wafer alignment
CN104849970B (zh) 用于背面光刻工艺的对准标记及其对准方法
CN103872022B (zh) 对准图形及晶圆
CN112071823B (zh) 一种对位标记及其制备方法
US8729716B2 (en) Alignment accuracy mark

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant