CN104934398B - 电子部件和引线框架 - Google Patents

电子部件和引线框架 Download PDF

Info

Publication number
CN104934398B
CN104934398B CN201510119964.2A CN201510119964A CN104934398B CN 104934398 B CN104934398 B CN 104934398B CN 201510119964 A CN201510119964 A CN 201510119964A CN 104934398 B CN104934398 B CN 104934398B
Authority
CN
China
Prior art keywords
gull
lead
die pad
transport element
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510119964.2A
Other languages
English (en)
Other versions
CN104934398A (zh
Inventor
R·奥特雷姆巴
K·希斯
李德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104934398A publication Critical patent/CN104934398A/zh
Application granted granted Critical
Publication of CN104934398B publication Critical patent/CN104934398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

在实施例中，一种电子部件包括：具有第一表面的半导体裸片，该第一表面包括第一电流电极和控制电极。该电子部件进一步包括具有第一表面的裸片焊盘，多个引线以及被耦合至多个引线中的第一引线的鸥翼形传导元件。第一电流电极被安装在裸片焊盘上，并且鸥翼形传导元件被耦合在控制电极和第一引线之间。

Description

电子部件和引线框架
背景技术
电子部件可以包括在封装体中的一个或多个半导体器件。封装体包括内部从半导体器件至基底或包括外部接触的引线框架的电连接。外部接触用于将电子部件安装在重分布板上，如印刷电路板。封装体可以包括外壳，该外壳遮盖半导体器件和内部电连接。
发明内容
在实施例中，一种电子部件包括：具有第一表面的半导体裸片，该第一表面包括第一电流电极和控制电极。该电子部件进一步包括具有第一表面的裸片焊盘，多个引线以及被耦合至多个引线中的第一引线的鸥翼形传导元件。第一电流电极被安装在裸片焊盘上，并且鸥翼形传导元件被耦合在控制电极和第一引线之间。
在实施例中，一种引线框架包括至少一个部件位置。该部件位置包括裸片焊盘和与该裸片焊盘的侧部相邻布置的多个引线。多个引线中的第一引线包括：具有与裸片焊盘的第一表面基本上共面并且与裸片焊盘隔开一定距离的第一端，以及被布置在与裸片焊盘的第一表面隔开一定距离的平面中的第二端。
附图说明
附图中的元件不一定是相对于彼此成比例的。相同的编号指定对应的相似部分。除非相互排斥，否则可以将所示实施例的各种特征进行组合。将附图中描绘的实施例在下面说明书中进行详述。
图1示出了根据第一实施例的电子部件的截面图。
图2示出了根据第一实施例的电子部件的顶视图。
图3示出了根据第二实施例的电子部件的顶视图。
图4示出了根据第二实施例的电子部件的截面图。
图5示出了半导体裸片的顶视图。
图6示出了根据第二实施例的电子部件的透视图。
具体实施方式
下面的详细描述中，参考形成说明书的一部分的附图，且将本发明可实践的具体实施方式以说明的方式示出。在这方面，参考所描述的附图的方位，使用方向性的术语，如“顶部”、“底部”、“前面”、“后面”、“靠前”、“靠后”等。由于可以将实施例中的部件在多个不同定向上进行定位，因此，使用的方向性术语仅用于说明性目的而非限定性目的。应该可以理解，可以使用其他实施例，且可以做出结构性或逻辑性的改变而不偏离本发明范围。本文下述具体的实施方式不应理解为限定性的，并且本发明的范围由所附权利要求书所限定。
下面将阐述多个实施例。这种情况下，通过相同的或相似的参考标记来识别相同的结构特征。在本说明书的背景下，“侧向的”或“侧向方向”应该被理解为表示通常平行于半导体材料或半导体载体的侧向程度的方向或程度。因此，侧向方向大体上平行于这些表面或侧面延伸。相对而言，术语“垂直”或“垂直方向”应该被理解为表示通常垂直于这些表面或侧面，并因而垂直于侧向方向的方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如本说明书中所采用的，术语“耦合的”和/或“电耦合的”并不意在表示必须将元件直接耦合在一起，可以在“耦合的”或“电耦合的”元件之间存在居间元件。
如本说明书中所采用的，当元件，如层、区域或基底，被称为“在另一元件上”或延伸“至另一元件之上”时，该元件可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在居间元件。相反，当元件被称为“直接在另一元件上”或“直接延至另一元件上”时，则不存在居间元件。如本说明书中所采用的，当元件被称为“连接”或“耦合”到另一元件时，该元件可以直接“连接”或“耦合”到另一元件，或存在居间元件。相反，当元件被称作与另外元件“直接相连”或“直接相联”时，则不存在居间元件。
如本文中所使用的，“高压器件”，如高压耗尽型晶体管，是针对高压开关优化的电子器件。也就是说，针对采用该晶体管的应用，当晶体管断开时，其能够阻断高电压，该高电压如大约300V或更高，大约600V或更高，或大约1200V或更高，并且当晶体管导通时，其对于采用该晶体管的应用具有足够低的导通电阻(RON)。也就是说，当很大的电流通过该器件时，该器件承受足够低的传导损耗。高压器件可以至少能够阻断等于高压电源或者针对使用它的电路中的最大电压的电压。高压器件可以能够阻断300V，600V，1200V或其他应用所需的适当的阻断电压。
如本文中所使用的，“低压器件”，如低压增强型晶体管，是能够阻断低电压，如0V至Vlow之间的低电压的电子器件，但不能够阻断高于Vlow的电压。Vlow可以是大约10V、大约20V、大约30V、大约40V或在大约5V到50V之间，如在大约10V到30V之间。
图1示出了根据第一实施例的电子部件10的截面图，并且图2示出了根据第一实施例的电子部件10的顶视图。
电子部件10包括具有第一表面12的半导体裸片11，具有第一表面16的裸片焊盘15，以及多个引线17，其中仅第一引线18在图1的截面图中可见。电子部件10还包括的被耦合至第一引线18的鸥翼形传导元件19。第一电流电极13和控制电极14被布置在半导体裸片11的第一表面12上。第一电流电极13被安装在裸片焊盘15的第一表面16上，并且鸥翼形传导元件19被耦合在控制电极14和第一引线18之间。
鸥翼形传导元件19提供电子部件10的内部重分布结构的一部分。鸥翼形传导元件19包括第一端部分21，其被布置在半导体裸片11的至少控制电极14下，以及第二端部分或远端部分23，其基本上平行于第一端部分21并且被布置在与裸片焊盘15的第一表面16隔开并且在第一表面16上方的平面中。中心部分28将第一端部分21耦合至第二端部分23。在该实施例中，中心部分28是弯曲的，使得鸥翼形传导元件19可以被认为具有基本上S形的形状。至少第一端部分21和中心部分28被置于封装体外壳(用虚线29表示)内，并且提供内部接触区域而不是外部接触区域。
控制电极14被布置在鸥翼形传导元件19的第一端部分21的上表面20上。鸥翼形传导元件19的第一表面20和裸片焊盘15的第一表面16基本上共面。鸥翼形传导元件19的第一端部分21被置于与裸片焊盘15的侧面22相邻并与裸片焊盘15的侧面22隔开。半导体裸片11在裸片焊盘15与鸥翼形传导元件19之间延伸。
多个引线17中的每个引线包括第二端部分或远端部分23，该第二端部分或远端部分23被布置在与裸片焊盘15的第一表面16相隔一定距离的平面中。在图1所示的截面图中，多个引线17的远端部分23被置于裸片焊盘15的第一表面之上的平面中。
鸥翼形传导元件19的形状提供了重分布结构以用于封装体外壳29中的控制电极14。控制电极14与裸片焊盘15的第一表面16基本上共面，并且控制电极14被与裸片焊盘15的侧面22相邻布置，并与其隔开。在图1所示的截面图中，控制电极14面朝下。
鸥翼形传导元件19的第一端部分21的第一表面20基本上是平面的，且其被置于半导体裸片11的下面，使得第一端部分21的上表面20与裸片焊盘15的第一表面16基本上共面。鸥翼形传导元件19从控制电极14向上延伸至第一引线18的远端23，该远端被置于控制电极14所在平面的上方的平面中。
在根据第一实施例的电子部件10中，鸥翼形传导元件19由第一引线18的近端部分形成，该第一引线18具有下面的形式，使得其从裸片15的第一表面16所在平面之上的平面朝着裸片15的第一表面16延伸，并且该近端具有第一端部分21，该第一端部分具有与裸片15的第一表面16基本上共面的表面20。第一端部分21的第一表面20用作用于控制电极14的安装表面，并且鸥翼形传导元件19将控制电极14电耦合至第一引线18。
如图2的顶视图所示，电子部件10包括三个引线，其中第一引线18是三个引线的第一最外侧引线。三个引线的第二最外侧引线24延伸自裸片焊盘15，并且中心引线25与裸片焊盘的第二侧面26隔开一段距离。第二侧面26与第一侧面22基本上垂直，鸥翼形传导元件19与第一侧面22相邻布置。第二最外侧引线的远端部分23和中心引线25被布置在与第一最外侧引线18的远端部分23的共同平面中。将该共同平面被布置在裸片焊盘15的第一表面16上方。第二最外侧引线24向第一电流电极13提供电接触，第一电流电极13被布置在裸片焊盘15的第一表面16上并与其电耦合。
半导体裸片11可以包括晶体管器件，如包含了垂直漂移路径的功率晶体管器件。在这些实施例中，与第一主表面12相对的晶体管器件的第二主表面27包括第二电流电极，该第二电流电极可以通过传导元件，如键合线或接触夹电来耦合至中心引线25。
半导体裸片11可以包括晶体管器件，如包含垂直漂移路径的功率晶体管器件。功率晶体管器件可以包括MOSFET，绝缘栅双极晶体管(IGBT)或双极结式晶体管(BJT)。对于MOSFET器件，第一电流电极13可以是源极电极，控制电极14可以是栅极电极，并且第二电流电极可以是漏极电极。对于IGBT器件，第一电流电极13可以是发射极电极，控制电极14可以是栅极电极，并且第二电流电极可以是集电极电极。对于BJT器件，第一电流电极13可以是发射极电极，控制电极14可以是基极电极，并且第二电流电极可以是集电极电极。
图2中示出的多个引线17的布置使得晶体管器件以所谓“源极向下”布置进行安装，其中源极电极是第一电流电极13并且被布置在裸片焊盘15上，并且作为栅极电极的控制电极14被电耦合至第一引线18。漏极电极电耦合至中心引线25，使得电子部件10具有标准的栅极、漏极、源极的引脚顺序。
鸥翼形传导元件19可以包括被耦合至与裸片焊盘共面布置的控制电极14的第一端部分21，被耦合至第一引线的第二端部分23和被布置在第一端部分21和第二端部分23之间的弯曲部分28。鸥翼形传导元件19的第二端部分23可以例如通过点焊联结(joint)而附接至第一引线的上表面或下表面。
在一些实施例中，如图1和图2中所示的，鸥翼形传导元件19的第二端部分23与第一引线18是一体的。在这些实施例中，第一引线18和鸥翼形传导元件19可以通过深拉(deepdrawing)形成。
在一些实施例中，鸥翼形传导元件19与裸片焊盘15共面。在另外的实施例中，仅鸥翼形传导元件19的第一表面20与裸片焊盘15的第一表面16基本上共面。在这些实施例中，鸥翼形传导元件19的厚度可以小于裸片焊盘15的厚度。
裸片焊盘15可以具有各种形式。例如，裸片焊盘15可以是基本上矩形或正方形的，在一些实施例中，裸片焊盘15包括其中材料已经移除的切口。例如，裸片焊盘15可以包括切口，在该切口中材料已经从基本上矩形或正方形裸片焊盘的一个角中移除，使得该裸片焊盘15具有基本上L形的形状。鸥翼形传导元件19的第一端部分21可以被置于该切口内，使得该第一端部与裸片焊盘15隔开一定距离。在这些实施例中，鸥翼形传导元件19的第一端部分21在与裸片15的两个侧面相邻布置并被布置为与两个侧面隔开。在这些实施例中，裸片焊盘15可以被看作是在封装体外壳29中具有L形的轮廓。
在一些实施例中，鸥翼形传导元件19的第一端部分具有L形配置。可以使用该形式来在控制电极14与第一引线18之间提供重分布结构，该重分布结构在侧向方向上在裸片焊盘15的平面中延伸，并且从裸片焊盘15的上表面16的平面向多个引线17的远端部分23的方向延伸。
电子部件可以符合JEDEC封装大纲(outline)，例如TO-220大纲或TO-247大纲。
电子部件10可以包括多于一个的半导体裸片，例如，两个晶体管器件，如两个MOSFET器件，或者一个晶体管器件和一个二极管，例如，一个IGBT和一个二极管。
裸片焊盘15和多个引线17可以按引线框架的部件位置的形式来提供，其中相邻部件位置通过耦合条带来彼此耦合。耦合条带也可以支撑部件组合内的引线17，例如在相邻引线之间延伸的耦合条带。可以在电子部件的模制之后将耦合条带去除，以将引线彼此分开，并将每个电子部件与其引线框架中的部件位置分开。
部件位置中的每个位置可以包括裸片焊盘15和与裸片焊盘的单侧相邻布置的多个引线17。多个引线17中的第一引线18包括具有与裸片焊盘15的第一表面16基本上共面并与裸片焊盘15相隔一定距离的第一表面20的第一端部分21、以及被布置在与裸片焊盘15的第一表面16相隔一定距离的平面中(例如，在裸片焊盘15的第一表面16上方)的第二端部分23。
第一引线18可以形成第一最外侧引线。另一引线24可以延伸自裸片焊盘15。延伸自裸片焊盘15的引线24可以形成部件位置的第二最外侧引线。中心引线可以被布置在两个最外侧引线18、24之间，并且与裸片焊盘15隔开。
可以将裸片焊盘15的第一表面16用作用于半导体裸片11的第一电流电极13的安装表面，并且鸥翼形传导元件19的第一端部分21的第一表面20可以提供半导体裸片11的控制电极14的安装表面。
第一引线可以通过联结来附接至另一引线部分。该联结可以借助于具有高于将半导体裸片安装到裸片焊盘的熔点的焊料，通过点焊或焊接形成，并且也可以使用引线。
可以通过深拉或者另外机械地使第一引线形变来形成第一引线，使得第一引线在两个平面之间延伸。
图3示出了根据第二实施例的电子部件30的顶视图，图4示出了根据第二实施例的电子部件30的截面图。在该实施例中，电子部件30具有TO-220封装大纲。然而，电子部件并不限于该特定的封装大纲，且可以具有可以符合JEDEC封装大纲的不同大纲。
电子部件30包括裸片焊盘31，内部重分布结构32和半导体裸片33。裸片焊盘31包括保留在封装体外壳外部的散热器部分34。电子部件30还包括多个引线，特别是三个引线35、36和37，它们与裸片焊盘31的与散热器34的相对侧面38相邻布置。裸片焊盘包括形成于面向第一最外侧引线35的角中的凹陷39，使得裸片焊盘31具有基本上L形的形状。第二最外侧引线37延伸自裸片焊盘31，并且中心引线36被布置在最外侧引线35、37之间，并与裸片焊盘31的侧面38相邻并隔开。
裸片焊盘31的外轮廓和TO-220JEDEC封装的内部重分布结构32可以被重新配置为使得垂直功率晶体管器件33(如垂直功率MOSFET器件)能够按照所谓的源极向下布置被安装而同时保持栅极、漏极和源极的标准引脚布置。可以使用与漏极向下布置相对的源极向下布置来降低或避免当将漏级被安装在裸片焊盘上时所引起的干扰电流。
在该实施例中，半导体裸片33包括MOSFET器件，并且包括在第一主表面42上的源极电极形式的第一电流电极40以及栅极电极形式的控制电极41。半导体裸片33在相对的主表面44上包括在该实施例中作为漏极电极的第二电流电极43。第一电流电极40被安装在裸片焊盘31的上表面45上，并且控制电极41被置于裸片焊盘31的凹陷39中。
引线35、36、37中的每个引线具有远端部分46，该远端部分被置于裸片焊盘31的上表面45的上方。这些远端部分46提供了电子部件30的外部接触，利用该外部接触电子部件可以被安装在印刷电路板上或者与其电耦合。中心引线36可以被完全置于第一最外侧引线36和第二最外侧引线37的远端部分46的平面中。与裸片焊盘15的侧面38相邻的中心引线36的近端被置于裸片焊盘31的上表面45的平面上方的平面中。
从控制电极41至第一最外侧引线35的重分布结构32包括传导元件47，该传导元件具有被耦合至第一最外侧引线35的远端部分46的远端部分48，以及被耦合至控制电极41的近端部分49。传导元件47具有在传导元件48的近端部分49和远端部分48之间延伸的链接部分50。近端部分49被布置在凹陷39中并且与裸片焊盘31隔开。近端部分49具有上表面51，该上表面与裸片焊盘31的上表面45基本上共面。远端部分48被布置在第一最外侧引线35的远端部分46的下表面52上，以便将传导元件47电耦合至第一最外侧引线35，以及将控制电极41电耦合至第一最外侧引线35。
如图3中示出的顶部视图所示，传导元件47的近端部分49进一步包括突出部分53，该突出部分与裸片焊盘31的上表面45基本上共面地并且与链接部分50的长度基本上垂直地朝着裸片焊盘31延伸。突起部分53在控制电极41和引线33之间提供了侧向重分布结构。在图3所示的顶部视图中，传导元件47具有基本上L形的形状。
传导元件47的指状突出部分53被布置为与侧面54基本上垂直地延伸，使得传导元件47的最外侧端在半导体裸片33下面突出，特别地，在控制电极41下面突出，使得其保持不被源极电极40覆盖。
例如，取决于半导体裸片33的侧向尺寸，控制电极41在凹陷39中的位置和控制电极41距第一最外侧引线35的距离可能变化。传导元件47的指状突出53可以具有被配置为适应不同侧向尺寸的控制电极41和半导体裸片33(例如，晶体管器件)的不同位置的程度。
晶体管器件33的漏极电极43通过一个或多个传导构件55，如一个或多个键合线或接触夹电来耦合至中心引线36。电子部件30进一步包括封装体外壳57，其封装体裸片焊盘31的上表面45，半导体裸片33，传导元件47，键合线和引线35、36和37的近端部分。散热器部分34和裸片焊盘31的下表面56保持从封装体外壳57中暴露。引线35、36、37的远端部分46从封装体外壳57的侧面59突出。封装体外壳57包括模制复合物，如环氧树脂，其同样提供了引线35、36、37之间的电绝缘。
裸片焊盘31、散热器34和引线35、36、37可以包括铜。安装表面可以包括安装层，该安装层包括适于提供至第一电流电极40和/或控制电极41的适当的联结的材料。例如，如果使用软焊料将第一电流电极40安装到裸片焊盘31上，以及将控制电极40安装到内部重分布结构32的突出部分53上，则该安装层可以包括可由焊料湿化的材料，例如，Ni/Au。
如果使用键合线形式的传导元件55将第二电流电极43电耦合至引线，例如，至中心引线36，则中心引线36的接触区域部分可以包括适于形成可靠的至键合线的联结的材料，如NiP合金。安装层并不限于单层，并且可以包括不同材料的两层或更多层。如果使用接触夹形式的传导元件将第二电流电极电耦合至引线，则安装层可以包括可由焊料湿化的材料。
第一电流电极40、第二电流电极43和控制电极41中的每个可以包括金属焊盘。该金属焊盘可以包括一层或多层，以便向下面的晶体管结构提供可靠的连接，并且向诸如裸片焊盘31、重分布结构32和传导元件55之类的电子部件的连接元件提供可靠的键合。金属焊盘可以包括铜。
图5示出了半导体裸片33的第一主表面42的平面图，并示出了第一电流电极40和控制电极41的布置。控制电极41近似地被置于半导体裸片33的第一主表面42的边缘区域的中心，并且该控制电极在三个侧面上被第一电流电极40的部分围绕，该第一电流电极部分基本上覆盖主表面42的剩余区域。控制电极41通过例如介电层的区域而与第一电流电极电绝缘。
图6示出了根据第二实施例的电子部件30的透视图，特别是电极部件30的下表面58的透视图。该裸片焊盘31的下表面56保持在中心区域中从形成外壳57的绝缘材料中暴露。裸片焊盘31的边缘区域60由封装体外壳57的绝缘材料覆盖。该覆盖裸片焊盘31边缘区域60的绝缘材料与裸片焊盘31的下表面56基本上共面。裸片焊盘31的下表面58可以包括在***边缘区域中的台阶，外壳57的绝缘材料可以被布置在该台阶中。散热器34包括孔61，该孔可以被用于将散热器与例如为外部散热器的另一部件机械固定。
在该实施例中，由于源极电极被安装在裸片焊盘31的上表面45上并且与其电耦合，因此裸片焊盘31的下表面56和散热器34被耦合至源极电位。
在另外的实施例中，裸片焊盘31的下表面56覆盖有封装体外壳55的绝缘材料。在另外的实施例中，裸片焊盘31的下表面和散热器覆盖有外壳55的绝缘材料。
使用空间上相对的术语，如“下面”，“之下”，“下”，“上方”，“上”等，用于简化描述，以阐明一个元件相对于第二个元件的定位。这些术语旨在涵盖器件的不同定向，以及不同于附图中描绘的定向。
另外，术语，如“第一”，“第二”等也可以用于描述各种元件、区域、部分等，且并非旨在限定性的。类似的术语贯穿说明书中是指类似的部件。
如本文中所使用的，术语“具有”，“包含”，“包括”，“包括有”等为开放式术语，其指出所述元件或特征的存在，但并不排除额外的元件或特征。除非在文中另外明确指出，否则冠词“一个”、“一种”和“该”旨在包括单数与复数形式。
应该理解，除非特别指出，否则可以将本文中描述的各种实施例的特征彼此组合。
虽然文中描述并示出了具体实施例，但本领域的技术人员应当意识到，可以使用多种可替代的和/或等同的实现方式用于替代所示和所描述的具体实施例而不偏离本发明范围的情况。本申请旨在覆盖本文中讨论的具体实施例的调整与变化。因此，旨在于本发明仅由权利要求书及其等同物来限定。

Claims (17)

1.一种电子部件，包括：
具有第一表面的半导体裸片，所述第一表面包括第一电流电极和控制电极；
包括第一表面的裸片焊盘；
多个引线，以及
通过点焊连接被耦合至所述多个引线中的第一引线的鸥翼形传导元件，
其中所述第一电流电极被安装在所述裸片焊盘上，并且所述鸥翼形传导元件被耦合在所述控制电极和所述第一引线之间，
其中所述鸥翼形传导元件包括第一端，所述第一端具有与所述裸片焊盘的所述第一表面基本上共面的第一表面，
其中所述半导体裸片在所述裸片焊盘和所述鸥翼形传导元件的所述第一端之间延伸，并且
其中所述裸片焊盘在平面图中具有L形的配置。
2.根据权利要求1所述的电子部件，其中所述鸥翼形传导元件包括被耦合至所述控制电极并且与所述裸片焊盘共面布置的第一端部分、被耦合至所述第一引线的第二端部分、以及被布置在所述第一端部分和所述第二端部分之间的弯曲部分。
3.根据权利要求1所述的电子部件，其中所述第一引线是所述多个引线中的最外侧引线。
4.根据权利要求1所述的电子部件，其中所述鸥翼形传导元件被附接至所述第一引线的面朝所述裸片焊盘的表面，或所述鸥翼形传导元件被附接至所述第一引线的背离所述裸片焊盘的表面。
5.根据权利要求1所述的电子部件，其中所述多个引线是具有标准引脚的传导引线框架的部分。
6.根据权利要求1所述的电子部件，其中所述半导体裸片包括高压器件。
7.根据权利要求1所述的电子部件，其中所述半导体裸片包括晶体管器件。
8.根据权利要求1所述的电子部件，其中所述半导体裸片包括由MOSFET、IGBT和BJT组成的组中的一者。
9.根据权利要求1所述的电子部件，其中所述鸥翼形传导元件包括与所述裸片焊盘隔开的第一端部分。
10.根据权利要求9所述的电子部件，其中所述第一端部分包括L形的配置。
11.根据权利要求9所述的电子部件，其中所述第一端部分与所述裸片焊盘的两个侧面相邻布置。
12.根据权利要求1所述的电子部件，其中所述电子部件符合JEDEC封装大纲。
13.根据权利要求1所述的电子部件，其中所述鸥翼形传导元件的厚度小于所述第一引线的厚度。
14.一种电子部件，包括：
具有第一表面的半导体裸片，所述第一表面包括第一电流电极和控制电极；
包括第一表面的裸片焊盘；
多个引线，以及
被耦合至所述多个引线中的第一引线的鸥翼形传导元件，
其中所述第一电流电极被安装在所述裸片焊盘上，并且所述鸥翼形传导元件被耦合在所述控制电极和所述第一引线之间，
其中所述鸥翼形传导元件包括第一端，所述第一端具有与所述裸片焊盘的所述第一表面基本上共面的第一表面，
其中所述鸥翼形传导元件包括与所述裸片焊盘隔开的第一端部分
其中所述鸥翼形传导元件被设置为与所述多个引线中的所述第一引线分离的一件并且在平面图中具有L形的配置，以使得所述第一端部分与所述裸片焊盘共面并且垂直于所述鸥翼形传导元件的中间部分在所述平面图中的长度方向延伸。
15.根据权利要求14所述的电子部件，其中所述鸥翼形传导元件的厚度小于所述第一引线的厚度。
16.一种电子部件封装体，包括：
具有第一表面的半导体裸片，所述第一表面包括第一电流电极和控制电极；
包括第一表面的裸片焊盘；
多个引线，以及
被耦合至所述多个引线中的第一引线的鸥翼形传导元件，
其中所述第一电流电极被安装在所述裸片焊盘上，并且所述鸥翼形传导元件被耦合在所述控制电极和所述第一引线之间，
其中所述鸥翼形传导元件在所述封装体内延伸一段距离以使得所述鸥翼形传导元件具有与所述裸片焊盘的第一侧面相邻的第一端部分并且其他引线与所述裸片的基本上垂直于所述第一侧面的第二侧面相邻布置。
17.一种电子部件，包括：
具有第一表面的半导体裸片，所述第一表面包括第一电流电极和控制电极；
包括第一表面的裸片焊盘；
多个引线，以及
被耦合至所述多个引线中的第一引线的鸥翼形传导元件，其中所述第一引线由所述鸥翼形传导元件的经深拉的部分形成，
其中所述第一电流电极被安装在所述裸片焊盘上，并且所述鸥翼形传导元件被耦合在所述控制电极和所述第一引线之间，
其中所述鸥翼形传导元件包括第一端，所述第一端具有与所述裸片焊盘的所述第一表面基本上共面的第一表面，
其中所述半导体裸片在所述裸片焊盘和所述鸥翼形传导元件的所述第一端之间延伸，并且
其中所述裸片焊盘在平面图中具有L形的配置。
CN201510119964.2A 2014-03-19 2015-03-18 电子部件和引线框架 Active CN104934398B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/219,574 US9373566B2 (en) 2014-03-19 2014-03-19 High power electronic component with multiple leadframes
US14/219,574 2014-03-19

Publications (2)

Publication Number Publication Date
CN104934398A CN104934398A (zh) 2015-09-23
CN104934398B true CN104934398B (zh) 2018-04-17

Family

ID=54121498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510119964.2A Active CN104934398B (zh) 2014-03-19 2015-03-18 电子部件和引线框架

Country Status (3)

Country Link
US (1) US9373566B2 (zh)
CN (1) CN104934398B (zh)
DE (1) DE102015103555B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379193B2 (en) * 2014-08-07 2016-06-28 Semiconductor Components Industries, Llc Semiconductor package for a lateral device and related methods
US10672691B2 (en) 2017-12-18 2020-06-02 Littelfuse, Inc. Thin profile power semiconductor device package having face-to-face mounted dice and no internal bondwires
JP7353233B2 (ja) * 2020-05-14 2023-09-29 三菱電機株式会社 半導体装置
US11417538B2 (en) * 2020-05-22 2022-08-16 Infineon Technologies Ag Semiconductor package including leads of different lengths
TWI761105B (zh) * 2021-03-03 2022-04-11 南茂科技股份有限公司 半導體封裝結構及導線架

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066515A (en) * 1997-02-28 2000-05-23 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
WO2013047533A1 (ja) * 2011-09-29 2013-04-04 シャープ株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0470210A1 (en) * 1989-07-03 1992-02-12 General Electric Company Low inductance encapsulated package including a semiconductor chip
DE19806817C1 (de) 1998-02-18 1999-07-08 Siemens Ag EMV-optimierter Leistungsschalter
TW451392B (en) * 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
DE102004021054B4 (de) 2004-04-29 2014-09-18 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102004030042B4 (de) 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US8436429B2 (en) * 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066515A (en) * 1997-02-28 2000-05-23 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
WO2013047533A1 (ja) * 2011-09-29 2013-04-04 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
CN104934398A (zh) 2015-09-23
US9373566B2 (en) 2016-06-21
US20150270194A1 (en) 2015-09-24
DE102015103555A1 (de) 2015-10-08
DE102015103555B4 (de) 2022-03-24

Similar Documents

Publication Publication Date Title
CN104934398B (zh) 电子部件和引线框架
CN104779212B (zh) 半导体封装布置
US9230949B2 (en) Method of making stacked multi-chip packaging structure
US9287231B2 (en) Package structure with direct bond copper substrate
CN104810299B (zh) 电子部件、布置和方法
US8519545B2 (en) Electronic device comprising a chip disposed on a pin
CN104681553A (zh) 电子部件
US9679833B2 (en) Semiconductor package with small gate clip and assembly method
US20070145609A1 (en) Semiconductor package having improved thermal performance
US11482479B2 (en) Semiconductor device
JP2015142072A (ja) 半導体装置
US20210037674A1 (en) Packaged power electronic device, in particular bridge circuit comprising power transistors, and assembling process thereof
JP2012199436A (ja) 半導体装置及びその製造方法
TW201533885A (zh) 半導體裝置
EP3232468A1 (en) Heat dissipation structure of semiconductor device
CN107492531A (zh) 半导体装置
CN109698180A (zh) 半导体器件和制造方法
US9991183B2 (en) Semiconductor component having inner and outer semiconductor component housings
TW201620116A (zh) 半導體裝置
CN105489578B (zh) 叠层芯片封装结构
TWI237372B (en) Leadframe for multi-chip package and method for manufacturing the same
US8853835B2 (en) Chip arrangements, a chip package and a method for manufacturing a chip arrangement
US9685396B2 (en) Semiconductor die arrangement
JPWO2014192348A1 (ja) 半導体装置
CN205282470U (zh) 叠层芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant