CN104900272A - 动态随机存取存储器的测试方法、测试焊盘的设计方法、存储器晶圆 - Google Patents
动态随机存取存储器的测试方法、测试焊盘的设计方法、存储器晶圆 Download PDFInfo
- Publication number
- CN104900272A CN104900272A CN201510293319.2A CN201510293319A CN104900272A CN 104900272 A CN104900272 A CN 104900272A CN 201510293319 A CN201510293319 A CN 201510293319A CN 104900272 A CN104900272 A CN 104900272A
- Authority
- CN
- China
- Prior art keywords
- dynamic ram
- pad
- testing
- testing weld
- weld pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种适用于动态随机存取存储器的测试方法，包括：提供设置有若干动态随机存取存储器的存储器晶圆，动态随机存取存储器间的切割道上设置有若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘；选通测试焊盘同时对一个或多个动态随机存取存储器进行晶圆测试。本发明增加了动态随机存取存储器有效的版上面积，提高了动态随机存取存储器的测试效率，节省了测试时间。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种动态随机存取存储器的测试方法、测试焊盘的设计方法、存储器晶圆。
背景技术
动态随机存取存储器（DRAM，Dynamic Random Access Memory）具有容量大、速度快、单元成本低等特点，因此用途极为广泛。经过长期的发展，目前DRAM已经发展出多种多代产品，比如：在高性能领域已经从第一代DDR进化到第五代的DDR5，在低功耗的应用场合已经从LPDDR进化到LPDDR2。
图1 所示，目前的DRAM芯片，每一个芯片单元都有独立的CP测试PAD来对DRAM进行测试和修复。这些测试PAD包含电源PAD,信号PAD，指令PAD和地址PAD。这些PAD在完成测试后，就不再需要了，也不用封装出去。主要缺点：CP测试的PAD数量较多，占据了相当一部分芯片面积。在进行读写测试和老化测试和修补时，每颗DRAM芯片都通过独立的CP PAD来进行操作，而测试机台的效率通常受限于测试PAD的数目，这样每次能够同时测试的DRAM芯片就受到CP PAD数目的限制，测试的时间较长，测试成本较高。
发明内容
本发明提供一种适用于动态随机存取存储器的测试方法，包括：
提供设置有若干动态随机存取存储器的存储器晶圆，所述动态随机存取存储器间的切割道上设置有若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘；选通测试焊盘同时对一个或多个动态随机存取存储器进行晶圆测试。
优选的，所述晶圆测试的步骤后，沿所述切割道切割存储器晶圆形成若干单个动态随机存取存储器芯片，进行封装。
优选的，所述测试焊盘包括至少两个选择焊盘，所述选择焊盘分别对应于周围的动态随机存取存储器。
优选的，同时选通选择焊盘，同时对至少两个动态随机存取存储器测试，提高测试效率。
优选的，分别选通选择焊盘，不同时间对单个动态随机存取存储器测试。
优选的，所述两个动态随机存取存储器共用相邻的测试焊盘，所述相邻的动态随机存取存储器的器件布局的方向相差180度。
优选的，所述动态随机存取存储器内还包括若干设置于非切割道的第二焊盘，第二焊盘适于封装后电性连接于外部。
本发明还提供一种动态随机存取存储器的测试焊盘的设计方法，包括：形成包括若干动态随机存取存储器的存储器晶圆；动态随机存取存储器间的切割道上设置若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘。
优选的，所述测试焊盘包括至少两个选择焊盘，所述选择焊盘分别对应于周围的动态随机存取存储器。
优选的，所述两个动态随机存取存储器共用相邻的测试焊盘，所述相邻的动态随机存取存储器的器件布局的方向相差180度。
本发明还提供一种存储器晶圆，包括：若干动态随机存取存储器；设置于动态随机存取存储器间切割道上的若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘。
优选的，所述测试焊盘包括至少两个选择焊盘，所述选择焊盘分别对应于周围的动态随机存取存储器。
优选的所述两个动态随机存取存储器共用相邻的测试焊盘，所述相邻的动态随机存取存储器的器件布局的方向相差180度。
本发明通过将CP测试中使用而于封装后不需要的测试焊盘设置于相邻动态随机存取存储器之间的切割道上，并于CP测试后沿切割道切除进行芯片级封装，采用该设计方式及测试方法能增加了动态随机存取存储器有效的版上面积，提高了动态随机存取存储器的测试效率，节省了测试时间。
附图说明
图1为现有技术中动态随机存取存储器的测试焊盘设计方法；
图2为本发明第一实施例的动态随机存取存储器的测试焊盘的结构示意图；
图3为本发明第二实施例的动态随机存取存储器的测试焊盘的结构示意图；
图4为本发明一种动态随机存取存储器的测试方法的流程图；
图5为本发明一种动态随机存取存储器的测试焊盘的设计方法流程图。
具体实施方式
请参考图1，图1为现有技术中动态随机存取存储器的测试焊盘设计方法，请参考图1，存储器晶圆（未标注）上设置有若干动态随机存取存储器芯片，每一动态随机存取存储器芯片100在芯片版面内一定区域设置有独立CP测试焊盘101，CP测试焊盘用于对动态随机存取存储器芯片100进行测试和修复。其中CP测试焊盘101包括：电源焊盘102，信号焊盘103，指令焊盘104，地址焊盘105。由于CP测试焊盘适用于芯片中测，在测试完毕后，就不需要了，也不需要封装出去。由于CP测试焊盘的不可或缺性及后续封装不需要，再加上现有设计中放置于芯片版面设计内，会占用芯片的有效面积。此外每颗动态随机存取存储器芯片都采用各自独立的CP测试焊盘来操作，而测试机台的效率通常受限于相应的CP测试焊盘101数量，这样每次能同时测试的动态随机存取存储器芯片会受到CP测试焊盘数量的限制，导致测试时间较长，测试成本较高。
请参考图2，图2本发明第一实施例的动态随机存取存储器的测试焊盘的结构示意图；请参考图2，图2中包括第一动态随机存取存储器芯片201和第二动态随机存取存储器芯片202，在存储器晶圆中包含的每一个动态随机存取存储器芯片的芯片版内设计相同，相邻的第一动态随机存取存储器芯片201和第二动态随机存取存储器芯片202设置的方向相差180度。在相邻动态随机存取存储器间的切割道21上设置有若干测试焊盘210，在本实施例中两个动态随机存取存储器可共用相邻的测试焊盘，所述测试焊盘包括至少两个选择焊盘，选择焊盘A2１１、选择焊盘B２１２；选择焊盘A２１１对应第一动态随机存取存储器２０１，选择焊盘B２１２对应第二动态随机存取存储器２０２；在第一状态，同时选通选择焊盘A211、选择焊盘B212，同时对至少两个动态随机存取存储器测试，这样相比较现有技术在单位时间内测试效率提高一倍；在第二状态，可选择的分别选通选择焊盘，不同时间对单个动态随机存取存储器单元测试；在第一动态随机存取存储器芯片201芯片版面内部还设置有若干第二焊盘A221，在第二动态随机存取存储器芯片202芯片版面内部还设置有若干第二焊盘B222，该些第二焊盘A221、第二焊盘B222设置于非切割道上。其中，测试焊盘210包括：电源焊盘213、信号焊盘214、指令焊盘215、地址焊盘216等适于进行CP测试中的读写测试和老化测试，便于检验芯片并修补芯片。在做完CP测试后，沿切割道切割存储器晶圆形成若干单个的动态随机存取存储器芯片，进行芯片的芯片级封装，此时第二焊盘A、第二焊盘B仍然保留于芯片内部，在封装完成后，第二焊盘A、第二焊盘B适于封装后电性连接于芯片封装完成的模组外部。
请参考图3，图3本发明第二实施例的动态随机存取存储器的测试焊盘的结构示意图；图2中包括第一动态随机存取存储器芯片301、第二动态随机存取存储器芯片302、第三动态随机存取存储器芯片303和第四动态随机存取存储器芯片304，在存储器晶圆中包含的动态随机存取存储器器芯片的芯片版内设计相同，相邻的第一动态随机存取存储器芯片301和第二动态随机存取存储器芯片302设置的方向相同；第三动态随机存取存储器芯片303和第四动态随机存取存储器芯片304设置的方向相同，并与第一动态随机存取存储器芯片301和第二动态随机存取存储器芯片302的器件布局方向相差180度，在综合考虑版图布线及资源利用的情况下，相邻的动态随机存取存储器的器件布局方向可以相同也可选择的相差90度、180度、270度。在相邻动态随机存取存储器间的切割道31上设置有若干测试焊盘310，在本实施例中于一条方向的切割道31上设置有测试焊盘310，在另一实施例中可选择的于所有切割道31上设置有测试焊盘310。所述测试焊盘310包括至少四个选择焊盘，选择焊盘A3１１、选择焊盘B3１２、选择焊盘C3１3、选择焊盘D3１4；选择焊盘A3１１对应第一动态随机存取存储器3０１，选择焊盘B3１２对应第二动态随机存取存储器3０２；选择焊盘C3１3对应第三动态随机存取存储器3０3，选择焊盘C3１4对应第四动态随机存取存储器3０4；在第一状态，可选择的同时选通择焊盘A3１１、选择焊盘B3１２、选择焊盘C3１3、选择焊盘D3１4，同时对四个动态随机存取存储器芯片测试，这样测试速度为现有技术在单位时间内测试速度的四倍；在第二状态，可选择的分别选通四个选择焊盘，不同时间对单个动态随机存取存储器单元测试；在第一动态随机存取存储器芯片301芯片版面内部还设置有若干第二焊盘A321，在第二动态随机存取存储器芯片302芯片版面内部还设置有若干第二焊盘B322，在第三动态随机存取存储器芯片303芯片版面内部还设置有若干第二焊盘C323，在第四动态随机存取存储器芯片304芯片版面内部还设置有若干第二焊盘D324，该些第二焊盘A321、第二焊盘B322、第二焊盘C323、第二焊盘D324设置于非切割道上。其中，测试焊盘310包括：电源焊盘315、信号焊盘316、指令焊盘317、地址焊盘318等适于进行CP测试中的读写测试和老化测试，便于检验芯片并修补芯片。在做完CP测试后，沿切割道切割存储器晶圆形成若干单个的动态随机存取存储器芯片，进行芯片的芯片级封装，此时第二焊盘A、第二焊盘B、第二焊盘C、第二焊盘D仍然保留于芯片内部，在封装完成后，第二焊盘A、第二焊盘B、第二焊盘C、第二焊盘D适于封装后电性连接于芯片封装完毕的模组外部。
请参考图4，为本发明一种动态随机存取存储器的测试方法的流程图。S101提供设置有若干动态随机存取存储器的存储器晶圆，所述动态随机存取存储器间的切割道上设置有若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘；S103选通测试焊盘同时对一个或多个动态随机存取存储器进行晶圆测试。S105所述晶圆测试的步骤后，沿所述切割道切割存储器晶圆形成若干单个动态随机存取存储器芯片，进行封装。测试焊盘包括至少两个选择焊盘，所述选择焊盘分别对应于周围的动态随机存取存储器。选通选择焊盘的步骤还包括：同时选通选择焊盘，同时对至少两个动态随机存取存储器测试，提高测试效率。选通选择焊盘的步骤还包括：分别选通选择焊盘，不同时间对单个动态随机存取存储器测试。两个动态随机存取存储器共用相邻的测试焊盘，所述相邻的动态随机存取存储器的器件布局的方向相差180度。动态随机存取存储器内还包括若干设置于非切割道的第二焊盘，第二焊盘适于封装后电性连接于外部。
请参考图5，图5为本发明一种动态随机存取存储器的测试焊盘的设计方法的流程图，动态随机存取存储器的测试焊盘的设计方法，包括：S201形成包括若干动态随机存取存储器的存储器晶圆；S203动态随机存取存储器间的切割道上设置若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘。测试焊盘包括至少两个选择焊盘，所述选择焊盘分别对应于周围的动态随机存取存储器。所述两个动态随机存取存储器共用相邻的测试焊盘，所述相邻的动态随机存取存储器的器件布局的方向相差180度。
本发明一实施例中还提供一种存储器晶圆，存储器晶圆包括若干动态随机存取存储器；设置于动态随机存取存储器间切割道上的若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘。测试焊盘包括至少两个选择焊盘，所述选择焊盘分别对应于周围的动态随机存取存储器。两个动态随机存取存储器共用相邻的测试焊盘，所述相邻的动态随机存取存储器的器件布局的方向相差180度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种适用于动态随机存取存储器的测试方法，其特征在于，包括：
提供设置有若干动态随机存取存储器的存储器晶圆，所述动态随机存取存储器间的切割道上设置有若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘；
选通测试焊盘同时对一个或多个动态随机存取存储器进行晶圆测试。
2.根据权利要求1所述的适用于动态随机存取存储器的测试方法，其特征在于，还包括：所述晶圆测试的步骤后，沿所述切割道切割存储器晶圆形成若干单个动态随机存取存储器芯片，进行封装。
3.根据权利要求1所述的适用于动态随机存取存储器的测试方法，其特征在于，所述测试焊盘包括至少两个选择焊盘，所述选择焊盘分别对应于周围的动态随机存取存储器。
4.根据权利要求3所述的适用于动态随机存取存储器的测试方法，其特征在于，同时选通选择焊盘，同时对至少两个动态随机存取存储器测试，提高测试效率。
5.根据权利要求3所述的适用于动态随机存取存储器的测试方法，其特征在于，分别选通选择焊盘，不同时间对单个动态随机存取存储器测试。
6.根据权利要求1所述的适用于动态随机存取存储器的测试方法，其特征在于，所述两个动态随机存取存储器共用相邻的测试焊盘，所述相邻的动态随机存取存储器的器件布局的方向相差180度。
7.根据权利要求1所述的适用于动态随机存取存储器的测试方法，其特征在于，所述动态随机存取存储器内还包括若干设置于非切割道的第二焊盘，第二焊盘适于封装后电性连接于外部。
8.一种动态随机存取存储器的测试焊盘的设计方法，其特征在于，包括：
形成包括若干动态随机存取存储器的存储器晶圆；
动态随机存取存储器间的切割道上设置若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘。
9.根据权利要求8所述的动态随机存取存储器的测试焊盘的设计方法，其特征在于，所述测试焊盘包括至少两个选择焊盘，所述选择焊盘分别对应于周围的动态随机存取存储器。
10.根据权利要求8所述的动态随机存取存储器的测试焊盘的设计方法，其特征在于，所述两个动态随机存取存储器共用相邻的测试焊盘，所述相邻的动态随机存取存储器的器件布局的方向相差180度。
11.一种存储器晶圆，其特征在于，包括：
若干动态随机存取存储器；
设置于动态随机存取存储器间切割道上的若干测试焊盘，至少两个动态随机存取存储器共用相邻的测试焊盘。
12.根据权利要求11所述的存储器晶圆，其特征在于，所述测试焊盘包括至少两个选择焊盘，所述选择焊盘分别对应于周围的动态随机存取存储器。
13.根据权利要求11所述的存储器晶圆，其特征在于，所述两个动态随机存取存储器共用相邻的测试焊盘，所述相邻的动态随机存取存储器的器件布局的方向相差180度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510293319.2A CN104900272A (zh) | 2015-06-02 | 2015-06-02 | 动态随机存取存储器的测试方法、测试焊盘的设计方法、存储器晶圆 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510293319.2A CN104900272A (zh) | 2015-06-02 | 2015-06-02 | 动态随机存取存储器的测试方法、测试焊盘的设计方法、存储器晶圆 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104900272A true CN104900272A (zh) | 2015-09-09 |
Family
ID=54032888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510293319.2A Pending CN104900272A (zh) | 2015-06-02 | 2015-06-02 | 动态随机存取存储器的测试方法、测试焊盘的设计方法、存储器晶圆 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900272A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106971756A (zh) * | 2017-03-10 | 2017-07-21 | 上海华力微电子有限公司 | 一种提高芯片同测数的方法 |
| CN115083940A (zh) * | 2022-07-21 | 2022-09-20 | 晶芯成(北京)科技有限公司 | 晶圆测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050268186A1 (en) * | 2004-05-06 | 2005-12-01 | Wei-Jung Chen | Semiconductor wafer with test circuit and manufacturing method |
| JP2008218614A (ja) * | 2007-03-02 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN102110659A (zh) * | 2009-12-28 | 2011-06-29 | 海力士半导体有限公司 | 半导体装置及其探针测试方法 |
| CN103366798A (zh) * | 2013-07-10 | 2013-10-23 | 格科微电子（上海）有限公司 | 动态随机存取存储器及制造方法、半导体封装件及封装方法 |
| US20150144915A1 (en) * | 2013-11-28 | 2015-05-28 | Lg Display Co., Ltd. | Display Panel for Display Device |
| CN204791991U (zh) * | 2015-06-02 | 2015-11-18 | 格科微电子（上海）有限公司 | 存储器晶圆 |
-
2015
- 2015-06-02 CN CN201510293319.2A patent/CN104900272A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050268186A1 (en) * | 2004-05-06 | 2005-12-01 | Wei-Jung Chen | Semiconductor wafer with test circuit and manufacturing method |
| JP2008218614A (ja) * | 2007-03-02 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN102110659A (zh) * | 2009-12-28 | 2011-06-29 | 海力士半导体有限公司 | 半导体装置及其探针测试方法 |
| CN103366798A (zh) * | 2013-07-10 | 2013-10-23 | 格科微电子（上海）有限公司 | 动态随机存取存储器及制造方法、半导体封装件及封装方法 |
| US20150144915A1 (en) * | 2013-11-28 | 2015-05-28 | Lg Display Co., Ltd. | Display Panel for Display Device |
| CN204791991U (zh) * | 2015-06-02 | 2015-11-18 | 格科微电子（上海）有限公司 | 存储器晶圆 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106971756A (zh) * | 2017-03-10 | 2017-07-21 | 上海华力微电子有限公司 | 一种提高芯片同测数的方法 |
| CN106971756B (zh) * | 2017-03-10 | 2021-06-01 | 上海华力微电子有限公司 | 一种提高芯片同测数的方法 |
| CN115083940A (zh) * | 2022-07-21 | 2022-09-20 | 晶芯成(北京)科技有限公司 | 晶圆测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106548807B (zh) | 修复电路、使用它的半导体装置和半导体*** | |
| US9287268B2 (en) | Dynamic random access memory (DRAM) and production method, semiconductor packaging component and packaging method | |
| KR100781431B1 (ko) | 반도체 웨이퍼 칩을 테스트하고 개별적으로 구성하는 방법및 시스템 | |
| EP3267441A1 (en) | Three-dimensional flash memory system | |
| RU2438164C2 (ru) | Система функционального тестирования корпусированных микросхем оперативно запоминающих устройств | |
| US20070136626A1 (en) | Storage efficient memory system with integrated BIST function | |
| KR102553267B1 (ko) | 멀티-채널 패키지, 및 그 패키지를 테스트하는 테스트 장치 및 테스트 방법 | |
| CN104733050A (zh) | 半导体芯片、包括其的层叠芯片及其测试方法 | |
| US8817547B2 (en) | Apparatuses and methods for unit identification in a master/slave memory stack | |
| KR20110052133A (ko) | 반도체 장치 | |
| CN204791991U (zh) | 存储器晶圆 | |
| CN104900272A (zh) | 动态随机存取存储器的测试方法、测试焊盘的设计方法、存储器晶圆 | |
| CN105826274A (zh) | 半导体封装方法、半导体封装件及动态随机存取存储器的制作方法 | |
| CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
| CN103778966B (zh) | 堆叠芯片模块及其制造和维修方法 | |
| KR20100121475A (ko) | 전자 회로의 수율을 증가시키는 방법 및 장치 | |
| CN109346121A (zh) | 一种存储芯片的测试方法以及测试装置 | |
| CN103310849A (zh) | 测试电路、存储器***以及存储器***的测试方法 | |
| US20160099077A1 (en) | Test system simultaneously testing semiconductor devices | |
| CN117316250A (zh) | 一种阻变存储器的容量和性能测试方法 | |
| Aswin et al. | Implementation and Validation of Memory Built in Self Test (MBIST)–Survey | |
| Ramirez et al. | On UVM reliability in mixed-signal verification | |
| Chou et al. | A built-in self-repair scheme for 3-D RAMs with interdie redundancy | |
| CN110648715B (zh) | 一种低电压sram写半选择故障的测试方法 | |
| US8503260B2 (en) | Semiconductor memory device, method of testing the same and system of testing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150909 |