CN104900183A - 用于led显示驱动的多电流驱动芯片 - Google Patents

Abstract

本发明提供了一种用于LED显示驱动的多电流驱动芯片，包括：多电流发生器，用于产生多级电流，并保证多输出通道间电流的一致性；波形发生器，用于实现对多输出通道的波形、电流控制，使输出通道的电流、PWM与灰阶图像数据所需要的LED亮度一致，达到表现图像信息的最终目的。本发明的有益效果是：本发明解决了现有技术在高刷新率、高灰度等方面的矛盾，使在实现真正高刷新率的同时，也满足高灰度表现。

Description

用于LED显示驱动的多电流驱动芯片

技术领域

本发明涉及LED显示驱动技术领域，尤其涉及用于LED显示驱动的多电流驱动芯片。

背景技术

目前，市场上主流的LED显示驱动，主要有两种大的方式：

方式1：采用传统PWM恒流，只有单一电流，PWM波形由控制***产生，例如MBI5024，SUM2017等。该方案因每个数据位单独传输、低数据位因显示时间短，但传递数据依然需要固定时间，不能有效利用显示空闲时间，使得显示效率受到影响，同时也使刷新率受到影响，当一个数据组串联驱动芯片越多时，显示效率和刷新率受到影响越大。

方式2：内建PWM恒流，只有单一电流，PWM波形由驱动芯片自行产生，例如MBI5153、SUM2030等。这种方式显示和数据传递采用乒乓操作，显示效率不受影响，在灰度表现效果上，比方式1有了很大提高，但依然不能满足高刷新和高灰度显示的要求。

现有技术的这两种方法，都采用了单一电流，显示灰度都只能依靠PWM方式。即以同样的电流，形成同样的亮度，用不同脉冲宽度去控制点亮时间，在一定时间内，利用人眼的视觉平均作用，让人感知到不同的灰度效果。

以16bit灰度级，灰阶时钟最大33MHZ、16扫描为例，计算刷新率下：

刷新周期为：2¹⁶*(1/33)*(1/16)＝31.775ms，

刷新率为：1*10³/31.775＝31.47HZ，

对LED显示屏而言，至少需要刷新率240HZ以上，才没有闪烁感，31HZ的刷新率实在是太低了。为了提高刷新率，只好将灰度级降低，例如将灰度级从16bit降低到14bit，其他依然是灰阶时钟最大33MHZ、16扫描为例，计算刷新率下：

刷新周期为：2¹⁴*(1/33)*(1/16)＝8ms，

刷新率为：1*10³/8＝120HZ，

例中的灰阶时钟33MHZ是以目前最大可用值来算的，实际上，考虑到单元板的布线等因素，灰阶时钟都不能用到这么高，而是经常使用16.67MHZ，按此计算，刷新率将只有上面计算的一半。

另外，因为最低亮度取决于单一电流对应的亮度和最小脉冲宽度二者的综合作用，为达到一定的整体亮度，该电流不能做到太小；而最小脉宽，因受PCB布线、驱动芯片性能等影响，也不可能做到太窄，以目前最高可以做到33MHZ计算，最低灰度还是不能达到理想要求。

即，当前的LED显示驱动，因采用单一电流下的PWM技术，为实现高灰度显示，将导致刷新率不好；而为了得到高刷新率，就不得不牺牲灰度表现；高刷新率和高灰度级不能同时兼顾。

发明内容

为了解决现有技术中的问题，本发明提供了一种用于LED显示驱动的多电流驱动芯片。

本发明提供了一种用于LED显示驱动的多电流驱动芯片，包括：

多电流发生器，用于产生多级电流，并保证多输出通道间电流的一致性；

波形发生器，用于实现对多输出通道的波形、电流控制，使输出通道的电流、PWM与灰阶图像数据所需要的LED亮度一致，达到表现图像信息的最终目的。

作为本发明的进一步改进，该多电流驱动芯片还包括寄存器、乒乓结构缓存，所述乒乓结构缓存分别与所述寄存器和所述波形发生器相连；其中，

寄存器，用于判别当前串行移入的数据是图像数据、还是配置寄存器数据，若是图像数据，则将其存放于乒乓结构缓存中，若是配置寄存器数据，则放到相应的配置寄存器中；

乒乓结构缓存分成两个块随机存储器，组成一个乒乓结构，其中一个块随机存储器接收当前传入的一帧图像数据，并暂存，另一个块随机存储器将已存放的上一帧图像数据读出，送给显示电路，显示上一帧图像。

作为本发明的进一步改进，所述寄存器为16bit移位寄存器，所述16bit移位寄存器在数据时钟DCLK、串行数据输入端SDI、以及锁存信号LE的共同作用下，判别当前串行移入的数据是图像数据、还是配置寄存器数据，若是图像数据，则将其存放于乒乓结构缓存中，若是配置寄存器数据，则放到相应的配置寄存器中。

作为本发明的进一步改进，所述乒乓结构缓存为16Kbit乒乓结构缓存，16Kbit乒乓结构缓存分成两个各8Kbit的块随机存储器，组成一个乒乓结构，其中一个块随机存储器接收当前传入的一帧图像数据，并暂存，另一个块随机存储器将已存放的上一帧图像数据读出，送给显示电路，显示上一帧图像。

作为本发明的进一步改进，所述乒乓结构缓存包括行译码电路、列译码电路、乒乓控制电路、存储单元，其中，所述行译码电路和所述列译码电路共同组成存储单元的寻址电路，所述乒乓控制电路用于控制两个块随机存储器。

作为本发明的进一步改进，该多电流驱动芯片还包括配置寄存器，所述配置寄存器与所述乒乓结构缓存相连。

作为本发明的进一步改进，该多电流驱动芯片还包括指令分析器和同步控制器，其中，

所述指令分析器，用于分析当前接收的波形，判断是数据指令还是控制指令，并存放到相应的目的的；

所述同步控制器，用于根据同步指令、灰阶时钟个数、以及配置寄存器的设置，确定场同步头、行同步头、场消隐、行消隐、换行。

作为本发明的进一步改进，该多电流驱动芯片通过电流幅度调整，从而实现多级电流部分曲线斜率可调。

作为本发明的进一步改进，该多电流驱动芯片的多级电流部分和PWM部分最小脉宽都可调。

本发明的有益效果是：本发明解决了现有技术在高刷新率、高灰度等方面的矛盾，使在实现真正高刷新率的同时，也满足高灰度表现。

附图说明

图1是本发明的原理框图；

图2是本发明的多级电流部分曲线斜率可调示意图；

图3是本发明的多级电流部分和PWM部分最小脉宽都可调示意图。

具体实施方式

针对现有驱动方案，高刷新率和高灰度级不能同时兼顾的问题，本发明用多级电流下的PWM技术，解决了在满足高刷新率条件下，同样实现高灰度显示，使LED显示同时满足高刷新率和高灰度要求。

大量试验得知，视觉亮度可以是恒定电流下的恒定亮度视觉平均，也可以直接将电流降低，使LED发光亮度直接达到预定亮度，使亮度直接达到预定亮度，不需要PWM调制，可以近似认为瞬间达到预定亮度，若各位权重亮度都由不同电流直接实现，即多电流驱动，则可以实现高刷新、高灰阶、低亮度。当所有数据位不是完全以不同电流级表示亮度时，则可以采用多电流加PWM的综合驱动方式。

以每种颜色16位数据，电流级数8级为例，说明多电流驱动的原理：

从上表可以看出，显示周期数变成只有16，若驱动芯片采用自扫方式，则显示周期数变成只有10。最小占空比为1/256，灰阶时钟20MHz，数据扫描16扫。计算完整帧的图像刷新率：

图像刷新率＝灰阶时钟频率最小占空比/(显示周期数×数据扫描行数)＝20/(16×256×16)＝305Hz。

若按自扫方式，完整帧的图像刷新率更高：

图像刷新率＝灰阶时钟频率×最小占空比/(显示周期数×数据扫描行数)＝20/(10×256×16)＝488Hz。

在同样的灰阶时钟下，恒流驱动芯片的完整帧图像刷新率，最好情况下为：

图像刷新率＝传送时钟频率/(65535×数据扫描行数)＝19Hz，远低于多电流驱动芯片的305Hz，也更低于采用自扫多电流驱动的488Hz，刷新率提升达16倍之多。

在实际使用中，多电流的级数可能会根据具体的显示单元板PCB布线、LED特性等不同而不同，可以通过配置寄存器灵活设置。

可以将电流级数设置为每一个数据位有一个不同电流级，如下表：

电流级	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
																	数据位	Q15	Q14	Q13	Q12	Q11	Q10	Q9	Q8	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0
位权重	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

在此情况下，所有电流级电流可以根据数据位依次输出，得到完整帧的图像刷新率：

图像刷新率＝灰阶时钟频率×最小占空比/(显示周期数×数据扫描行数)＝20/(16256×16)＝305Hz；

当改变最小占空比大小时，可以有效改变图像刷新率，这是对控制***分时送数---显示的算法；当使用自扫算法，所有数据位的电流可以累加一次性送出，此时的显示周期数变成1，得到完整帧的图像刷新率：

图像刷新率＝灰阶时钟频率×最小占空比/(显示周期数×数据扫描行数)＝20/(256×16)＝4880Hz，刷新率无与伦比。此时依然可以通过调整最小占空比，来改变图像刷新率。

下面再以将电流级数设置为两级，第一级电流为I，第二级电流为I/N，高位部分用第一级I的PWM方法实现，低位部分用第二级电流I/N的PWM实现(N可设置，I/N可由DAC实现)。在时间上将两部分先后显示即表现出了显示数据所对应的灰阶。例：

如果显示灰阶由16位数据产生，显示方法可如下：

将16位数据的高10位用第一级电流表示，其余低6位用第二级电流表示。高10位数据分为两部分：高6位和低4位。如下表：

显示数据	data[15:10]	data[9:6]	data[5:0]
				电流大小	I	I	I/32
显示时间	64*16	16	64T
				LED导通时间	65*data[15:10]	data[9:6]	data[5:0]

显示完整一行数据需要63+1+4＝68个显示时钟GCLK。若显示时钟周期T＝30ns，扫描完整一帧需(68+T_blanking)*16*30ns≈(32.64+0.48*T_blanking)us。

公式中的T_blanking是每一行的消影时间。

如图1所示，本发明公开了一种多电流驱动芯片，该多电流驱动芯片包括：

多电流发生器：多电流发生器是该多电流驱动芯片的核心之一，需要产生精确、有足够驱动能力的多级电流，并要保证16输出通道间电流的一致性。

波形发生器：波形发生器也是该多电流驱动芯片的核心之一，该波形发生器需要融合变电流、PWM等算法于一体，最终实现对16输出通道的波形、电流控制,使输出通道的电流、PWM与灰阶图像数据所需要的LED亮度一致，达到表现图像信息的最终目的。

寄存器，优选为16bit移位寄存器，16bit移位寄存器在数据时钟DCLK、串行数据输入端SDI、以及锁存信号LE的共同作用下，判别当前串行移入的数据是图像数据、还是配置寄存器数据，若是图像数据，则将其存放于16Kbit乒乓结构RAM(16Kbit乒乓结构缓存)中，若是配置寄存器数据，则放到相应的配置寄存器中。

乒乓结构缓存(乒乓结构RAM)，优选为16bit乒乓结构缓存(16bit乒乓结构RAM)，16Kbit乒乓结构缓存分成两个各8Kbit的块随机存储器，组成一个乒乓结构，其中一个块随机存储器接收当前传入的一帧图像数据，并暂存，另一个块随机存储器将已存放的上一帧图像数据读出，送给显示电路，显示上一帧图像。

16Kbit乒乓结构RAM，包含行译码电路、列译码电路、乒乓控制电路、存储单元(Bit Cell)等，其中行译码电路、列译码电路共同组成Bit Cell的寻址电路；乒乓控制电路确定哪个块随机存储器(Block RAM)用于接收当前帧数据、哪个块随机存储器(Block RAM)用于显示上一帧图像；存储单元(Bit Cell)由6管MOS组成，是一个基本的数据存储单元。

指令分析器：指令分析器分析当前接收的波形，判断是数据指令还是控制指令，并存放到相应的目的的。

同步控制器：同步控制器根据同步指令、灰阶时钟个数、以及配置寄存器的设置，确定场同步头、行同步头、场消隐、行消隐、换行等。

用不同电流对应不同亮度，电流级数越多，刷新率越高。电流级数间的电流差越大，刷新率越高。最低电流越小、低灰表现越好。在极限条件下，当所有数据位都用对应不同电流表现时，以16位灰度数据为例，理论上，刷新率可以提高达数千倍，在实际使用中，刷新率也应有上百倍的提高。

为了使显示亮度和显示数据成线性关系，多级电流部分曲线斜率需可调，可通过电流幅度调整来实现，如图2所示。

低灰最小脉宽调整，为了克服输出通道到LED之间的走线延迟，多级电流部分和PWM部分最小脉宽都可调，如图3所示。

多级电流和PWM位数分配不限定，不限定一行中多级电流部分和PWM部分显示顺序，若多级电流部分位数为n,则多级电流大小为全电流的1/2ⁿ，同时显示时钟增加2n个(n为整数)。

多电流驱动，是明显区别于现有技术的单一电流驱动的特点之一。

波形发生器，是为配合多电流驱动，实现相应效果所必须的配套算法。在上述各举例中已经说明了相关的算法。

本发明解决了现有技术在高刷新率、高灰度等方面的矛盾，使在实现真正高刷新率的同时，也满足高灰度表现。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种用于LED显示驱动的多电流驱动芯片，其特征在于，包括：

多电流发生器，用于产生多级电流，并保证多输出通道间电流的一致性；波形发生器，用于实现对多输出通道的波形、电流控制，使输出通道的电流、PWM与灰阶图像数据所需要的LED亮度一致，达到表现图像信息的最终目的。

2.根据权利要求1所述的多电流驱动芯片，其特征在于：该多电流驱动芯片还包括寄存器、乒乓结构缓存，所述乒乓结构缓存分别与所述寄存器和所述波形发生器相连；其中，

寄存器，用于判别当前串行移入的数据是图像数据、还是配置寄存器数据，若是图像数据，则将其存放于乒乓结构缓存中，若是配置寄存器数据，则放到相应的配置寄存器中；

乒乓结构缓存分成两个块随机存储器，组成一个乒乓结构，其中一个块随机存储器接收当前传入的一帧图像数据，并暂存，另一个块随机存储器将已存放的上一帧图像数据读出，送给显示电路，显示上一帧图像。

3.根据权利要求2所述的多电流驱动芯片，其特征在于：所述寄存器为16bit移位寄存器，所述16bit移位寄存器在数据时钟DCLK、串行数据输入端SDI、以及锁存信号LE的共同作用下，判别当前串行移入的数据是图像数据、还是配置寄存器数据，若是图像数据，则将其存放于乒乓结构缓存中，若是配置寄存器数据，则放到相应的配置寄存器中。

4.根据权利要求2所述的多电流驱动芯片，其特征在于：所述乒乓结构缓存为16Kbit乒乓结构缓存，16Kbit乒乓结构缓存分成两个各8Kbit的块随机存储器，组成一个乒乓结构，其中一个块随机存储器接收当前传入的一帧图像数据，并暂存，另一个块随机存储器将已存放的上一帧图像数据读出，送给显示电路，显示上一帧图像。

5.根据权利要求2所述的多电流驱动芯片，其特征在于：所述乒乓结构缓存包括行译码电路、列译码电路、乒乓控制电路、存储单元，其中，所述行译码电路和所述列译码电路共同组成存储单元的寻址电路，所述乒乓控制电路用于控制两个块随机存储器。

6.根据权利要求2所述的多电流驱动芯片，其特征在于：该多电流驱动芯片还包括配置寄存器，所述配置寄存器与所述乒乓结构缓存相连。

7.根据权利要求6所述的多电流驱动芯片，其特征在于：该多电流驱动芯片还包括指令分析器和同步控制器，其中，

所述指令分析器，用于分析当前接收的波形，判断是数据指令还是控制指令，并存放到相应的目的的；

所述同步控制器，用于根据同步指令、灰阶时钟个数、以及配置寄存器的设置，确定场同步头、行同步头、场消隐、行消隐、换行。

8.根据权利要求1至7任一项所述的多电流驱动芯片，其特征在于：该多电流驱动芯片通过电流幅度调整，从而实现多级电流部分曲线斜率可调。

9.根据权利要求1至7任一项所述的多电流驱动芯片，其特征在于：该多电流驱动芯片的多级电流部分和PWM部分最小脉宽都可调。