CN104882385B - 降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置 - Google Patents

降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置 Download PDF

Info

Publication number
CN104882385B
CN104882385B CN201510228208.3A CN201510228208A CN104882385B CN 104882385 B CN104882385 B CN 104882385B CN 201510228208 A CN201510228208 A CN 201510228208A CN 104882385 B CN104882385 B CN 104882385B
Authority
CN
China
Prior art keywords
semiconductor packages
baking
stress
fixing device
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510228208.3A
Other languages
English (en)
Other versions
CN104882385A (zh
Inventor
吕鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rirong semiconductor (Shanghai) Co.,Ltd.
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN201510228208.3A priority Critical patent/CN104882385B/zh
Publication of CN104882385A publication Critical patent/CN104882385A/zh
Application granted granted Critical
Publication of CN104882385B publication Critical patent/CN104882385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置。所述方法包含:将所述半导体封装置入烘烤装置内,其中所述半导体封装由固定装置所固持且所述固定装置向所述半导体封装施加第一应力;以及经过预定时间的烘烤后,所述固定装置向所述半导体封装施加第二应力;其中,所述第一应力设置为避免所述半导体封装从所述固定装置中脱落,所述第二应力大于所述第一应力且设置为维持所述半导体封装的表面平整度。本发明提供的方法及相应装置不仅能够保证半导体封装在稳定烘烤时不易发生翘曲,还能够降低半导体封装在稳定烘烤时产生裂纹的风险。

Description

降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置
技术领域
本发明涉及半导体制备领域。更具体地,本发明涉及一种降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置。
背景技术
无引线四方扁平封装(QFN,Quad Flat No-lead Package)是一种塑封体仅在一侧的产品。在前道工序完成之后,必须对无引线四方扁平封装实施固化工艺以使得塑封体的有机物(例如,环氧树脂)在高温下完全反应完毕。但是,固化设备本身的容量有限,一次能够执行固化的产品数量较少。因此,为了提高效率,现有技术通常仅利用固化设备完成初始固化。然后,待封装产品完全冷却后,再将这些封装产品置入烘烤装置中经历较长时间的高温反应以完成剩余有机物的固化(“稳定烘烤”)。通常,烘烤装置的容量比固化设备大得多,一次可以完成更多封装产品的固化。这样,固化工艺与烘烤工艺的结合能够在较短的时间内固化更多的封装产品,从而提高了生产效率。
由于需要一次完成多个封装产品的稳定烘烤,且每一封装产品内的塑封体的有机物与引线框架之间的热收缩系数均可能不一致,容易导致封装产品在经历较长时间的稳定烘烤的过程中产生严重的翘曲。这使产品的平面度受到影响,继而影响后续作业和半导体封装产品的质量。为了解决该问题,现有技术通常使用夹具将封装产品固定在烘烤装置中且在整个烘烤过程中保证夹具施加至封装产品的夹紧力保持不变。
需要注意的是,该夹紧力不宜过小,否则无法保证半导体封装的表面在稳定烘烤完成后仍然具有较高的平整度。但是,夹紧力也不宜过大,否则不平整的封装产品的表面会由于受力不均而产生裂纹甚至断裂。塑封体的质地较脆,也加剧了封装产生裂纹和断裂的风险。因此,本领域需要一种能够避免半导体封装在进行稳定烘烤时产生裂纹的方法及相应的装置。
发明内容
为了解决上述问题,本发明提供一种降低半导体封装进行稳定烘烤时产生裂纹的方法,其包含:将所述半导体封装置入烘烤装置内,其中所述半导体封装由固定装置所固持且所述固定装置向所述半导体封装施加第一应力;以及经过预定时间的烘烤后,所述固定装置向所述半导体封装施加第二应力;其中,所述第一应力设置为避免所述半导体封装从所述固定装置中脱落,其中所述第二应力大于所述第一应力且设置为维持所述半导体封装的表面平整度。
进一步地,本发明还提供一种固定装置,该固定装置能够降低半导体封装进行稳定烘烤时产生裂纹的风险,该固定装置包括:压力调节构件,所述压力调节构件用于调节施加到所述半导体封装的压力;温度监控构件,所述温度监控构件监控所述烘烤装置内的温度;时间监控构件,所述时间监控构件监控所述烘烤装置的烘烤时间;以及控制构件,所述控制构件经配置以在所述温度达到预定温度后或在所述烘烤时间达到预定时间后控制所述压力调节构件以改变施加到所述半导体封装的压力。
本发明提供的方法及相应装置不仅能够保证半导体产品在稳定烘烤后具有较好的平面度,还能够降低半导体封装在稳定烘烤时产生裂纹的风险。
附图说明
图1是根据本发明一个实施例的降低半导体封装进行稳定烘烤时产生裂纹的方法的流程图。
图2是根据本发明一个实施例的执行降低半导体封装进行稳定烘烤时产生裂纹的方法的装置的示意图。
具体实施方式
参见图1,其示出了本发明的降低半导体封装进行稳定烘烤时产生裂纹的方法的流程图。
首先,在步骤101中,将半导体封装置入烘烤装置内,其中所述半导体封装由固定装置所固持且该固定装置向所述半导体封装施加第一应力。其中,该第一应力的值与半导体封装的数量呈正比,即,在通常情况下,置入烘烤装置的半导体封装的数量越多,该第一应力越大;否则,该第一应力越小。优选地,应尽量小地设置第一应力以防止半导体封装产生裂纹。例如,第一应力可仅设置为避免半导体封装从固定装置中脱落即可。在较佳实施例中,该第一应力具有2-4牛顿·米的扭矩,例如3牛顿·米。本领域技术人员知晓,其他应力值也属于本发明的保护范围。
然后,在步骤102中,在经过预定时间的烘烤后,已经固化完成的塑封体的有机物的硬度随之降低,此时该固定装置向该半导体封装施加大于第一应力的第二应力以维持半导体封装的表面平整度,避免因为塑封体的有机物与引线框架之间热收缩系数的不一致导致封装产品在经历后续稳定烘烤过程中产生翘曲。在一个实施例中,该预定时间可以是一固定时间,例如25-35分钟,例如30分钟。在其他实施例中,该预定时间也可以根据烘烤装置内的温度来设定。例如,在一个特定实施例中,该固定时间可以是使烘烤装置内的温度达到160-190摄氏度的时间,例如但不限于170摄氏度、175摄氏度、180摄氏度等。
根据本发明一个实施例,该第二应力具有9-11牛顿·米的扭矩,例如10牛顿·米。本领域技术人员知晓,其他应力值也属于本发明的保护范围。
本领域技术人员将理解,在稳定烘烤的初期,固定装置向半导体封装施加较小的第一应力。在该第一应力的作用下,半导体封装不会从烘烤装置中脱落。而且,由于该第一应力相对比较小,即使半导体封装的表面不平整也通常不至于引起裂纹。在稳定烘烤预定时期后,塑封体的有机物的硬度在高温作用下逐渐降低,此时将第一应力调节为更大的第二应力既不会引起产生裂纹还能够避免夹紧应力不足而导致的翘曲问题。藉由本申请所提供的两段式施力烘烤方法,可避免传统单段式施力烘烤方法由于初期施加应力过大所可能导致的因封装产品表面受力不均而产生裂纹甚至断裂的风险。
本申请进一步提供一种用于执行本申请两段式施力烘烤方法的固定装置,该固定装置包括:压力调节构件201,温度监控构件202、时间监控构件203和控制构件204。
如图2所示,压力调节构件201用于调节施加到半导体封装的压力使其在第一压力与第二压力之间变化。温度监控构件202用于监控烘烤装置内的温度。时间监控构件203用于监控所述烘烤装置的烘烤时间。控制构件204经配置以在所述温度达到预定温度后或在所述烘烤时间达到预定时间后控制所述压力调节构件以改变施加到所述半导体封装的压力。
本发明的技术内容及技术特点已揭示如上,然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此,本发明的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本发明的替换及修饰,并为本专利申请权利要求书所涵盖。

Claims (10)

1.一种降低半导体封装进行稳定烘烤时产生裂纹的方法,其包含:
将所述半导体封装置入烘烤装置内,其中所述半导体封装由固定装置所固持且所述固定装置向所述半导体封装施加第一应力;以及
经过预定时间的烘烤后,所述固定装置向所述半导体封装施加第二应力;
其中,所述第一应力设置为避免所述半导体封装从所述固定装置中脱落,所述第二应力大于所述第一应力且设置为维持所述半导体封装的表面平整度。
2.根据权利要求1所述的方法,其中所述半导体封装为无引线四方扁平封装(QFN)。
3.根据权利要求1或2所述的方法,其中所述预定时间为25-35分钟。
4.根据权利要求1或2所述的方法,其中所述预定时间设置为使所述烘烤装置内的温度达到160-190摄氏度的时间。
5.根据权利要求4所述的方法,其中所述预定时间设置为使所述烘烤装置内的温度达到175摄氏度的时间。
6.根据权利要求1或2所述的方法,其中所述第一应力设置为具有2-4牛顿·米的扭矩。
7.根据权利要求6所述的方法,其中所述第一应力设置为具有3牛顿·米的扭矩。
8.根据权利要求1或2所述的方法,其中所述第二应力设置为具有9-11牛顿·米的扭矩。
9.根据权利要求8所述的方法,其特征在于:所述第二应力设置为具有10牛顿·米的扭矩。
10.一种执行权利要求1-9任一项所述的方法的固定装置,其特征在于,所述固定装置包括:
压力调节构件,所述压力调节构件用于调节施加到所述半导体封装的压力;
温度监控构件,所述温度监控构件监控所述烘烤装置内的温度;
时间监控构件,所述时间监控构件监控所述烘烤装置的烘烤时间;以及
控制构件,所述控制构件经配置以在所述温度达到预定温度后或在所述烘烤时间达到预定时间后控制所述压力调节构件以改变施加到所述半导体封装的压力。
CN201510228208.3A 2015-05-06 2015-05-06 降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置 Active CN104882385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510228208.3A CN104882385B (zh) 2015-05-06 2015-05-06 降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510228208.3A CN104882385B (zh) 2015-05-06 2015-05-06 降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置

Publications (2)

Publication Number Publication Date
CN104882385A CN104882385A (zh) 2015-09-02
CN104882385B true CN104882385B (zh) 2017-10-24

Family

ID=53949829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510228208.3A Active CN104882385B (zh) 2015-05-06 2015-05-06 降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置

Country Status (1)

Country Link
CN (1) CN104882385B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270348A (zh) * 2020-02-17 2021-08-17 深圳第三代半导体研究院 半导体封装用的产品容置盒、处理方法和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271851A (zh) * 2008-05-08 2008-09-24 日月光半导体制造股份有限公司 降低封装翘曲度的热处理方法
CN101707263A (zh) * 2009-07-15 2010-05-12 深圳市海太阳实业有限公司 一种圆柱型聚合物锂离子电池的封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6790473B2 (en) * 1995-10-26 2004-09-14 International Business Machines Corporation Lead protective coating composition, process and structure thereof
US8647963B2 (en) * 2009-07-08 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of wafer level chip molded packaging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271851A (zh) * 2008-05-08 2008-09-24 日月光半导体制造股份有限公司 降低封装翘曲度的热处理方法
CN101707263A (zh) * 2009-07-15 2010-05-12 深圳市海太阳实业有限公司 一种圆柱型聚合物锂离子电池的封装方法

Also Published As

Publication number Publication date
CN104882385A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
CN104882385B (zh) 降低半导体封装进行稳定烘烤时产生裂纹的方法及其装置
US9452554B2 (en) Molded product manufacturing apparatus, and molded product manufacturing method
US8008122B1 (en) Pressurized underfill cure
JP2009513019A5 (zh)
JP2011142254A (ja) Led光源装置の色度調整方法
WO2007142802A3 (en) Method of wafer-to-wafer bonding
CN205452240U (zh) 一种解决扇出型晶圆级封装翘曲的装置
CN103715105A (zh) 半导体装置的制造方法和半导体装置
US9941184B2 (en) Thermal interface material on package
JP6971012B2 (ja) ワイヤーボンディングのためのボンダー上の自動オーバーハングダイ最適化ツールと関連する方法
WO2009120857A3 (en) Semiconductor chip package assembly method and apparatus for countering leadfinger deformation
GB0415657D0 (en) Method and apparatus for controlling die attach fillet height to reduce die shear stress
CN103364299A (zh) 一种监控eva胶交联度的方法
CN104750142B (zh) 树脂真空脱气二级混料温度压力控制***
TWI342053B (en) Thermal process for reducing warpage of package
CN104201122B (zh) 热压焊头水平调节的方法
CN101972737B (zh) 坩埚的喷涂工艺
JP6433375B2 (ja) 熱間等方圧加圧装置の温度補正方法
CN202129715U (zh) 夹具盘
CN112743446B (zh) 一种用于石英晶体方片的外形修改方法
CN107230740B (zh) 一种led固晶工艺
CN115179447A (zh) 晶棒切割方法及装置
KR20240052789A (ko) 곡률 유도에 의한 낮은 뒤틀림 경화 방법론
JP2020201117A (ja) 温度測定装置
KR20140006142A (ko) 단결정 잉곳의 마운팅 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201229

Address after: No. 669, GuoShouJing Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Patentee after: Rirong semiconductor (Shanghai) Co.,Ltd.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 669

Patentee before: ASE ASSEMBLY & TEST (SHANGHAI) Ltd.

TR01 Transfer of patent right