CN1048597C - 安全度解码器 - Google Patents

安全度解码器 Download PDF

Info

Publication number
CN1048597C
CN1048597C CN89108317.0A CN89108317A CN1048597C CN 1048597 C CN1048597 C CN 1048597C CN 89108317 A CN89108317 A CN 89108317A CN 1048597 C CN1048597 C CN 1048597C
Authority
CN
China
Prior art keywords
value
degree
cycle
fault
tolerant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN89108317.0A
Other languages
English (en)
Other versions
CN1043024A (zh
Inventor
大卫·B·罗斯佛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sasib
Original Assignee
Sasib
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sasib filed Critical Sasib
Publication of CN1043024A publication Critical patent/CN1043024A/zh
Application granted granted Critical
Publication of CN1048597C publication Critical patent/CN1048597C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Hardware Redundancy (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

以微处理器为基础的安全度解码器，它用于车载的干线铁路和快速运输的自动列车保护***的安全处理***中；其设计是采用一种方法以容许特定的信号瓦解种类和一种方式使反面故障的概率具有可计算的上界。线圈将外部的或路边的信号传递给装置，该装置包含两个通道并提供由解调而得出的外部信号的脉冲之周期和占空比的测度值，在每个通道内各使用一个计数器，容错累积度解码装置亦包括在内，累积最大容错量和最短积累时间是选定的度代码的函数。

Description

安全度解码器
本发明涉及一种以微处理器为基础的安全度解码器，它用于车载的干线铁路和快速运输的自动列车保护***中。
参看同待审定的申请GR3574和GR3575，可以获得对于较大***的了解，该***已转让与本发明之受让人，在此提及该发明的公开的详细内容供参考之用。确切地说本申请的图10以框图形式描述了较大的***。
本发明之独特的度解码器包括容许特定信号瓦解(disruption)的种类的方法；并且进一步使按照使用而特定的信号瓦解得以容许。
本发明的基本目标是以使反面故障(wrongside failure)的概率有可计算的上界的方式设计整个***。
首先，本发明运用“容错累积”的概念，使得信号瓦解的特定类型可被容许，并进一步运用数值积整安全保证逻辑(NISAL)于安全度解码器所要求的各功能的设计，以允许计算反面故障概率的上界。
安全度解码器包含若干功能。每个功能之设计必须达到由此功能所产生或所进行运算的信息之完善不受损害。此要求系由此装置的保证安全的性质而赋予此***。
需要实现的功能为：
a.解释作为一特殊“度”的脉冲的度代码检拾线圈的解模输出。
b.确定脉冲，该脉冲仅当其特性、脉冲宽度及占空比满足所设立的标准时为有效。
c.设立度，该度仅当所收到的脉冲之即时的时间函数为关系到此度的有效脉冲并满足设定标准时为有效。
d.在每一***循环中(Tcyc)输出一个安全数据值，此值唯一地规定当前设立的度。
e.保证仅当设立的标准继续得到满足时设定的度保持着。术语的定义
下列术语在本公开文本内予以定义反面故障
能导致实际的或潜在的不安全情况的任何硬件部件的故障。此地使用“潜在的”一词是为说明那些情况，其中可能要求一个外部情况的特殊集合以产生一不安全的结果。在本文本内，一个不安全情况乃是一种能产生一个比无此故障时产生的输出更随意的输出的情况。安全
一功能或一操作之特点，要求其安全地操作，亦即，具有某一硬件故障的事件中其反面故障的可接受的低概率。
同样，一***或装置之特点使其能够在一硬件故障事件中按反面故障之可接受的低概率操作。Nisal(数值积整安全保证逻辑)
一种设计概念用于以微处理器为基础的***可赋予该***某些特性：
1.一逻辑或数值运算的性能及其结果决定性地表示为一独特的N位数字值。此值系由该运算构成且仅当该运算成功地完成才存在。
2.应用NISAL于一以微处理器为基础的功能，要求各个及每个成为安全所必要的运算系经过将该运算由生成选定表示成功完成此运算的独特数字值来检验的方式而完成。
3.未经正确的N位数字值所表示的运算成功地完成而生成的N位数字值的概率可以证明为少于或等于某固定值。此固定值称为“反面故障的概率”(PWF)多项式除法
此地所使用之多项式除法定义为一个N位二进制数字除以一个原始N次多项式(P)。此运算产生两个结果，商Q及余数R。
A，B及C等值可用多项式除法结合在一起，如下述：
A用P除，得结果R(A)。R(A)与B作“异-或”运算其结果用P除，得R(AB)。R(AB)与C作“异-或”运算并用P除得R(ABC)及Q(ABC)，二者之任一都可以用作最后结果。
按上述描述之多项式除法之性质在于如果A，B或C三值中之任一或全部是错的，其结果R(ABC)(或Q(ABC))仍为正确的概率基本上为1/2**N(即2之N次幂分之一)。此系由于一原始多项式之除法的伪随机性质。预处理
在上述例子中，参数值A，B及C系经过多项式除法结合形成结果R(ABC)及Q(ABC)。R与Q之数字值完全由A，B及C之数字值所决定。如果要求或R(ABC)或Q(ABC)为一预定值，则多项式除法过程可加以“预处理”，即以一“预处理常数”首先对参数A进行“异-或”运算，此常数之值应该是，结果(R(ABC)或Q(ABC))可为预定值仅当A，B及C为正确。
注意，使用预处理并不影响通过多项式除法而结合的各值的完整。偶/奇***循环
“***循环时间”由Tc表示，且标称值是100毫秒。所有的功能在每个***循环中都执行。为了能在相邻的循环之间决定性地区别数据结果，各循环以“偶”与“奇”表示，而每一运算的结果在“偶”与“奇”的循环中产生不同的数字值。与“偶”循环相关的变量和结果值以附标“E”表示，而与“奇”循环相关的变量和结果值则以下标“O”表示。
本发明的其他和进一步的目标、优点和特点可以通过参考下述说明连同附图而了解，图中相同的部分给以相同的标号。
图1是脉冲图解，图中说明所包括的参数例如与选定的代码额定值密切相关的TMAXr。
图2是依据本发明的双通道周期/循环测度方案。
图3是功能框图，说明本发明的容错累积度解码方案。
图4是功能框图同时有带坐标的脉冲图解，图中说明提取占空比信息的方案以及周期长度；只示出了一个通道，另一通道相同。
图5说明来自CBUFF1和CBUFF2的对CPU可用的数据和度一编码的信号的偶/奇循环之间的关系。
图6A和6B是流程图或图解，描述发生在本说明D节描述的有效度生成器(见图3)中的逻辑运算。
图6C提供所用的图例，亦即在描述容错累积度解码算法的状态图解中所用符号的定义。
图7A，7B及7C是提供种种偶与奇周期计数参数值的表。
图8A-8G说明包含在有效度生成器运算中的状态图解。
图9A-9D示出对有效度更新多项式除式PDf的4种状态图。
图10是说明整个安全处理***的框图，其中本发明的安全度解码器形成一个组成部分。A.容错累积度解码
与本发明相联系的度解码的方法或技术是一个当进入的脉冲为有效(对当前选定的度)时“累积”容错而当进入的脉冲为无效时“消耗”累积的容错的技术。累积的容错最大数量和累积起这数量所需最少时间可以是选定度代码的函数，即不同的度代码可以在不同的度上累积容错到不同的最大值。
在描述作为本发明的概念基础的算法之前，下面给出一简短的例子：
1.脉冲周期是以计数发生在连续的各正向边缘之间的高速钟表的循环来测量。一个“有效的”脉冲是其周期计数在对各个度代码定义为有效的范围内。
2.使4等于要求选择度“r”的连续有效脉冲的数目。
3.使4等于在度“r”已经选定之后要求对“容错”增加1的连续有效脉冲的数目。
4.使4等于“容错”的最大值。注意，容错值是将被原谅的无效脉冲的数目。每次使用一个，亦即每次一个无效的脉冲被原谅，而容错的值就降低。
5.下述的脉冲序列解码如下：(*是一个无效的75度脉冲)：
       #    脉冲宽度  选定代码度  累积容错
       1       75         -          0 2          75          -           03          75          -           04          75          75          15          *           75          06          75          75          07          75          75          08          75          75          09          75          75          110          75          75          111          75          75          112          75          75          113          75          75          214          *           75          115          75          75          116          *           75          017          75          75          018          75          75          019          *           -           020          75          -           021          75          -           022          75          -           023          75          75          124          75          75          125          75          75          126               75              75             127               75              75             228               75              75             229               75              75             230               75              75             231               75              75             332               75              75             333               75              75             334               75              75             335               75              75             436               75              75             437               75              75             438               75              75             439               75              75             440               75              75             441               *               75             342               *               75             243               *               75             144               75              75             145               75              75             146               75              75             147               75              75             248               *               75             149               *               75             0
50             75            75             0
51             75            75             0
52             75            75             0
53             75            75             1
54             *             75             0B.“容错累积”算法的描述。
1.使TMAXr为在当前度代码再肯定之前允许消逝的最大时间量。在75度代码的情况下，使TMAX(75)＝1.2秒。(75度的脉冲的标称宽度为800毫秒。)
如果在1.2秒中没有再肯定75度，于是此度即自动被除名。在其原处即选为“无代码”度或者如果另一代码在并行的通道中已成为有效，则其将被选择。
如果在先前的正向边缘和75度被选定之后没有正向边缘1.2秒，则75度必须人为地“再肯定”。
上述情况乃由恰在1.2秒极限之先容错值之减量所完成(如果容错值为非0)并且代以一个可接受的值。(注意：在此例中，如果75度是当前选定的而新的度为“无代码”，则75度将保持有效值直到“无代码”开始后的3.6秒。75度代码的容错参数可能改变以修改此程度保持有效的时间量。)
2.使TMINr为可考虑对度“r”为可能的有效脉冲时间最小周期。那些周期小于TMINr的脉冲将忽略不计。以忽略不计高频脉冲，累积的容错值将不会为高频噪音爆发而耗尽。
注意：TMINr应该少于最高频率有效度代码TNOM。
3.使TNOMr为程度“r”的标称周期并使TDELr为度“r”的周期容错以使得如果此周期测得在(TNOMr+/-TDELr)之内，则此周期对度“r”为可以接受。
使CNOMr＝等价于TNOMr的标称“计数”值，使CDELr＝等价于TDELr的计数值，使CMINr＝等价于TMINr的计数值，并且使CMAXr＝等价于TMAXr的计数值。使Cn＝在周期数“n”期间的周期计数。
图1示出TMAXr，TMINr，TNOMr和TDELr之间的关系。
4.两通道***的主要***元素定义如下：
a.检拾线圈，载波滤波器(有带宽2*FW的载波频率Fc的滤波器)，和一个包路线探测器，此包络线探测器的输出为数字波形。
b.边缘探测器(ED1/ED2)用以探测在此数字波形中的正向边缘，每个通道有一独立的探测器。
c.高频钟表f1及f2。
d.对通道1数字计数器CNTR1具有一临时存储器输出缓冲器CBUF1，与此相同，对通道2有CNTR2及CBUF2。
e.有二个外部中断输入(各边缘探测器一个)的处理器。
图2示出一个二通道***的简单图解。实现
下述的描述是关于使用NISAL(数值积整安全保证逻辑)的容错累积度解码之实现。
图3示出容错累积度解码方案的功能模块框图，标为A的模块代表要求在代码度上产生数字信号的全部功能。它包括用一个集中在载波频率(有足够小的带宽以排斥噪音脉冲，其频率实质上高于最高度代码之频率)的带通滤波器对进入的信号进行滤波，对两个检拾线圈在载波频率fc(它们应该在相位外180°)接受到的信号之间的相位关系进行检查，及包络线探测。模块A之输出是一个有周期“Tr”的数字信号。
模块B包含在两通道内量度数字信号之周期与占空比的功能。两通道在每Tr秒中的输出为C1(n)和C2(n)。对C1(n)和C2(n)的解释取决于“n”为进入信号的“偶”或“奇”周期。解释如下。
如果“n”为“偶”，则：Pen＝C2(n)-C2(n-1)＝偶循环在@频率f1#计数测得
                的周期测度值。DCen+C1(n)-C1(n-1)＝偶循环在@频率f2#计数测得
                的循环测度值。
如果“n”为“奇”，则：Pon＝C1(n)-C1(n-1)＝奇循环在@频率f2#计数测得
                的周期测度值。DCon+C2(n)-C2(n-1)＝奇循环在@频率f1#计数测得
                的周期测度值。
模块C执行计算如上所述的Pen/DCen及Pon/DCon之功能，然后在Pen/DCen或Pon/DCon的值的集合上执行一个“平衡”运算，取决于Tr是代表一个“奇”的还是“偶”的度代码循环。
“平衡”是一运算，产生一个单一的值(在偶循环上为Gre，在奇循环上为Gro)，此值代表的事实是，方才测得的周期值和循环值在度“r”的周期和循环的允许限度之内。对“平衡”的进一步解释可见下面C2一节。
图3之模块D1和D2检验度“r”满足了A节和B节中描述的“容错累积”算法中所描述的条件。模块D1和D2代表复制的并行功能。每当当前的度“r”被一个功能(图中为D1)所“保持”，第二个功能即可用来设立一个新的度。
模块D1的输出是对度“r”之设立的独特的一对数字值，并在每一个“奇”或“偶”循环中交替出现。由设立当前度的模块所输出的交替的值的名称为ERr及ORr。这些值必须对每个度代码“r”为唯一，而且对每一个度代码“r”只有一个有效的值的集合。如果一个新的度成为被模块D2所设立，它的输出就占优先地位。图中示出模块D1和D2的输出被“或”运算(不是“异-或”运算)，指明使用了一个模块的输出“或”运算了另一个模块的输出。
交替值ERr和ORr之间的时间为Tr秒。注意Tr随当前度代码信号而变化。
有效度代码ERr和ORr每Tr秒就送到图中模块E。模块E代表“有效度更新”功能(VRR)。其目的为每Tc秒向***(在度解码器功能之外)提供唯一一对代表有效度代码的数字值，其中Tc为整个***的“循环时间”。这些输出信号的名称为REr和ROr。
REr和ROr仅当有效的ERr/ORr数据在某一个指定的Tr秒的界限内收到时才存在是此度解码器的根本要求的一部分。
以下各节分别单独地、更详细地描述图3的各功能C1.利用占空比测量两通道周期
图4示出抽取占空比信患以及周期长度的方案的功能图解，只示出一个通道，第二个通道与此相同。
占空比信息由允许通道的计数器对进入信号在正向部分时计数而积累，而另一通道则在进入信号的整个周期中(即在正向边缘之间)使计数器增量。这样，在每个“偶”周期的末尾(如前述所定义)，通道2的缓冲器(CBUF2)将包含有关以前一周期(Pe，由在正向边缘之间在f2的计数的数目所测得)长度的信息，而通道1的缓冲器(CBUF1)将包含有关进入信号的正向部分长度的信息(DCe，由在F1积累的计数数目所测得)。
注意在CBUF1和CBUF2中的计数将与它们前一循环的计数有关。如果当前循环(“n”)为偶，则Pen＝C2n＝C2(n)-C2(n-1)，并且DCen＝C1n＝C1(n)-C1(n-1)。
在进入信号的次一循环的末尾，CBUF1将包含对“奇”循环(Po)的周期测度值，而CBUF2将包含“奇”循环测度值DCo。
图4示出作为“奇”循环的循环“n”。CNTR1通过F1在整个周期“n”积累计数。在周期“n”的末尾在正向边缘，CNTR1的内容通过FF2和FF3转移到CBUF1。注意，当CNTR1在f1的正向边缘增量时，数据在f1的负向边缘被锁入CBUF1，以避免转移错误。
在次一循环(n+1)的正向半边期间，CNTR1再一次积累计数。在这循环的正向部分的末尾，CNTR1的数据再一次通过FF2和FF3转移到CBUF1。
在每次数据转移到CBUF1，设置中断FF(INTRFF)。这是当此数据在次一转移期间消失之前给予CPU的信号以恢复CBUF1之数据。分配给CPU以恢复CBUF数据的最少时间为允许通过载波T波器的最高频率脉冲周期的1/2。如果载波滤波器的带宽在20赫的等级，此最少时间即在50毫秒等级。
图5示出由CBUF1和CBUF2来的对CPU可用的数据和经度编码的信号的偶/奇循环之间的关系。在每个“奇”周期的末尾，C1(n)-C1(n-1)＝C1n＝Pon及C2(n)-C2(n-1)＝C2n＝DCon。
如果次一循环为n+1而为“偶”，则在此“n+1”周期的末尾，C1(n+1)-C1(n)＝C1n＝DCen及C2(n+1)-C2(n)＝C2n＝Pen 。C2.周期和占空比测量
平衡平衡是用于决定对于为每个度代码规定的值的允许范围的在偶和奇循环上收到的周期和占空比的计数的有效性的过程。
必须对每个度代码规定对周期和占空比的计数(偶或奇循环)的可接受的范围。这些参数是CMINr(e/o)，CNOMr(e/o)和CMAXr(e/o)。
确定一计数值(例如周期计数)是否在允许范围内的目的由于范围值不允许被处理器“知道”这一事实而复杂化。这样，必须构造一个过程，它将最终导致一个“好的”度值(GEr/GOr)，当且仅当此周期和占空比计数在对度“r”的计数值可接受范围之内。
这样，对度50，标称周期计数为1200+/-60。在频率f1的累积计数的范围则为388E至3E82(hex)，而在频率f2的范围则为A4C4至B61C(hex)，对占空比计数的对应范围为17DO至23B8(f1)和4560至6810(f2)。对每个范围，求出一个乘法因子使得允许值的范围在乘法之后可以跨越一个任意HEX值。此一跨越的目标值将表示为SPAN-PER(对于“偶”循环周期计数)而乘法因子表示为PEXr。图7b示出SPAN-PER对于“r”＝50近似等于40000h。对每个度，乘法因子选择使得此范围两端之跨度对每个度为同一值。在图7b所示的例子中，对度50乘法因子为OACh(即对r＝50PExr＝OACh)。
乘法因子一经选定并且施行了乘法，即选定了一个“附加”常数并加到结果上去。附加常数的目的是使范围两端的值与两个值恰好相合，其较小的一个系任意选定使得其HEX表示将有某些数目的拖带的零位。对度50，范围低端的目标值为2C0000h。使LOLIM_PER表示对度r的最终目标周期值的偶循环范围低端的值，值60098h即对度50的附加常数并表示为PEar。
图7c示出对与每个度有关的占空比的等价参数值。对于50PPM度的例子，偶循环乘法因子为3Bh，目标范围差为80000h，附加因子为8DZEOh，并对范围低端末尾有终极目标值180000h。
对于“偶的好的脉冲值”(GEr)之计算于是进行如下：
首先，下述各术语定义为：
PEin＝输入周期计数，“偶”循环(使用f1)。
PExr＝对“偶”周期计数之乘法常数，度r。
PEar＝对“偶”周期计数之附加常数，度r。
PEmsk＝形式为0003FFFF或0007FFFF之掩码。
PRpcr＝“偶”周期预处理常数。
DCEin＝输入占空比计数，“偶”循环(使用f2)。
DCExr＝对“偶”占空比计数之乘法常数。
DCEar＝对“偶”占空比计数之附加常数。
DCEmsk＝形式为0003FFFF或0007FFFF掩码。
DCRpcr＝“偶”占空比预处理常数。
首先，中间值PEA形成为一余数，如下：(注意：<R>表示余数而“@”表示“32位PD转移”)。
PEAr＝<R>PEpor，XOR、PExr@XOR、PEar@XOR.(PEin*PExr)+PEar)@
然后中间值PEB形成为一余数，如下：
PEBr＝<R>(PEin*PExr+PEar)，AND。PEmsk@
一最终“周期”值PEr形成为PEAr和PEBr的一个简单的“异-或”如下：
PEr＝PEAr，XOR，PEBr。
上述计算导致预选值PEr仅当：
LOI M_PEr≤((PEin*PExr)+PEar)
         ≤LOLIM_PEr+SPAN_PEr。
注意预处理常数PEpcr可以求出使得计算将导致一个对于PEr的预选值(假定PEin在正确范围)。
其次中间值DCEA形成为一余数，如下：(注意：<R>表示“余数”及“@”表示“32位PD转移)。
DCEAr＝<R>[email protected].
       [email protected].((DCEin*DCExr)
       +DCEar)@然后中间值DCEB形成为一余数，如下：
DCEBr＝<R>(DCEin*DCExr+DCEar).
       AND.DCEmsk@一最终“周期”值DCEr形成为DCEAr和DCEBr的简单“异-或”如下：
DCEr＝DCEAr.XOR.DCEBr。上述计算导致预选值DCEr中，仅当：
LOLIM_DCEr≤((DCEin*DCExr)+DCEar)
          ≤LOLIM_DCEr+SPAN_DCEr
注意：预处理常数DCEpcr可以求出使计算将导致为DCEr的预选值(假定DCEin在正确范围内)。
最后，“偶”循环的“度“r”的好的脉冲参数值GEr之形成由下式得出：
注意，“奇”循环参数结果为GOr，以同一方式求出，但个别参数的数字值将有不同。有效度生成
实现容错累积度解码算法包括定义为每一个度代码定义4个参数和一个***参数(CMIN)，后者规定需要识别的最小周期计数。a.P1r＝初始设立的度所要求的度代码r的连续的“好”的脉冲
   的数目。b.P2r＝在度r设立后为给“容错”增量1所需要的度代码的连
   续的“好的”脉冲的数目。c.P3r＝对度代码r“容错”参数允许达到的最大值。d.TMAxr＝从平衡模块中对当前已设立的度代码r允许无脉冲信
    息输出而消逝的时间的最大量。e.CMIN＝最小周期计数，将被有效度生成器作为度代码脉冲而
    接受。如果周期计数小于CMIN，此脉冲即被忽略
    不计。
流程图1a和1b描述发生在有效度生成器中的逻辑运算。
D节(图6)的图例是用于描述容错累积度解码算法的状态图的符号的定义。“图例”中编号的符号对应下面的定义。
1.从数据平衡函数(图3之模块C)来的32位已平衡数据的符号。“GEr”表示对于代码度r非重要的查对过的周期/循环参数。
2.有效度生成器多项式除式(PDg)当前状态的符号。名称“SOr，s，t”描述PDg的当前状态。“r”标志度代码r，“t”为当前容错值，而“s”为“步”值，即自从容错值上次增量后收到的连续的好的脉冲数目。“SO”意为所收的上一个脉冲为在“奇”循环期间。同样，“SE”指明所收的上一个脉冲为在“偶”循环期间。
3.此符号是PROM表项的，用于以将其与PDg当前状态相结合方式产生另一个参数值或PDg状态。
有许多PROM值的不同类型与名称相匹配，各个类型用于不同的目的。这些类型将于后面描述。
4.此符号用于描述由有效度生成器(VRG)生成的“有效度参数”并送到“有效度更新”函数。图中黑箭头示出参数(ERr或ORr)被当作PDg当前状态与某个PROM参数“异-或”运算之后的多项式除法之“商”而生成。“商”之生成在5中描述。
5a.此符号代表两个参数的“异-或”运算及其后继的同幂次多项式的除法，作为各参数中位的数目。
此运算可称为“异-或/多项式除法”(XOR/PD)。就有效度生成器来说，参数之一总是多项式除式PDg的当前状态。其长度假定为32位。符号5a示出两个32位参数x与y正被结合。假定x是PDg当前状态，参数y(或是存在于PROM中的一个值或是一个PROM变量，也是32位)被与PDg当前状态x“异-或”运算，其结果作为PDg中一个新的状态而存在。于是PDg通过其反馈分支转移32次，反馈分支代表32次幂多项式。注意，多项式为原始的。
从这一运算可以产生两个结果。它们是“商”和“余数”。余数是“异-或”运算和32位转移完成之后的PDg的状态。商则由每次转移之后PDg的msb的状态产生(事实上是连续系列地)。即是说，PDg的第31位的状态是商的第31位的状态。在第1次转移之后PDDDg的第31位的状态是商的第30位状态，依此类推。商实际上实现的方式取决于在软件中执行多项式除法所使用的算法。然而，它必须等价于方才描述的过程。
使用这一运算的商的优点在于使商的值能够产生的PD状态在运算完成后不再存在。
5b.符号5b已在上面4中描述。它是两个参数(PDg的状态和一个PROM参数)相结合的“商”结果。它是一个“商”结果的事实由黑箭头指示出来。
5c.符号5c是PDg的当前状态，如上面2中所描述，它包括在此中以示出当它是-XOR/PD运算的结果时它就是“余数”项。
6.6所示符号就是“或”运算。在状态图中，它代表或是“a”或是“b”将被选为参数“c”。
7.此符号定义为在有效度更新函数中多项式除式的状态，即称为PDf.此名称为PDf初始状态之一，将在以下描述。有效度生成器名称的描述a.S(E/O)r，s，t
名称SEr，s，t描述PDg的当前状态。“r”和“t”意为对于度代码r容错值当前等于“t”，(意味着当前PDg状态是等价于已收到t×P2个连续的好的脉冲)。
“s”意为在度r上有s个附加的连续的好的脉冲。SE意为所收到的前一个脉冲是在一个“偶”循环期间。
名称的一般形式是S(E/O)r，s，t一其中t＝0，1，2……P3r及S＝0，1，2……P2r-1。b.XR(E/O)r，s，t——
PROM参数“XREr，s，t”用于产生有效度参数(在此为ORr)，系从一有效的PDg状态与度r的一个“好的”周期/循环脉冲相结合中产生(在此为GOr)。
在图8b中，有效度生成器状态从图中可以看出一个例子。其中当前PDg状态为SEr，0，1及下一个好的度脉冲的GOr。这两个值相结合，它们的余数又与背景VRG的状态(它应是“初始”“奇”状态)相结合。这一运算的结果是一个商(下一个前景VRG状态，SOr，1，1)和一个余数，正是这个余数结合于PROM值XREr，c，1以产生有效度输出ORr当作一个商。这样，XR(E/O)r，s，t是一个PROM值，它将当前VRG状态规范化为有效输出当且仅当同一个度和适当循环的一个好的脉冲被收到而背景VRG在其初始状态。
XR PROM参数的推广形式是XR(E/O)r，s，t，其中s，t，及E/O对应于PDDDg状态S(E/O)r，s，t。c.BXR(E/O)r，s，t
PROM参数“BXR(E/O)r，s，t”用于产生安全度参数，系从没有度r的“好的”周期/占空比脉冲的有效PDDDg状态中产生，这样就用掉一个容错值。
使用图8b作为例子，PDg状态SEr，o，1首先通过PD转移32次以形成一个余数和一个商。然后此商与BXREr，o，1结合使得合成的商为有效度参数ORr。
上面提到过的转移了的SEr，o，1值的余数现在变换为一个有效状态值，但此状态值比容错参数值少1。(见以下d)d.XS(E/O)r，s，t，o，t-1。
PROM参数XS(E/O)r，s，t，o，t-1是用来在没有度r的“好的”周期/占空比脉冲时产生有效PDg状态S(E/O)s，o，t，t-1。
使用图8b作为例子，PDg是在SEr，o，1状态中并正等待一个“好的”度r脉冲GOr。在没有GOr时，PDg状态SEr，o，1转移32次，产生一个余数和一个商。一个新的PDg状态产生并且一个容错值被PROM参数XSEar，O，1，O，O和余数的结合以得到SOr，O，O而有效地消耗掉。在这一特殊情形中，一旦容错值被消耗掉则PDg的状态在没有一个度r的好的脉冲时即不再支持这类运算。
注意不管在当前PDg状态中的“S”的值如何，在下一个(容错减少的)状态中“S”的值任意地变为零。
XS PROM参数的推广形式为XS(E/O)r，s，t，O，t-1，其中s，t和E/O对应于PDg状态S(E/O)r，s，t，后者是当期望的好的脉冲丢失时的PDg状态，而o，t-1和O/E对应于容错值已经消耗后的PDg状态S(O/E)r，O，t-1。e.IS(E/O)r，s——
名称IS(E/O)r，s描述在度代码r初始化期间的PDg状态。使用图8a作为例子，“ISEEEr，o”意为度代码还未设立但在奇循环上已收到度r的一个好的脉冲。ISEr，o储存在PROM内并只用于这种情况。然后这个初始PDg状态与GOr相结合而运算的余数是新的初始状态ISOr，1。
此名称的一般形式为IS(E/O)r，s，其中S＝0，1，2，……，P1r。f.ER(E/O)r，m和OR(E/O)r，m——
符号(E/O)r，o表示有效度更新函数多项式除式PDf初始(零)状态。EREr，o表示PDf置于其初始状态乃由于收到代码度r(ORr)的一个好的“奇”脉冲。EREr，O还表示下一个从有效度更新函数(每Tc秒输出一次)的状态输出为“奇”状态ROr。
这样就有4个不同的PDf的初始状态，EREr，O，EROr，O，OREr，O及OROr，O。注意“m”等于0，1，2，3，……，TMAXr/Tc，其中TMAXr为度代码r既未收到度代码的好的脉冲也未用掉一个容错值而能保持设立的最大时间。g.R(E/O)r——
R(E/O)r为安全度更新输出参数值。R(E/O)r为每Tc秒由VRG输出到***其余部分的值，其中Tc为***的循环。Tc的标称值为100毫秒。每个Tc秒的周期标志为“偶”或“奇”，正如进入的度代码脉冲的循环标志为“偶”或“奇”。这样当每个“偶”Tc循环度r为当前的度，REr作为决定性指标输出，而ROr为“奇”循环上的输出。h.XER(E/O)r，m和XOR(E/O)r，m——
X(E/O)R(E/O)r，m为PROM常数，用于度解码器的安全度更新(VRR)部分。使用图9a作为例子，XEREr，m系与VRR的PDf当前状态结合以在每Tc秒产生REr和ROr的交替的值。
如果TMAXr＝“M”Tc循环，则m的最大值＝“M”。其意为XEREr，m将能够只对“M”Tc循环从VRR(EREr，m)当前状态生成REr和ROr的值。
推广的名称为X(E/O)R(E/O)r，m，其中m＝0，1，2，3，4，……，M-1，其中M＝TMAXr/Tc，而“m”的当前值对应于(E/O)R(E/O)r，m，后者为VRR部分的当前状态。i.XEOR(E/O)r，m和XOER(E/O)r，m——
XEOR(E/O)r，m和XOER(E/O)r，m为PROM常数，用于度解码器的安全度更新(VRR)部分。使用图9a作为例子，XEOREr，m与VRR的当前状态PDf结合以在从VRG部分收到下一个有效的ORr或ERr值时产生PDf的下一个“初始”值。例如，PDf与XOREr，m结合的结果或为OREr，O或为OROr，O，取决于在哪一个Tc循环上收到VRG输出。
推广的名称为XEOR(E/O)r，m，或XOER(E/O)r，m，其中m＝0，1，2，3，4，……，M-1，其中M＝TMAXr/Tc，并且“m”的当前值对应于(E/O)R(E/O)r，m，后者为VRR部分的当前状态PDf。j.INIT(E/O)r，IXER(E/O)()r，IXOR(E/O)()r，MXT(E/O)r，s，tmx——
这些是附加的PROM参数，其功能在以下对有效度生成器的运行解释过程中将会明了。有效度生成器的运行
序言：
有两个有效度生成器并行运行(见图3模块D1及D2)。它们以VRG1及VRG2标示，或“当前”VRG及“新”VRG，取决于讨论它们时的上下文。如果VRG1有一已设立的度“r“，则VRG2必须在其“初始”状态，只要在度“r”时收到“好的”或有效的脉冲。如果在度“r”时收到一个脉冲，则VRG2将力图设立度“k”，而VRG1则以消耗容错值来尽可能长久地保持设立的度“r”。在两个VRG中只有一个在任何给定的时刻可以具有一个设立的度，可以或是VRG1或是VRG2。
有一设立的度的VRG称为“当前的”VRG，而力图设立一个新的度的VRG称为“新”VRG。
如果VRGn正在力图设立度“r”而尚未设立，则收到一个无效的脉冲将使VRGn回到“初始”状态。
A.有效度生成的最初的运行是初始化，即设立一个有效度代码。图8a示出度“r”的初始化，其中Pr1＝4。其意即指要求有4个连续的好的脉冲以设立度r。
图8a为当在一奇循环上收到第一个好的脉冲时对度r初始化的状态图。多项式除式PDg通过PROM参数INITEOr被初始化到ISEr，O，(注意：INITEOr＝ISEr，O)初始的好的脉冲值GOr被用XOR/PD运算与PDg值相结合，而新的状态(即此运算的余数)为ISOr，1。
如果下一个脉冲对度r也是好的脉冲，其值GEr即与PDg的当前值相结合形成ISEr，2。如图所示此运算继续到PDg＝ISEr，4(由于Pr1＝4)。
在这一点上形成了一个对VRR的初始值。如果VRR的循环如“偶”，则形成EREr，O；否则为EROr，O。适当的值之形成系由IXERE1r或IXERO1r与ISEr，4相结合及这一中间状态的余数与另一(“新的”)VRG的“初始”值(“偶”循环)相结合以证明其并不庇护一个已设立的度。此运算的商或为EREr，O或EROr，O。
重复言之，如果在上一Tc循环中由PDf传送之值为“奇”(即ROr)，“商”值“EREr，O”被形成并送到有效度更新函数(变为PDf的下一状态)。同样，“EROr，O”被形成，如果在上一Tc循环中由PDf传送的值为“偶”(即REr)。
形成了ER(E/O)r，O的运算的余数系用以形成第1个有效的设立的VRG状态SEr，O，1。对PROM值“IXERE2r”或“IXERO2r”作出选择取决于上述的情况。
于是上述运算的余数即为对度r的第1个设立的状态。注意，容错参数值t＝1。
同样方式，图8a示出同样的初始化运算，此时度r的初始好脉冲恰好为GEr，系在一“偶”代码度循环形成。
B.图8b示出对于度r(SEr，O，1)的PDg的第1个设立的“偶”状态。由于前一个好的度r脉冲是一个偶的(GEr)，期望的下一个为奇值(GOr)。如果GOr是一个输入值，则与PDg相结合。此结果又与另一VRG(再一次证明没有另一个度设立)的初始状态相结合。这一运算的商为新PDg状态SOr，1，1，而这一运算的余数则与PROM值XREr，O，1相结合以产生ORr作为商。商值ORr被送到有效度更新函数，后者每Tc秒将输出有效的R(E/O)r值直到TMAXr。
如果下一输入值为“非”GOr，或者如果TMAXr即将消逝，则一个容错值能够被消耗。在此情况下，PDg值SEr，O，1转移32次以形成一个余数和一个商。做出这个操作是为了将作为有效状态的SEr，O，1抺去。于是PROM值BXREr，O，1与上述的商结合以形成ORr作为商，后者被送到有效度更新函数。于是PROM值XSEr，O，1，O，O与转移SEr，O，1所剩的余数相结合并且其结果余数变为SOr，O，O，即PDg的新状态(见图8b)。状态的这个变化是可能的，因为在图8b中蕴含的“容错值”为“1”，而新形成的PDg状态SOr，O，O的容错值为“零”。
图8c示出“Pr2”连续好的度r脉冲必须被接受以保持产生有效的ORr/ERr值，因为没有PROM值能够用于补偿坏的脉冲，图8c的“容错值”实际上为“零”。
C.如果PDg的状态为SEr，O，1(图8b上部)，接受Pr2个连续在度r的好的脉冲(此处Pr2＝4)将导致PDg状态“SEr，O，2”(图8b1上部)，后者蕴含“容错”值＝2。注意，SEr，O，2＝SEr，4，1(图8b下部)。
同样，Pr2个连续的在度r的好的脉冲将改变PDg的状态，从jjjjj“SEr，O，2”到“SEr，O，3”，具有容错3(见图8b2)，并且在同一方式下“SEr，O，3”将变为“SEr，O，4”具有容错4。
这个例子有一最大容错值4(Pr3＝4)并且由此PDg状态将从“SEr，O，4”变为“SOr，O，4”，反之亦然，直到或者收到脉冲值既非GEr也非GOr，或者从前一个脉冲后TMAXr秒内没有收到脉冲值。(见图8g)
一旦容错参数达到最大值，VRG的PDg状态表示为S(E/O)r，Otmx，其中tmx＝P3r，并且“S”总为“零”。为了把状态从SEr，O，tmx变到SOr，O，tmx，并且同时分别收到GOr和GEr，要求有附加的PROM参数，反之亦然，如图8g所示，使用了参数MXTEr，O，tmx和MXTOr，O，tmx。
从图8a至图8g示出PDg的对度r的全部状态图，参数为Pr1＝4，Pr2＝4及Pr3＝4。
有效度更新的功能(VRR—图3之模块E)是决定性地产生一对交替的值，这一对值代表一个事实，即度r已经设立并且当前正被有效度生成器支持为有效度代码。这些交替值对于各个度代码r为唯一的并且每Tc秒产生一次。Tc标称为100毫秒。
所产生的交替值称为REr和ROr，其中E/O表示“偶”和“奇”Tc循环。更新函数在从有效度生成器收到各个交替值ERr/ORr后将产生有限数目的REr/ROr交替值。更新函数必须在TMAXr/Tc秒内与正确的交替值一起更新，如果连续的REr/RCr各值预定应该产生的话。
图9a示出有效度更新多项式除式PDf的4个状态图之一。这里PDf用值“EREr，O”初始化(对于度代码r)。如果度r刚刚设立，则“EREr，O”在有效度生成器中已由初始化过程形成，如图8a所示。
如果度r先前已经设立，则初始的更新循环值EREr，O能由-PDf状态与从有效度生成器来的新ORr数据相结合而产生。
EREr，O的“ER_r”部分表示度代码r的所接收到的前一个好的脉冲是一个“偶”的(即来自一个偶度代码循环)。“＿＿Er”表示值已被调正使得REr成为从更新函数的第1个输出。此情况蕴含前一个更新输出为RGR，不管前一个“r”是否等于当前的“r”。“＿＿r，O”表示此值开始一个对度“r”的更新循环。
在图9a的例中，12个REr或ROr值能够从一个ERr值产生。此即意为TMAXr/Tc＝12，注意，使用了系数值“m”以对从当前更新循环的开始起的当前Tc循环编号。一个更新循环是更新函数保持在一个状态图内而未变到其他4个与度r有关的状态之一的时间长度。在此例中，TMAXr＝1200毫秒(假定Tc＝100毫秒)。
参看图9a，更新函数的运算如下：
初始状态(EREr，O)装入PDf。它立即在PDf内转移32次，产生EREr，1作为余数以及PDf的新状态，和一个商值，后者于是通过XOR/PD运算与存储的PROM参数XEREr，O相结合，此运算的商为REr。Tc秒之后，运算再次发生，PROM参数XEREr，1与EREr，1转移32次之商结果相结合以形成ROr作为一后续的商，而转移运算的总余数变为新的PDDf状态EREr，2。
在此例中，此运算能够连续到12个循环而不被有效度生成器以新的ORr值所更新。然而，在12个循环之后，仍无可用的PROM参数支持REr/ROr之生成，并且取决于这些值的过程中断。
在此例中，TNOMr近似等于8*Tc(即800毫秒)。所以期望在8-12循环之间从度生成器有一新的ORr值。当ORr值出现，就与PDf的当前值相结合(通过XOR/PD运算)。然后一个PROM参数(XEOREr，m，其中m＝8，9，10，11)与上一次运算的余数相结合(通过XOR/PD运算)并且其余数为PDf的新状态。注意，PDf的新状态将为或者OREr，O或者OROr，O，取决于ORr是否变为在REr或ROr循环上可用。在OREr，O的情况，进入了图9c的状态图并且过程继续。
为了促使熟练此技术的人员理解本发明的安全度解码器在完整的安全处理***中所起的作用，这样的***在图10中给予了描述，并标志为100。在此图中同样可以看到，一个具有原谅特性的安全能力控制器形成待审定的申请GR-3574的主题内容，标志为120。再者，数字超速控制器140在待审定的申请GR-3575中描述。
总的或较大的安全处理***在图10中可看到，也包括一安全处理器160，用于把核对字提供给安全能力控制器120，还有加强装置180，简单地把安全处理器160的输出和安全能力控制器140的主要输出结合起来。
已经示出和描述了本发明所采用的实施例当前考虑到的内容，熟悉此技术者当能理解此类实施可以作出修改。所以要求本发明不应限于该实施例，故希望本发明真正精神的范围中的所有此类修改包括在所附权利要求中。

Claims (7)

1.一种安全度解码器，系用于一安全处理***中以提供自动列车保护，包括：
一个检拾线圈以拾起外部信号；
与检拾线圈相连的装置，包括两个通道，用于对所述信号经解调得到的脉冲作周期和占空比的测量，各通道有一输出；
在各所述通道中皆有一计数器；
与所述通道输出相连的容错累积度解码装置，累积容错之最大数量，以及积累此数量所需的最少时间，皆为选定的度代码之函数；
所述容错累积度解码装置包含(a)在各所述通道中提取占空比信息以及周期长度之装置，占空比信息系由允许一个通道的计数器在进入信号的正向部分期间进行计数而积累，而另一通道则在进入信号的整个周期期间增量其中的计数器；和(b)确定周期和占空比计数有效性的装置，这些计数是相对于各度代码规定值的允许范围在奇数和偶数循环上接收的。
2.如权利要求1所定义的解码器，其中所述容错累积度解码装置进一步包括一个中心频率为一个载波频率的带通滤波器装置和脉冲边缘探测装置。
3.如权利要求2所定义的解码器，进一步包括在各通道中有一个有效度生成器。
4.如权利要求3所定义的解码器，进一步包括联接到各所述通道的一个有效度更新装置。
5.如权利要求1所定义的解码器，其中为提取占空比信息的所述装置包含多个触发器和各所述通道中都有一缓冲存储装置。
6.如权利要求5所定义的解码器，其中n为一完整周期，并且在该周期内该通道之一中的计数器积累计数。
7.如权利要求6所定义的解码器，其中在该周期n末尾的正向边缘，所述计数器的内容被转移到所述缓冲存储装置。
CN89108317.0A 1988-11-04 1989-11-04 安全度解码器 Expired - Lifetime CN1048597C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/267,214 US5048064A (en) 1988-11-04 1988-11-04 Vital rate decoder
US267214 1988-11-04

Publications (2)

Publication Number Publication Date
CN1043024A CN1043024A (zh) 1990-06-13
CN1048597C true CN1048597C (zh) 2000-01-19

Family

ID=23017809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN89108317.0A Expired - Lifetime CN1048597C (zh) 1988-11-04 1989-11-04 安全度解码器

Country Status (5)

Country Link
US (1) US5048064A (zh)
CN (1) CN1048597C (zh)
CA (1) CA2001081C (zh)
IT (1) IT1238505B (zh)
NL (1) NL194608C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466520B1 (en) 1996-09-17 2002-10-15 Xilinx, Inc. Built-in AC self test using pulse generators
US6144262A (en) * 1996-09-17 2000-11-07 Xilinx, Inc. Circuit for measuring signal delays of asynchronous register inputs
US6075418A (en) * 1996-09-17 2000-06-13 Xilinx, Inc. System with downstream set or clear for measuring signal propagation delays on integrated circuits
US6069849A (en) * 1996-09-17 2000-05-30 Xilinx, Inc. Method and system for measuring signal propagation delays using the duty cycle of a ring oscillator
US6233205B1 (en) 1996-09-17 2001-05-15 Xilinx, Inc. Built-in self test method for measuring clock to out delays
US6232845B1 (en) 1996-09-17 2001-05-15 Xilinx, Inc. Circuit for measuring signal delays in synchronous memory elements
US6219305B1 (en) 1996-09-17 2001-04-17 Xilinx, Inc. Method and system for measuring signal propagation delays using ring oscillators
US6009554A (en) * 1997-09-19 1999-12-28 General Railway Signal Corporation Systems safety vital arbiter employing numerical techniques
US6452459B1 (en) 1999-07-22 2002-09-17 Xilinx, Inc. Circuit for measuring signal delays of synchronous memory elements
US7015833B1 (en) * 2000-08-31 2006-03-21 Logitech Europe S.A. Multilink receiver for multiple cordless applications
US6630838B1 (en) 2001-01-23 2003-10-07 Xilinx, Inc. Method for implementing dynamic burn-in testing using static test signals
US7302587B2 (en) * 2001-06-08 2007-11-27 Matra Transport International Secure computer system
US7065684B1 (en) 2002-04-18 2006-06-20 Xilinx, Inc. Circuits and methods for measuring signal propagation delays on integrated circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898444A (en) * 1973-12-28 1975-08-05 Ibm Binary counter with error detection and transient error correction
JPS6025929B2 (ja) * 1978-01-25 1985-06-21 ソニー株式会社 Ｐｗｍ変調回路
US4254327A (en) * 1979-05-17 1981-03-03 The United States Of America As Represented By The Secretary Of The Navy Pulse generator having selectable pulse width and pulse repetition interval
US4307463A (en) * 1980-02-08 1981-12-22 General Signal Corporation Vital rate decoder
JPS57204629A (en) * 1981-06-12 1982-12-15 Nec Corp Control circuit of pulse width
US4475086A (en) * 1982-03-31 1984-10-02 Eastman Kodak Company Duty cycle detector
US4726045A (en) * 1986-03-28 1988-02-16 Tektronix, Inc. Low jitter digital delay generator
DE3642851A1 (de) * 1986-12-16 1988-06-30 Bbc Brown Boveri & Cie Fehlertolerantes rechensystem und verfahren zum erkennen, lokalisieren und eliminieren von fehlerhaften einheiten in einem solchen system
NL8800199A (nl) * 1987-02-09 1988-09-01 Gen Signal Corp Digitale vitale snelheidsdecodeur.
JPH077904B2 (ja) * 1987-09-14 1995-01-30 三菱電機株式会社 パルス発生回路

Also Published As

Publication number Publication date
NL194608B (nl) 2002-05-01
CN1043024A (zh) 1990-06-13
IT1238505B (it) 1993-08-18
IT8948499A1 (it) 1991-04-30
NL194608C (nl) 2002-09-03
IT8948499A0 (it) 1989-10-30
CA2001081A1 (en) 1990-05-04
NL8902647A (nl) 1990-06-01
US5048064A (en) 1991-09-10
CA2001081C (en) 1999-12-07

Similar Documents

Publication Publication Date Title
CN1048597C (zh) 安全度解码器
Bacchus et al. Maximum satisfiabiliy
CN1702613A (zh) 蒙哥马利模乘法器
CN1099110C (zh) 通用纠错***
CN1149496C (zh) 自适应视频信号运算处理装置
CN1207867C (zh) 一种安全的数字签名***及其数字签名方法
CN1955991A (zh) 在业务模型中集成模型语义和领域语义的方法和装置
CN1581771A (zh) 验证***、服务器和验证方法及程序
JP5511532B2 (ja) 公開情報のプライバシー保護装置、公開情報のプライバシー保護方法およびプログラム
CN101079141A (zh) 用于自动确认交易的方法以及电子支付***
CN115713142A (zh) 碳排放优化方法及相关设备
CN1738238A (zh) 高速可配置rsa加密算法及协处理器
CN1256671C (zh) 管理资源争用的方法和装置
CN102867022A (zh) 通过部分删除某些项目达到对集合型数据匿名化的***
CN1112057C (zh) Atm交换器及其自选路由方法
JP5187318B2 (ja) 棄却判定機能を有する合成ワークフローモニタリング方法、装置、およびプログラム
CN1841982A (zh) 一种高速译码芯片
Xia et al. A cloud-based disassembly planning approach towards sustainable management of WEEE
CN103177374B (zh) 业务推荐方法和业务推荐***
CN107808258B (zh) 基于业务流程日志和协作模式的工作流最优员工分配方法
CN1318905A (zh) 测链搜索装置
US20060179090A1 (en) System and method for converting binary to decimal
CN1760903A (zh) 流程验证***及其方法
CN1926508A (zh) 一种用于执行加密操作的方法和装置
CN1033154C (zh) 用于极度安全的处理***中的数字式超速控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Italy Rhone

Applicant after: General Signal Corp.

Address before: American Connecticut

Applicant before: General Signal Corp.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: GENERAL SIGNAL CORPORATION TO: SAZIBO CO.,LTD.

C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CX01 Expiry of patent term

Granted publication date: 20000119