CN104851813A - 指纹识别芯片的封装结构及封装方法 - Google Patents

指纹识别芯片的封装结构及封装方法 Download PDF

Info

Publication number
CN104851813A
CN104851813A CN201510256201.2A CN201510256201A CN104851813A CN 104851813 A CN104851813 A CN 104851813A CN 201510256201 A CN201510256201 A CN 201510256201A CN 104851813 A CN104851813 A CN 104851813A
Authority
CN
China
Prior art keywords
chip
induction
substrate
plastic packaging
packaging layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510256201.2A
Other languages
English (en)
Inventor
王之奇
杨莹
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201510256201.2A priority Critical patent/CN104851813A/zh
Priority to TW104123988A priority patent/TWI570819B/zh
Publication of CN104851813A publication Critical patent/CN104851813A/zh
Priority to US15/573,552 priority patent/US20180129848A1/en
Priority to PCT/CN2015/089595 priority patent/WO2016183975A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种指纹识别芯片的封装结构及封装方法，封装结构包括：提供基板；在所述基板表面耦合感应芯片，所述感应芯片具有第一表面、以及与第一表面相对的第二表面，所述感应芯片的第一表面包括感应区，所述感应芯片的第二表面位于基板表面；在所述基板和部分感应芯片表面形成塑封层，所述塑封层暴露出所述感应区。所述指纹识别芯片的封装结构的灵敏度提高，封装工艺简化，制造成本降低。

Description

指纹识别芯片的封装结构及封装方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种指纹识别芯片的封装结构及封装方法。
背景技术
随着现代社会的进步，个人身份识别以及个人信息安全的重要性逐步受到人们的关注。由于人体指纹具有唯一性和不变性，使得指纹识别技术具有安全性好，可靠性高，使用简单方便的特点，使得指纹识别技术被广泛应用于保护个人信息安全的各种领域。而随着科学技术的不断发展，各类电子产品的信息安全问题始终是技术发展的关注要点之一。尤其是对于移动终端，例如手机、笔记本电脑、平板的电脑、数码相机等，对于信息安全性的需求更为突出。
现有的指纹识别器件的感测方式包括电容式(电场式)和电感式，指纹识别器件通过提取用户指纹，并将用户指纹转换为电信号输出，从而获取用户的指纹信息。具体的，如图1所示，图1是现有技术的一种指纹识别器件的剖面结构示意图，包括：基板100；耦合于基板100表面的指纹识别芯片101；覆盖于所述指纹识别芯片101表面的玻璃基板102。
以电容式指纹识别芯片为例，所述指纹识别芯片101内具有一个或多个电容极板。由于用户手指的表皮或皮下层具有凸起的脊和凹陷的谷，当用户手指103接触所述玻璃基板102表面时，所述脊与谷到指纹识别芯片101的距离不同，因此，用户手指103脊或谷与电容极板之间的电容值不同，而指纹识别芯片101能够获取所述不同的电容值，并将其转化为相应的电信号输出，而指纹识别器件汇总所受到的电信号之后，能够获取用户的指纹信息。
然而，采用现有技术制造的指纹识别器件对于感应芯片的灵敏度要求较高，从而使指纹识别器件的制造和应用受到限制，而且使制造成本提高。
发明内容
本发明解决的问题是提供一种指纹识别芯片的封装结构及封装方法，所述指纹识别芯片的封装结构的灵敏度提高，封装工艺简化，制造成本降低。
为解决上述问题，本发明提供一种指纹识别芯片的封装方法，包括：
提供基板；
在所述基板表面耦合感应芯片，所述感应芯片具有第一表面、以及与第一表面相对的第二表面，所述感应芯片的第一表面包括感应区，所述感应芯片的第二表面位于基板表面；
在所述基板和部分感应芯片表面形成塑封层，所述塑封层暴露出所述感应区。
可选的，还包括：所述感应芯片的第一表面具有包围所述感应区的***区。
可选的，所述塑封层覆盖所述***区表面。
可选的，所述塑封层的形成工艺为注塑工艺。
可选的，所述注塑工艺包括：提供模具，所述模具包括第四表面，所述第四表面具有感应对应区和***对应区，所述感应对应区表面高于***对应区表面；将所述模具的第四表面朝向基板和感应芯片压合，在基板和模具之间形成塑封空间，所述模具的感应对应区与感应芯片的感应区对应，所述模具的***对应区与感应芯片的***区对应；在所述塑封空间内填充塑封材料，并进行固化，形成塑封层。
可选的，还包括：位于所述感应芯片的感应区和***区表面的芯片电路；位于所述感应芯片***区表面的第一焊垫；所述芯片电路与所述第一焊垫连接。
可选的，还包括：所述基板具有第三表面，所述感应芯片耦合于基板的第三表面，所述基板的第三表面具有第二焊垫。
可选的，还包括：在形成所述塑封层之前，形成导电线，所述导电线两端分别与第一焊垫与第二焊垫连接。
可选的，所述塑封层包围所述导电线。
可选的，所述塑封层的表面到感应芯片表面的距离为100微米～150微米；所述塑封层的材料为聚合物材料。
相应的，本发明还提供一种指纹识别芯片的封装结构，包括：
基板；
耦合于所述基板表面的感应芯片，所述感应芯片具有第一表面、以及与第一表面相对的第二表面，所述感应芯片的第一表面包括感应区，所述感应芯片的第二表面位于基板表面；
位于所述基板和部分感应芯片表面的塑封层，所述塑封层暴露出所述感应区。
可选的，还包括：所述感应芯片的第一表面具有包围所述感应区的***区。
可选的，所述塑封层覆盖所述***区表面。
可选的，还包括：位于所述感应芯片的感应区和***区表面的芯片电路；位于所述感应芯片***区表面的第一焊垫；所述芯片电路与所述第一焊垫连接。
可选的，还包括：所述基板具有第三表面，所述感应芯片耦合于基板的第三表面，所述基板的第三表面具有第二焊垫。
可选的，还包括：导电线，所述导电线两端分别与第一焊垫与第二焊垫连接。
可选的，所述塑封层包围所述导电线。
可选的，所述塑封层的表面到感应芯片表面的距离为100微米～150微米；所述塑封层的材料为聚合物材料。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的方法中，通过在将感应芯片耦合于基板表面之后，在基板和部分感应芯片表面形成暴露出感应芯片感应区的塑封层，使所述塑封层能够将感应芯片与基板相互固定，并且使所述塑封层保护感应芯片感应区以外的区域的同时，使感应芯片的感应区完全被暴露。由于所述感应区表面不被覆盖，则用户的指纹信息能够直接被感应芯片的感应区所获取，能够使感应芯片的感应能力得到最大限度的应用。因此，所形成的指纹识别芯片的封装结构的灵敏度得到提升。而且，所述指纹识别芯片的封装方法简单，制造成本降低。
进一步，所述塑封层的形成工艺为注塑工艺；而且，所述注塑工艺采用特制的模具，以形成能够暴露出感应区的塑封层。所述模具包括第四表面，所述第四表面具有感应对应区和***对应区，所述感应对应区表面高于***对应区表面，从而，当所述模具的第四表面朝向基板和感应芯片压合之后，能够使所述模具的感应对应区表面与感应芯片的感应区表面相接触，而感应芯片感应区以外的区域表面与模具第四表面之间具有塑封空间；则后续在所述塑封空间内注入塑封材料并固化之后，能够使所形成的塑封层覆盖感应芯片感应区以外的区域，并暴露出所述感应区。
进一步，所述感应芯片感应区的表面具有钝化层，所述钝化层的材料为绝缘材料。由于所述塑封层暴露出所述感应芯片的感应区，使用户的手指能够直接与感应区表面相接触。而所述感应芯片感应区的表面具有钝化层时，能够在用户手指与感应区的芯片电路或感应器件之间实现电绝缘，使得感应区的芯片电路或感应器件得到隔离和保护。从而，即使塑封层暴露出感应芯片的感应区，也不会对感应芯片的工作性能造成不良影响。
本发明的结构中，所述感应芯片耦合于基板表面，而所述基板和部分感应芯片表面具有暴露出感应芯片感应区的塑封层。所述塑封层能够将感应芯片与基板相互固定；且所述塑封层能够在保护感应芯片感应区以外区域的同时，使感应芯片的感应区完全被暴露。由于所述感应区表面不被覆盖，使得用户的指纹信息能够直接被感应芯片获取，从而使感应芯片的感应能力得到最大限度的发挥。由此使所述指纹识别芯片封装结构的灵敏度得到提升，而且，所述指纹识别芯片的制造成本得以降低。
附图说明
图1是现有技术的一种指纹识别器件的剖面结构示意图；
图2是一种指纹识别芯片结构实施例的剖面结构示意图；
图3至图8是本发明实施例的指纹识别芯片的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，采用现有技术制造的指纹识别器件对于感应芯片的灵敏度要求较高，从而使指纹识别器件的制造和应用受到限制，而且使制造成本提高。
经过研究发现，请继续参考图1，指纹识别芯片101表面覆盖有玻璃基板102，所述玻璃基板102用于保护指纹识别芯片101，而用户的手指103直接与所述玻璃基板102相接触，因此，为了保证所述玻璃基板102具有足够的保护能力，所述玻璃基板102的厚度较厚。然而，由于所述玻璃基板102的厚度较厚，对指纹识别芯片101的灵敏度要求较高，以此保证能够精确提取到用户指纹。然而，高灵敏度的指纹识别芯片制造难度较大、制造成本较高，继而造成指纹识别芯片的应用和推广受到限制。
为了降低对指纹识别芯片灵敏度的要求，提出了另一种指纹识别芯片结构，请参考图2，包括：基板200，所述基板200具有第一表面230，所述基板200的第一表面230具有若干第一焊垫层205；位于基板200第一表面230的感应芯片201，所述感应芯片201具有第一表面210、以及与第一表面210相对的第二表面220，所述感应芯片201的第二表面220位于基板200的第一表面210，所述感应芯片201的第一表面210具有感应区211、以及包围所述感应区211的***区212，所述***区212的感应芯片201表面具有若干第二焊垫层207，且所述第二焊垫层207与第一焊垫层205的位置和数量一一对应；两端分别与所述第一焊垫层205和第二焊垫层207电连接的若干导线208，其中，位于所述导线208上且距离基板200第一表面210距离最大的点为顶点A，所述顶点到感应芯片第一表面210为第一距离；位于基板200和感应芯片201表面的塑封层203，所述塑封层203的材料为聚合物，所述塑封层203包围所述导线208和感应芯片201，所述感应区201上的塑封层203表面平坦，所述塑封层203表面到感应芯片201第一表面210具有第二距离，所述第二距离大于第一距离。
其中，由位于感应区211表面的塑封层替代传统的玻璃基板，用于直接与用户手指接触。由于去除了玻璃基板，有利于提高感应芯片201的感应能力。然而，由于所述感应芯片201与基板200之间通过导线208实现电连接，而所述导线208具有高于感应芯片201第一表面210的顶点A，为了使所述塑封层203完全包围所述导线208，所述塑封层203的表面到感应芯片201第一表面210的第二距离需要大于导线208顶点A到感应芯片201第一表面210的第一距离，位于感应芯片201第一表面210的塑封层203厚度依旧较厚。而且，由于所述塑封层203还覆盖感应芯片201的感应区211，因此，位于感应区211表面的塑封层203厚度较厚，则所述塑封层203依旧不利于提高感应芯片201的感应灵敏度，则所形成的封装结构的感应能力较差。
为了解决上述问题，本发明提供一种指纹识别芯片的封装结构及封装方法。在封装方法中，通过在将感应芯片耦合于基板表面之后，在基板和部分感应芯片表面形成暴露出感应芯片感应区的塑封层，使所述塑封层能够将感应芯片与基板相互固定，并且使所述塑封层保护感应芯片感应区以外的区域的同时，使感应芯片的感应区完全被暴露。由于所述感应区表面不被覆盖，能够使感应芯片的感应能力得到最大限度的应用。因此，所形成的指纹识别芯片的封装结构的灵敏度得到提升。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图8是本发明实施例的指纹识别芯片的形成过程的剖面结构示意图。
请参考图3，提供基板300。
所述基板300为硬性基板或软性基板。在本实施例中，所述基板200为硬性基板，所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。
本实施例中，所述基板300具有第三表面330，所述基板300的第三表面330后续用于耦合感应芯片。所述基板300的第三表面330具有布线层(未示出)和第二焊垫331，所述布线层与所述第二焊垫331连接，而所述第二焊垫331用于与感应芯片表面的芯片电路连接。
在一实施例中，在所述基板300的一端形成连接部，所述连接部用于使感应芯片与外部电路电连接。所述连接部的材料包括导电材料，所述连接部与所述布线层电连接，使所述感应芯片上的芯片电路能够通过基板300第三表面330的布线层和连接部与外部电路或器件实现电连接，以此传递电信号。
之后，在所述基板300表面耦合感应芯片，以下将对在基板300表面耦合感应芯片的步骤进行说明。
请参考图4，在所述基板300表面固定感应芯片301，所述感应芯片301具有第一表面310、以及与第一表面310相对的第二表面320，所述感应芯片301的第一表面310包括感应区311，所述感应芯片301的第二表面320位于基板300表面。
在本实施例中，在所述感应芯片301的第二表面320粘附第一粘结层，并将所述第一粘附层粘贴于所述基板300的第三表面330，从而使所述感应芯片301固定于基板300的第一表面350。后续通过打线工艺，能够使所述感应芯片301与所述基板300耦合，即使所述感应芯片301与基板300表面的布线层之间实现电连接。
在另一实施例中，还能够在所述基板300的第三表面330形成第一粘附层，将感应芯片301粘贴于所述第一粘附层表面，使感应芯片301固定于基板300表面。
在本实施例中，在所述感应芯片301的感应区311内，形成有用于获取用户指纹信息的感应器件；所述感应器件包括电容结构或者电感结构，使所述感应区311能够检测和接收用户的指纹信息。
所述感应芯片301的第一表面310还包括包围所述感应区311的***区312。在所述感应芯片301第一表面310的感应区311和***区312内，还形成有芯片电路，所述芯片电路与感应区311内的感应器件电连接，用于感应器件输出的电信号进行处理。
在本实施例中，在所述感应区311内形成至少一个电容极板，当用户手指置于感应区311表面时，所述电容极板和用户手指构成电容结构；而且，所述感应区311能够获取用户手指表面脊与谷与电容极板之间的电容值差异，并将所述电容值差异通过芯片电路进行处理之后输出，以此获取用户指纹数据。
在本实施例中，由于后续形成的塑封层暴露出感应芯片301的感应区311，用户的手指能够直接与感应区311表面相接触，因此，为了保证用户手指与感应区311内电容极板之间相互隔离，所述感应芯片301感应区311的表面还具有钝化层，所述钝化层的材料为绝缘材料。所述钝化层用于作为用户手指与电容极板之间的介质层，以构成能够获取用户指纹信息的电容结构；而且，所述钝化层还能够用于避免感应区311内的芯片电路和感应器件受到磨损，并且使芯片电路和感应器件与外部环境电绝缘。
所述感应芯片301的第一表面310还具有位于所述感应芯片***区312表面的第一焊垫313；所述芯片电路与所述第一焊垫313连接，后续通过打线工艺，能够使第一焊垫313与基板300表面的布线层实现电连接。
请参考图5，使所述感应芯片301与基板300耦合。
在形成所述塑封层之前，形成导电线302，所述导电线302两端分别与第一焊垫313与第二焊垫331连接。
使所述感应芯片301与基板300耦合即是使所述感应芯片301与所述基板300能够实现电互连。在本实施例中，通过打线工艺使述感应芯片301与基板300耦合。
在本实施例中，在后续形成塑封层之前，通过打线工艺形成导电线302，所述导电线302两端分别与第一焊垫313与第二焊垫331连接，使所述感应芯片301与基板300之间电互连。所述导电线302能够使芯片电路与基板300表面的布线层电连接，而所述布线层与连接部电连接，使感应芯片301表面的芯片电路和感应区311能够与外部电路或器件进行电信号的传输。所述导电线302的材料为金属，所述金属为铜、钨、铝、金或银。采用打线工艺使感应芯片301与基板300电连接的工艺简单，且工艺成本低廉。
所述打线工艺包括：提供导电线302；将所述导电线302两端通过焊接工艺分别与第一焊垫313与第二焊垫331连接。所述导电线302的材料为金属，所述金属为铜、钨、铝、金或银。
由于所述导电线302连接于第一焊垫313与第二焊垫331之间，因此所述导电线302弯曲；在所述导电线304上具有到基板300表面距离最大的点，所述导电线304上的到基板300表面距离最大的点为顶点，所述顶点高于所述感应芯片301的第一表面310表面。由于所述导电线302后续需要由塑封层包裹，使得所述导电线302与感应芯片301之间、以及导电线302与外部环境之间电隔离，因此，所述顶点还需要低于后续形成的塑封层表面，使后续形成的塑封层能够完全包裹所述导电线302，以避免所述导电线302裸露。
在所述基板300和部分感应芯片301表面形成塑封层，所述塑封层暴露出所述感应区311；所述塑封层的形成工艺为注塑工艺。以下将对所述塑封层的形成步骤进行说明。
请参考图6，提供模具304，所述模具304包括第四表面340，所述第四表面340具有感应对应区341和***对应区342，所述感应对应区341表面高于***对应区342表面。
所述模具304用于定义后续形成的塑封层的形状。在本实施例中，后续形成的塑封层需要暴露出感应芯片301的感应区311，而感应芯片301的***区312、以及基板300暴露出的区域表面需要有塑封层覆盖以进行保护，而所述模具304的形状需要与后续形成的塑封层的形状对应。
所述模具304的第四表面340后续朝向基板300和感应芯片301压合，所述模具304的感应对应区341与感应芯片301的感应区311对应，所述模具的***对应区342与感应芯片301的***区312以及基板300暴露出的区域对应；由于所述感应对应区341表面高于***对应区342表面，当所述模具304向感应芯片301和基板300压合之后，能够使所述感应对应区341的表面与感应区311的表面接触，而所述***对应区342能够与***区312和基板300之间形成塑封空间，所述塑封空间用以形成塑封层。
所述感应对应区341表面到***对应区342表面的高度差即后续形成与***区312表面的塑封层的厚度。在本实施例中，所述感应对应区341表面到***对应区342表面的高度差为100微米～150微米。
请参考图7，将所述模具304的第四表面340朝向基板300和感应芯片301压合，在基板300和模具304之间形成塑封空间305，所述模具304的感应对应区341与感应芯片301的感应区311对应，所述模具304的***对应区342与感应芯片301的***区312对应。
由所述模具304与基板300和感应芯片301构成的塑封空间305用于形成塑封层。
在本实施例中，在所述模具304的第四表面340向基板300和感应芯片301压合之后，所述感应对应区341表面与感应芯片301的感应区311表面相接触，后续在所述塑封空间305内形成塑封层之后，所述塑封层不会覆盖所述感应区311，从而使所形成的塑封层暴露出所述感应区311。用户手指能够直接与所述感应区311相接触，从而提高了感应芯片301的灵敏度。
在另一实施例中，所述感应对应区341表面与感应芯片301表面之间具有预设距离；由于所述感应对应区341表面相对于所述***对应区342表面突出，因此，在所述模具304的第四表面340向基板300和感应芯片301压合之后，***对应区342表面到感应芯片301***区312的距离大于所述预设距离，即后续形成于***区312表面的塑封层厚度大于感应区311表面的塑封层厚度，则所述感应区311表面具有塑封层保护，而且所述塑封层厚度较薄，对感应芯片301的灵敏度造成的妨碍有限。
所述***对应区342的第四表面340低于所述感应对应区341的第四表面340，所述***对应区342的第四表面340、与感应芯片301***区312以及基板300暴露出的区域之间能够形成塑封空间，后续在所述塑封空间内形成塑封层之后，所述塑封层能够覆盖感应芯片301***区312表面和基板300表面。
请参考图8，在所述塑封空间305(如图7所示)内填充塑封材料，并进行固化，形成塑封层306。
在本实施例中，所述塑封层306覆盖所述***区312表面，并暴露出所述感应区311表面，用户手指能够直接与所述感应区311相接触，使得感应芯片的灵敏度得以提升。在其它实施例中，所述感应区311表面能够具有塑封层覆盖，且感应区311表面的塑封层厚度小于***区312表面的塑封层厚度。
所述塑封层306用于保护所述感应芯片301的***区312、导电线302和基板300，并用于将感应芯片301固定于基板300表面；同时，所述塑封层306还包围所述导电线302，使所述导电线302与感应芯片301或外部环境之间电隔离。
所述导电线302的顶点高于所述感应芯片301的第一表面310，所述塑封层306的表面需要高于所述导电线302的顶点，使所述塑封层306能够完全包裹所述导电线304。在本实施例中，所述塑封层306表面到感应芯片301***区312表面的距离为100微米～150微米。
所述塑封层306的材料为聚合物材料；所述聚合物材料具有良好的柔韧性、延展性以及覆盖能力；所述聚合物材料为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合适的聚合物材料。
所述塑封层306采用转塑工艺(transfer molding)形成；通过在所述塑封空间305内注入流体的塑封材料，以填满所述塑封空间305之后，对所述塑封材料进行固化，以形成塑封层306；在进行固化之后，去除所述模具304(如图7所示)。
在一实施例中，还包括在基板300表面形成保护环，所述保护环包围所述感应芯片301和塑封层306。所述保护环的材料为金属，且所述保护环通过所述基板300接地，所述保护环固定于基板300的第三表面330。
所述保护环位于所述感应芯片301和塑封层305周围，且部分保护环还延伸至所述塑封层306上方、并暴露出感应区311表面。在另一实施例中，保护环仅位于感应芯片301和塑封层306的周围，且暴露出塑封层306表面。
所述保护环的材料为金属，所述金属为铜、钨、铝、银或金。所述保护环用于对所述感应芯片301进行静电防护；由于所述保护环为金属，所述保护环能够导电，当用户手指在接触感应区311时容易产生静电，则静电电荷会首先自所述保护环传至基板300，从而避免盖板303被过大的静电电压击穿，以此保护感应芯片301，提高指纹检测的精确度，消除感应芯片301输出的信号噪声，使感应芯片输出的信号更精确。
在另一实施例中，还包括形成包围所述塑封层306、感应芯片301和保护环的外壳，所述外壳暴露出感应区301表面。所述外壳能够是需要设置指纹识别芯片的器件或终端的外壳，还能够是所述指纹识别芯片的封装结构的外壳。
在另一实施例中，还能够布线层所述保护环境，而仅形成包围所述塑封层306和感应芯片301的外壳，所述外壳暴露出感应区311表面。
综上，本实施例中，通过在将感应芯片耦合于基板表面之后，在基板和部分感应芯片表面形成暴露出感应芯片感应区的塑封层，使所述塑封层能够将感应芯片与基板相互固定，并且使所述塑封层保护感应芯片感应区以外的区域的同时，使感应芯片的感应区完全被暴露。由于所述感应区表面不被覆盖，则用户的指纹信息能够直接被感应芯片的感应区所获取，能够使感应芯片的感应能力得到最大限度的应用。因此，所形成的指纹识别芯片的封装结构的灵敏度得到提升。而且，所述指纹识别芯片的封装方法简单，制造成本降低。
相应的，本发明实施例还提供一种采用上述方法所形成的指纹识别芯片的封装结构，请继续参考图8，包括：
基板300；
耦合于所述基板300表面的感应芯片301，所述感应芯片301具有第一表面310、以及与第一表面310相对的第二表面320，所述感应芯片301的第一表面310包括感应区311，所述感应芯片301的第二表面320位于基板300表面；
位于所述基板300和部分感应芯片301表面的塑封层306，所述塑封层306暴露出所述感应区301。
以下将对上述结构进行详细说明。
所述基板300为硬性基板或软性基板。在本实施例中，所述基板200为硬性基板，所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。
本实施例中，所述基板300具有第三表面330，所述基板300的第三表面330后续用于耦合感应芯片。所述基板300的第三表面330具有布线层(未示出)和第二焊垫331，所述布线层与所述第二焊垫331连接，而所述第二焊垫331用于与感应芯片表面的芯片电路连接。
在一实施例中，在所述基板300的一端形成连接部，所述连接部用于使感应芯片与外部电路电连接。所述连接部的材料包括导电材料，所述连接部与所述布线层电连接，使所述感应芯片上的芯片电路能够通过基板300第三表面330的布线层和连接部与外部电路或器件实现电连接，以此传递电信号。
在本实施例中，通过第一粘结层将所述第一粘附层使所述感应芯片301固定于基板300的第一表面350。
在本实施例中，在所述感应芯片301的感应区311内，具有用于获取用户指纹信息的感应器件；所述感应器件包括电容结构或者电感结构，使所述感应区311能够检测和接收用户的指纹信息。
所述感应芯片301的第一表面310还包括包围所述感应区311的***区312。在所述感应芯片301第一表面310的感应区311和***区312内，还具有芯片电路，所述芯片电路与感应区311内的感应器件电连接，用于感应器件输出的电信号进行处理。在本实施例中，在所述感应区311内具有至少一个电容极板。
所述感应芯片301的第一表面310还具有位于所述感应芯片***区312表面的第一焊垫313；所述芯片电路与所述第一焊垫313连接。在本实施例中，所述感应芯片301感应区311的表面还具有钝化层，所述钝化层的材料为绝缘材料。
所述封装结构还包括导电线302，所述导电线302两端分别与第一焊垫313与第二焊垫331连接，使所述感应芯片301与所述基板300能够实现电互连。所述导电线302的材料为金属，所述金属为铜、钨、铝、金或银。
在所述导电线304上具有到基板300表面距离最大的点，所述导电线304上的到基板300表面距离最大的点为顶点，所述顶点高于所述感应芯片301的第一表面310表面。由于所述导电线302由塑封层306包裹，因此，所述顶点还需要低于所述塑封层306表面，使所述塑封层306能够完全包裹所述导电线302，以避免所述导电线302裸露。在本实施例中，所述塑封层306表面到感应芯片301***区312表面的距离为100微米～150微米。
在本实施例中，所述塑封层306覆盖所述***区312表面，并暴露出所述感应区311表面，用户手指能够直接与所述感应区311相接触，使得感应芯片的灵敏度得以提升。在其它实施例中，所述感应区311表面能够具有塑封层覆盖，且感应区311表面的塑封层厚度小于***区312表面的塑封层厚度。
所述塑封层306用于保护所述感应芯片301的***区312、导电线302和基板300，并用于将感应芯片301固定于基板300表面；同时，所述塑封层306还包围所述导电线302，使所述导电线302与感应芯片301或外部环境之间电隔离。
所述塑封层306的材料为聚合物材料；所述聚合物材料具有良好的柔韧性、延展性以及覆盖能力；所述聚合物材料为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合适的聚合物材料。
在一实施例中，还包括在基板300表面形成保护环，所述保护环包围所述感应芯片301和塑封层306。所述保护环的材料为金属，且所述保护环通过所述基板300接地，所述保护环固定于基板300的第三表面330。所述保护环位于所述感应芯片301和塑封层305周围，且部分保护环还延伸至所述塑封层306上方、并暴露出感应区311表面。在另一实施例中，保护环仅位于感应芯片301和塑封层306的周围，且暴露出塑封层306表面。所述保护环的材料为金属，所述金属为铜、钨、铝、银或金。
在另一实施例中，还包括形成包围所述塑封层306、感应芯片301和保护环的外壳，所述外壳暴露出感应区301表面。所述外壳能够是需要设置指纹识别芯片的器件或终端的外壳，还能够是所述指纹识别芯片的封装结构的外壳。
在另一实施例中，还能够布线层所述保护环境，而仅形成包围所述塑封层306和感应芯片301的外壳，所述外壳暴露出感应区311表面。
综上，本实施例中，所述感应芯片耦合于基板表面，而所述基板和部分感应芯片表面具有暴露出感应芯片感应区的塑封层。所述塑封层能够将感应芯片与基板相互固定；且所述塑封层能够在保护感应芯片感应区以外区域的同时，使感应芯片的感应区完全被暴露。由于所述感应区表面不被覆盖，使得用户的指纹信息能够直接被感应芯片获取，从而使感应芯片的感应能力得到最大限度的发挥。由此使所述指纹识别芯片封装结构的灵敏度得到提升，而且，所述指纹识别芯片的制造成本得以降低。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种指纹识别芯片的封装方法，其特征在于，包括：
提供基板；
在所述基板表面耦合感应芯片，所述感应芯片具有第一表面、以及与第一表面相对的第二表面，所述感应芯片的第一表面包括感应区，所述感应芯片的第二表面位于基板表面；
在所述基板和部分感应芯片表面形成塑封层，所述塑封层暴露出所述感应区。
2.如权利要求1所述的指纹识别芯片的封装方法，其特征在于，还包括：所述感应芯片的第一表面具有包围所述感应区的***区。
3.如权利要求2所述的指纹识别芯片的封装方法，其特征在于，所述塑封层覆盖所述***区表面。
4.如权利要求3所述的指纹识别芯片的封装方法，其特征在于，所述塑封层的形成工艺为注塑工艺。
5.如权利要求4所述的指纹识别芯片的封装方法，其特征在于，所述注塑工艺包括：提供模具，所述模具包括第四表面，所述第四表面具有感应对应区和***对应区，所述感应对应区表面高于***对应区表面；将所述模具的第四表面朝向基板和感应芯片压合，在基板和模具之间形成塑封空间，所述模具的感应对应区与感应芯片的感应区对应，所述模具的***对应区与感应芯片的***区对应；在所述塑封空间内填充塑封材料，并进行固化，形成塑封层。
6.如权利要求2所述的指纹识别芯片的封装方法，其特征在于，还包括：位于所述感应芯片的感应区和***区表面的芯片电路；位于所述感应芯片***区表面的第一焊垫；所述芯片电路与所述第一焊垫连接。
7.如权利要求6所述的指纹识别芯片的封装方法，其特征在于，还包括：所述基板具有第三表面，所述感应芯片耦合于基板的第三表面，所述基板的第三表面具有第二焊垫。
8.如权利要求7所述的指纹识别芯片的封装方法，其特征在于，还包括：在形成所述塑封层之前，形成导电线，所述导电线两端分别与第一焊垫与第二焊垫连接。
9.如权利要求8所述的指纹识别芯片的封装方法，其特征在于，所述塑封层包围所述导电线。
10.如权利要求1所述的指纹识别芯片的封装方法，其特征在于，所述塑封层的表面到感应芯片表面的距离为100微米～150微米；所述塑封层的材料为聚合物材料。
11.一种指纹识别芯片的封装结构，其特征在于，包括：
基板；
耦合于所述基板表面的感应芯片，所述感应芯片具有第一表面、以及与第一表面相对的第二表面，所述感应芯片的第一表面包括感应区，所述感应芯片的第二表面位于基板表面；
位于所述基板和部分感应芯片表面的塑封层，所述塑封层暴露出所述感应区。
12.如权利要求11所述的指纹识别芯片的封装结构，其特征在于，还包括：所述感应芯片的第一表面具有包围所述感应区的***区。
13.如权利要求12所述的指纹识别芯片的封装结构，其特征在于，所述塑封层覆盖所述***区表面。
14.如权利要求12所述的指纹识别芯片的封装结构，其特征在于，还包括：位于所述感应芯片的感应区和***区表面的芯片电路；位于所述感应芯片***区表面的第一焊垫；所述芯片电路与所述第一焊垫连接。
15.如权利要求14所述的指纹识别芯片的封装结构，其特征在于，还包括：所述基板具有第三表面，所述感应芯片耦合于基板的第三表面，所述基板的第三表面具有第二焊垫。
16.如权利要求15所述的指纹识别芯片的封装结构，其特征在于，还包括：导电线，所述导电线两端分别与第一焊垫与第二焊垫连接。
17.如权利要求16所述的指纹识别芯片的封装结构，其特征在于，所述塑封层包围所述导电线。
18.如权利要求11所述的指纹识别芯片的封装结构，其特征在于，所述塑封层的表面到感应芯片表面的距离为100微米～150微米；所述塑封层的材料为聚合物材料。
CN201510256201.2A 2015-05-19 2015-05-19 指纹识别芯片的封装结构及封装方法 Pending CN104851813A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510256201.2A CN104851813A (zh) 2015-05-19 2015-05-19 指纹识别芯片的封装结构及封装方法
TW104123988A TWI570819B (zh) 2015-05-19 2015-07-24 Fingerprint identification chip packaging structure and packaging method
US15/573,552 US20180129848A1 (en) 2015-05-19 2015-09-15 Chip packaging structure and packaging method
PCT/CN2015/089595 WO2016183975A1 (zh) 2015-05-19 2015-09-15 芯片的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510256201.2A CN104851813A (zh) 2015-05-19 2015-05-19 指纹识别芯片的封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN104851813A true CN104851813A (zh) 2015-08-19

Family

ID=53851362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510256201.2A Pending CN104851813A (zh) 2015-05-19 2015-05-19 指纹识别芯片的封装结构及封装方法

Country Status (4)

Country Link
US (1) US20180129848A1 (zh)
CN (1) CN104851813A (zh)
TW (1) TWI570819B (zh)
WO (1) WO2016183975A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016183975A1 (zh) * 2015-05-19 2016-11-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及封装方法
CN106531749A (zh) * 2015-09-14 2017-03-22 原相科技股份有限公司 感测芯片封装结构及其制造方法
CN106997851A (zh) * 2016-01-23 2017-08-01 重庆三峡学院 一种晶圆级（或面板级）传感器芯片封装的制作方法
CN107180768A (zh) * 2016-03-10 2017-09-19 南茂科技股份有限公司 指纹辨识封装结构的制作方法以及制作设备
CN109801894A (zh) * 2018-12-28 2019-05-24 华进半导体封装先导技术研发中心有限公司 芯片封装结构和封装方法
CN111276450A (zh) * 2020-02-22 2020-06-12 多感科技(上海)有限公司 芯片模组及其形成方法
CN117975516A (zh) * 2024-04-02 2024-05-03 深圳贝特莱电子科技股份有限公司 一种指纹传感器的封装结构及方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373776A (zh) * 2015-10-28 2016-03-02 深圳市汇顶科技股份有限公司 像素模块及指纹识别***
EP3418941B1 (en) * 2016-11-07 2021-08-18 Shenzhen Goodix Technology Co., Ltd. Fingerprint recognition module and fingerprint recognition chip packaging structure
JP2019066319A (ja) * 2017-09-29 2019-04-25 株式会社ジャパンディスプレイ 検出装置及び電子機器
EP3770802B1 (en) * 2019-05-29 2023-11-15 Shenzhen Goodix Technology Co., Ltd. Fingerprint recognition device and electronic device
TWI726790B (zh) * 2020-03-26 2021-05-01 神盾股份有限公司 模組化模具及使用其製作指紋感測模組的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163477A (zh) * 1996-01-26 1997-10-29 哈里公司 具有展露集成电路芯片窗口的集成电路器件及其相关方法
CN1291346C (zh) * 2002-03-09 2006-12-20 富士通株式会社 用于提供敞口空腔低型面封装半导体包装的***
US20090283845A1 (en) * 2008-05-19 2009-11-19 Chou Bruce C S Sensing apparatus with packaging material as sensing protection layer and method of manufacturing the same
CN204809193U (zh) * 2015-05-19 2015-11-25 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50008411D1 (de) * 2000-03-24 2004-12-02 Infineon Technologies Ag Gehäuse für biometrische Sensorchips
US6787388B1 (en) * 2000-09-07 2004-09-07 Stmicroelectronics, Inc. Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device
CN100372116C (zh) * 2004-09-22 2008-02-27 日月光半导体制造股份有限公司 接触式传感器封装构造及其制造方法
CN101271876A (zh) * 2008-05-08 2008-09-24 日月光半导体制造股份有限公司 感应装置封装件
TWI556476B (zh) * 2013-01-17 2016-11-01 隆達電子股份有限公司 發光裝置、發光二極體承載座及其模具
TWM484793U (zh) * 2014-05-23 2014-08-21 Dynacard Co Ltd 指紋辨識晶片封裝模組
CN104051367A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN104051366B (zh) * 2014-07-01 2017-06-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN204029788U (zh) * 2014-07-01 2014-12-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构
CN104851813A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN104850840A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 芯片封装方法和芯片封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163477A (zh) * 1996-01-26 1997-10-29 哈里公司 具有展露集成电路芯片窗口的集成电路器件及其相关方法
CN1291346C (zh) * 2002-03-09 2006-12-20 富士通株式会社 用于提供敞口空腔低型面封装半导体包装的***
US20090283845A1 (en) * 2008-05-19 2009-11-19 Chou Bruce C S Sensing apparatus with packaging material as sensing protection layer and method of manufacturing the same
CN204809193U (zh) * 2015-05-19 2015-11-25 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016183975A1 (zh) * 2015-05-19 2016-11-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及封装方法
CN106531749A (zh) * 2015-09-14 2017-03-22 原相科技股份有限公司 感测芯片封装结构及其制造方法
CN106997851A (zh) * 2016-01-23 2017-08-01 重庆三峡学院 一种晶圆级（或面板级）传感器芯片封装的制作方法
CN107180768A (zh) * 2016-03-10 2017-09-19 南茂科技股份有限公司 指纹辨识封装结构的制作方法以及制作设备
CN107180768B (zh) * 2016-03-10 2019-10-11 南茂科技股份有限公司 指纹辨识封装结构的制作方法以及制作设备
CN109801894A (zh) * 2018-12-28 2019-05-24 华进半导体封装先导技术研发中心有限公司 芯片封装结构和封装方法
CN111276450A (zh) * 2020-02-22 2020-06-12 多感科技(上海)有限公司 芯片模组及其形成方法
CN117975516A (zh) * 2024-04-02 2024-05-03 深圳贝特莱电子科技股份有限公司 一种指纹传感器的封装结构及方法

Also Published As

Publication number Publication date
US20180129848A1 (en) 2018-05-10
TWI570819B (zh) 2017-02-11
TW201642359A (zh) 2016-12-01
WO2016183975A1 (zh) 2016-11-24

Similar Documents

Publication Publication Date Title
CN104851813A (zh) 指纹识别芯片的封装结构及封装方法
CN104851853A (zh) 指纹识别芯片的封装结构及封装方法
CN104201116B (zh) 指纹识别芯片封装方法和封装结构
TWI574360B (zh) 指紋識別晶片封裝結構和封裝方法
CN104850840A (zh) 芯片封装方法和芯片封装结构
CN104051366B (zh) 指纹识别芯片封装结构和封装方法
TWI567881B (zh) Fingerprint identification chip package structure and packaging method
CN103886299B (zh) 一种电容式指纹传感器的封装结构
TWI626598B (zh) Fingerprint identification chip packaging structure and packaging method
CN204029787U (zh) 指纹识别芯片封装结构
CN204029788U (zh) 指纹识别芯片封装结构
CN204029789U (zh) 指纹识别芯片封装结构
CN204179070U (zh) 指纹识别芯片封装结构
CN204808355U (zh) 芯片封装结构
CN204809209U (zh) 指纹识别芯片的封装结构
CN204179071U (zh) 晶圆级指纹识别芯片封装结构
CN204809193U (zh) 指纹识别芯片的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150819