CN104849536B

CN104849536B - 一种应用于可串联锂电池组保护芯片的检测电路

Info

Publication number: CN104849536B
Application number: CN201510319905.XA
Authority: CN
Inventors: 李建成; 唐华; 李松亭; 罗志鹏; 艾丽云; 李健
Original assignee: National University of Defense Technology
Current assignee: National University of Defense Technology
Priority date: 2015-06-11
Filing date: 2015-06-11
Publication date: 2017-12-01
Anticipated expiration: 2035-06-11
Also published as: CN104849536A

Abstract

本发明属于集成电路领域，具体涉及一种应用于可串联锂电池组保护芯片的检测电路，包括级联过压检测电路和级联欠压检测电路；所述级联过压检测电路包括过压电流比较检测电路、过压迟滞比较电路和过压逻辑控制电路；所述级联欠压检测电路包括欠压电流比较检测电路、欠压迟滞比较电路和欠压逻辑控制电路；所述过压电流比较检测电路接收下一级芯片输出的过压检测信号，并与过压迟滞比较电路相连接；所述过压逻辑控制电路接收来自于过压迟滞比较电路的输出信号，并输出本级的过压检测信号；本发明通过电流比较，解决了高压MOS管耐压有限的问题，实现了两个或多个电池保护芯片级联工作时的通信。

Description

一种应用于可串联锂电池组保护芯片的检测电路

技术领域

本发明属于集成电路领域，具体涉及一种应用于可串联锂电池组保护芯片的检测电路，其运用在高压供电的电池组保护芯片中。

背景技术

自从1991年首个商用锂离子电池发布，锂离子电池渐渐被广泛应用在笔记本电脑、数码相机、摄像机、移动通讯等电子产品中。随着锂离子电池的技术的不断进步与发展，其未来的市场前景也越发广阔，如电动自行车、电动踏板车、便携式园艺工具、电源工具以及不间断电源(UPS)简化电池组等，并将在人造卫星、航空航天和储能方面等多方面得到应用。

锂离子电池有许多突出的优点：a.工作电压高，锂离子电池的工作电压在3.6V，是镍镉和镍氢电池工作电压的三倍，因此只能用锂离子电池专用充电器来充电。在许多小型电子产品上，一节电池即可满足使用要求，这也是与其它二次电池的重大区别。b.能量密度高，锂离子电池比能量目前已达140Wh/kg，是镍镉电池的3倍，镍氢电池的1.5倍。c.循环寿命长，目前锂离子电池循环寿命已达1000次以上，在低放电深度下可达几万次，超过了其他几种二次电池。d.自放电率小，锂离子电池自放电率仅为5～8％，远低于镍锡电池(13～15％)及镍氢电池(25～35％)。e.无记忆效应，锂离子电池能够根据要求随时充电，而不会降低电池性能。f.对环境无污染，锂离子电池中不含有害物质，是名副其实的“绿色电池"。

但锂离子电池也存在以下缺点：a.成本较高；b.衰老，与其他充电电池不同，锂离子电池的容量会缓慢衰退；c.安全性；其中安全性是人们最为关注的一个问题，具体而言，在过度充电状态下，电池温度上升后能量将过剩，于是电解液分解而产生气体，因内压上升而导致有发火或破裂的危机；在过度放电状态下，电解液因分解导致电池特性劣化及耐久性劣化(即充电次数降低)。所以必须考虑充电、放电时锂电池之安全，防止电池特性劣化，正因为如此，针对锂电池的保护芯片显得格外重要。

一般的锂电池保护芯片都是针对单节锂离子电池的保护。如图1所示，其公开于2004年8月“电路与***学报”期刊vol.9,no.11,pp.66-70。在上述单节锂离子电池保护芯片中，在正常情况下，充电控制端CHARGE和放电控制端DISCHARGE栅极为高电位，充电控制管NMOS1和放电控制管NMOS2处于导通状态，电路的工作方式可以是电池向负载放电，也可以是充电器对电池进行充电，当保护电路检测到异常现象(过充电、过放电和过电流)时，使CHARGE或DISCHARGE输出低电平，从而切断充电或放电回路，实现过压欠压保护功能。其中，二极管D1和D2分别是NMOS1和NMOS2的寄生二极管，它们的存在使***在过放电状态下能对电池充电，再过充电状态下能对负载放电。V_DD为电源端，VSS为接地端。

对于过流检测，保护芯片首先将充放电过程中的电流通过检测电阻R0转化为电压，然后通过VM端与基准电压比较完成。上述保护芯片是针对单体锂离子的保护，单体锂离子电池的额定电压为3.6V，不能满足高电压供电场合的需要。

发明内容

本发明的目的是针对高压的锂电池应用(如电动工具、电动自行车和UPS中)，提出一种可堆栈锂电池组保护芯片的检测电路，这种检测电路可以实现两个以上锂电池保护芯片级联时，同时监控主级芯片和次级芯片的过压、欠压状态。

本发明的技术方案是：一种应用于可串联锂电池组保护芯片的检测电路，包括级联过压检测电路和级联欠压检测电路；所述级联过压检测电路包括过压电流比较检测电路101、过压迟滞比较电路102和过压逻辑控制电路103；所述级联欠压检测电路包括欠压电流比较检测电路201、欠压迟滞比较电路202和欠压逻辑控制电路203；

所述过压电流比较检测电路接收下一级芯片输出的过压检测信号，并与过压迟滞比较电路相连接；所述过压逻辑控制电路接收来自于过压迟滞比较电路的输出信号，并输出本级的过压检测信号；

所述欠压电流比较检测电路接收下一级芯片输出的欠压检测信号，并与欠压迟滞比较电路相连接；所述欠压逻辑控制电路接收来自于欠压迟滞比较电路的输出信号，并输出本级的欠压检测信号。

进一步地，所述过压电流比较检测电路101包括4个PMOS管PM1、PM2、PM3、PM4，8个NMOS管NM1、NM2、NM3、NM4、NM5、NM6、NM7、NM8，1个电阻R101和2个电流源I1、I2；所述PMOS管PM1的栅极连接至PM2的源极，PM1的漏极连接至PM2的栅极，形成自偏置电路；电阻R101的一端作为与外部连接端口，记作SOC，另一端连接至PM1的栅极；NMOS管NM1、NM2、NM3的栅极与漏极连接，并连接至电流源I1，NMOS管NM2的漏极与PMOS管PM2的漏极连接，NMOS管NM3的漏极连接至PMOS管PM1的漏极和PM2的栅极；NM4的漏极与栅极连接，并与NM5的栅极和电流源I2连接，NM5的漏极连接PM3的漏极；

PMOS管PM3和PM4组成电流镜，PM4的漏极接NM7的漏极，并与NM8的栅极连接；PM4的栅极与PM3的栅极和漏极相连；NMOS管NM6和NM7构成电流镜；NM7的漏端与过压迟滞比较电路的输入端相连接；

PM1的源极、PM3的源极、PM4的源极分别与电源端V_DD连接；NM8的源极和漏极、NM1、NM2、NM3、NM4、NM5、NM6、NM7的源极分别与接地端GND连接。

进一步地，所述过压迟滞比较检测电路102包括4个PMOS管PM5、PM6、PM7、PM8，4个NMOS管NM9、NM10、NM11、NM12，所述PM6的栅极与过压电流比较检测电路中的PM4的栅极连接，PM6的漏极分别连接至PM5的漏极和PM7的源极，PM7的栅极与NM9的栅极相连接并连接过压电流比较检测电路中的NM7的漏极，PM7的漏极与NM9的漏极相连接，NM9的源极分别与NM10的漏极和NM11的漏极相连接，PM8的栅极与NM12的栅极连接并与NM9和PM7的源极相连接；PM5的源极、PM6的源极、PM8的源极分别连接至电源端V_DD，NM10的源极、NM11的源极分别连接至地端GND；PM7的衬底连接电源V_DD，PM9的衬底连接地端GND。PM8的漏极与NM12的漏极连接后与PM5的栅极、NM11的栅极连接，并连接至过压逻辑控制电路。

进一步地，所述过压逻辑控制电路103包括2个PMOS管PM9、PM10，2个NMOS管NM13、NM14；PMOS管PM9的漏极与PM10的源极连接，PM10的栅极与NM13的栅极连接，并连接至过压迟滞比较检测电路的输出端；PM10的漏极、NM13的漏极和NM14的漏极相连接，并作为过压逻辑控制电路的输出端；PM9的源极连接电源端V_DD，NM13的源极、NM14的源极分别连接接地端GND；PM9的栅极、NM14的栅极相连接作为过压电流比较检测电路的输出端口。

进一步地，所述欠压电流比较检测电路201包括4个PMOS管、8个NMOS管、1个电阻、2个电流源，结构组成与所述过压电流比较检测电路的结构组成相同。

进一步地，所述欠压迟滞比较电路202包括4个PMOS管、4个NMOS管的结构组成与所述过压迟滞比较电路的结构组成相同。

进一步地，所述欠压逻辑控制电路203包括3个PMOS管PM9d、PM10d、PM11d，3个NMOS管NM13d、NM14d、NM15d；所述PM9d的栅极与NM13d的栅极连接，并与欠压迟滞比较电路的输出端相连接；所述PM9d的漏极与NM13的漏极、PM10d的栅极、NM14d的栅极分别连接；PM10d的漏极、NM14d的漏极和PM11d的漏极相连接并作为欠压检测的逻辑控制电路的输出端；NM14d的源极与NM15d的漏极连接；PM9d的源极、PM10d的源极、PM11d的源极分别连接至电源端V_DD，NM13d的源极、NM15的源极分别连接至接地端GND；PM11d的栅极与NM15d的栅极连接，并作为欠压电流比较检测电路的输出端口。

采用本发明获得的有益效果是：本发明的电路通过电流比较的方式，解决了高压MOS管耐压有限的问题，实现了两个电池保护芯片级联工作时的通信；采用迟滞比较电路，屏蔽了可能出现的干扰信号；以较小的电流达到了设计目标，节省了芯片功耗。

附图说明

图1为单芯片锂离子电池保护芯片应用电路；

图2为本发明应用于可串联锂电池组保护芯片的检测电路结构示意图；

图3为级联过压检测电路结构图；

图4为级联欠压检测电路结构图；

图5为本发明检测电路应用到锂离子电池保护芯片串联应用电路的示意图；

图6为锂离子电池过充电时的保护电路工作过程示意图；

图7为锂离子电池过放电时的保护电路工作过程示意图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细描述。

如图2所示，为本发明电路的结构图，一种应用于可串联锂电池组保护芯片的检测电路，包括级联过压检测电路和级联欠压检测电路；所述级联过压检测电路包括过压电流比较检测电路101、过压迟滞比较电路102和过压逻辑控制电路103；所述级联欠压检测电路包括欠压电流比较检测电路201、欠压迟滞比较电路202和欠压逻辑控制电路203；

过压电流比较检测电路接收下一级芯片输出的过压检测信号，并与过压迟滞比较电路相连接；所述过压逻辑控制电路接收来自于过压迟滞比较电路的输出信号，并输出本级的过压检测信号；

欠压电流比较检测电路接收下一级芯片输出的欠压检测信号，并与欠压迟滞比较电路相连接；所述欠压逻辑控制电路接收来自于欠压迟滞比较电路的输出信号，并输出本级的欠压检测信号。

如图3所示，为级联过压检测电路结构图。级联过压检测电路101包括4个PMOS管PM1、PM2、PM3、PM4，8个NMOS管NM1、NM2、NM3、NM4、NM5、NM6、NM7、NM8，1个电阻R101和2个电流源I1、I2；所述PMOS管PM1的栅极连接至PM2的源极，PM1的漏极连接至PM2的栅极，形成自偏置电路；电阻R101的一端作为与外部连接端口，记作SOC，另一端连接至PM1的栅极；NMOS管NM1、NM2、NM3组成一组电流镜，NMOS管NM1、NM2、NM3的栅极与漏极连接，并连接至电流源I1，NMOS管NM2的漏极与PMOS管PM2的漏极连接，NMOS管NM3的漏极连接至PMOS管PM1的漏极和PM2的栅极；

NMOS管NM4、NM5组成一组电流镜，NM4的漏极与栅极连接，并与NM5的栅极和电流源I2连接，NM5的漏极连接PM3的漏极；

PMOS管PM3和PM4组成电流镜，PM4的漏极接NM7的漏极，并与NM8的栅极连接；PM4的栅极连接PM3和PM6的栅极；NM8作为电容使用，起到电容作用，用于降低电平翻转时的毛刺；NMOS管NM6和NM7构成电流镜；NM7的漏端与过压迟滞比较电路的输入端相连接；

过压迟滞比较检测电路102包括4个PMOS管PM5、PM6、PM7、PM8，4个NMOS管NM9、NM10、NM11、NM12，所述PM6的栅极与过压电流比较检测电路中的PM4的栅极连接，PM6的漏极分别连接至PM5的漏极、PM7的源极，PM7的栅极与NM9的栅极相连接并连接过压电流比较检测电路中的NM7的漏极，PM7的漏极与NM9的漏极相连接，NM9的源极分别与NM10的漏极和NM11的漏极相连接，PM8的栅极与NM12的栅极连接并与NM9和PM7的源极相连接；PM5的源极、PM6的源极、PM8的源极分别连接至电源端V_DD，NM10的源极、NM11的源极分别连接至地端GND；PM8的漏极与NM12的漏极连接后与PM5的栅极、NM11的栅极连接，并连接至过压逻辑控制电路。

过压逻辑控制电路103包括2个PMOS管PM9、PM10，2个NMOS管NM13、NM14；PMOS管PM9的漏极与PM10的源极连接，PM10的栅极与NM13的栅极连接，并连接至过压迟滞比较检测电路的输出端；PM10的漏极、NM13的漏极和NM14的漏极相连接，并作为过压逻辑控制电路的输出端；PM9的源极连接电源端V_DD，NM13的源极、NM14的源极分别连接接地端GND；PM9的栅极、NM14的栅极相连接作为次级过压保护信号的输入端口。

如图4所示，为级联欠压检测电路结构图；欠压电流比较检测电路201包括4个PMOS管、8个NMOS管、1个电阻、2个电流源，结构组成与所述过压电流比较检测电路101的结构组成相同。

欠压迟滞比较电路202包括4个PMOS管、4个NMOS管的结构组成与所述过压迟滞比较电路102的结构组成相同。

欠压逻辑控制电路203包括3个PMOS管PM9d、PM10d、PM11d，3个NMOS管NM13d、NM14d、NM15d；所述PM9d的栅极与NM13d的栅极连接，并与欠压迟滞比较电路的输出端相连接；所述PM9d的漏极与NM13的漏极、PM10d的栅极、NM14d的栅极分别连接；PM10d的漏极、NM14d的漏极和PM11d的漏极相连接并作为欠压检测的逻辑控制电路的输出端；NM14d的源极与NM15d的漏极连接；PM9d的源极、PM10d的源极、PM11d的源极分别连接至电源端V_DD，NM13d的源极、NM15的源极分别连接至接地端GND；PM11d的栅极与NM15d的栅极连接，并作为次级欠压保护信号的输入端口，记作CDC。

如图5所示，本发明检测电路应用到锂离子电池保护芯片串联应用电路的示意图；本发明应用在两个保护芯片串联时，两个芯片记作主芯片100和次级芯片200。由两个N沟道MOSFET NMOS1、NMOS2做控制开关，用于保护10节锂离子电池；R1～R5表示电阻；在每个芯片中，级联过压检测电路的输出端连接过压检测驱动电路，过压检测驱动电路输出至CHARGE端口，级联欠压电路的输出端连接欠压检测驱动电路，欠压检测驱动电路输出至DISCHARGE端口；

具体连接关系为：次级芯片200的SOC端口连接电阻R1的一端，电阻R1的另一端连接锂电池组的正级端；SDC端口连接R2的一端，电阻R2的另一端连接电源端V_DD和锂电池组的正级端；CHARGE端口连接电阻R3的一端，R3的另一端连接主芯片的SOC端口；DISCHARGE端口连接电阻R4的一端，电阻R4的另一端连接主芯片的SDC端；次级芯片的VSS端与主芯片的V_DD端连接，并连接至次级芯片200的电池组的负端；主芯片的CHARGE端口输出至NMOS1管栅极，电阻R5一端连接至NMOS1的栅极，另一端连接NMOS1管的衬底；主芯片的DISCHARGE端口连接至NMOS2管的栅极，NMOS2管的源极与主芯片的VSS端口连接，并连接至整个10节锂电池组的负极端；充电器或负载，接在电池组和开关之间。

如图6所示，锂离子电池过充电时的保护电路工作过程示意图。过充电一般发生在电池组在充电的情况下，如果当主芯片100有一节电池发生过充电，与单芯片过压的工作原理相同，主芯片100的CHARGE端口电压变低，关断外部充电NMOS管；如果当次级芯片200所带的某一节电池发生过充时，次级芯片200的CHARGE端口输出电压会由高变低，通过R3大电阻，传递到级联过压检测电路的电流减小，使得级联过压检测电路输出由高变低，然后通过过压检测驱动电路提高带载能力，关断充电功率MOS管，使充电回路断开。

过压电流比较检测电路，是级联过压检测电路的一部分，当次级芯片的过压检测模块检测到该级芯片所带电池组过压，次级芯片的过压检测信号会翻转，导致输入主芯片过压电流比较检测电路的其输出电平翻转；过压迟滞比较电路实现对干扰信号的屏蔽，从正常状态到过压状态的翻转电平较低，从过压状态恢复到正常状态时，需要翻转电平较高；过压逻辑控制电路，将迟滞比较电路的输出与主芯片的过压信号做逻辑运算，将结果输出至过压检测驱动电路，然后输出，控制外部功率MOS管。

图7是锂离子电池过放电时的保护电路工作过程示意图，其中，100为主芯片，200为次级芯片。电池欠压一般发生在锂离子电池组放电的情况下，如果当主芯片100有一节电池发生过放电，与单芯片欠压的工作原理相同，主芯片100的DISCHARGE端口电压变低，关断外部放电NMOS管；如果当次级芯片200所带的某一节电池发生过放电时，次级芯片200的DISCHARGE端口输出电压会由高变低，通过R4大电阻，传递到级联欠压检测电路的电流减小，使得级联欠压检测电路输出由高变低，然后通过欠压检测驱动电路提高带载能力，关断放电功率MOS管，使放电回路断开。

欠压电流比较检测电路，是级联欠压检测电路的一部分，当次级芯片的欠压检测模块检测到该级芯片所带电池组欠压，次级芯片的欠压检测信号会翻转，导致输入主芯片欠压电流比较检测电路的其输出电平翻转；欠压迟滞比较电路实现对干扰信号的屏蔽，从正常状态到欠压状态的翻转电平较低，从欠压状态恢复到正常状态时，需要翻转电平较高；欠压逻辑控制电路，将迟滞比较电路的输出与主芯片的欠压信号做逻辑运算，将结果输出至欠压检测驱动电路，然后输出，控制外部功率MOS管。

具体原理过程结合图3和图4进行说明，级联过压检测电路，当次级芯片200所带电池组工作正常时，次级芯片200的CHARGE端输出高电平，此时由主芯片100的级联过压检测电路的SOC端口输入的电流较大，NM2管工作在饱和区，A点为较高电平，驱动NM7导通，此时，B点为低电平，所以，过压逻辑控制电路103的输入为低电平，级联过压检测电路的输出由主芯片100的COV_inv端口输出过压检测信号决定；如果次级芯片200的某节电池发生过压，级联过压检测电路的SOC端口输入的电流减小，使得NM2进入线性区，A点电压由高变低，使得NM7管关断，B点电压变高，过压逻辑控制电路103的输入端变高，此时，级联过压检测电路的输出无论主芯片100的COV_inv端口过压检测信号高低，均输出低电平。

级联欠压检测电路，当次级芯片200所带电池组工作正常时，次级芯片200的DISCHARGE端输出高电平，此时由SDC端口输入的电流较大，NM2d管工作在饱和区，A点为较高电平，驱动NM7d导通，此时，B点为低电平，所以，过压逻辑控制电路的输入为低电平，级联过压检测电路的输出由主芯片100的CDC端口输出欠压检测信号决定；如果次级芯片200的某节电池发生欠压，主芯片100的级联欠压检测电路的SDC端口输入的电流减小，使得NM2d进入线性区，A点电压由高变低，使得NM7d管关断，B点电压变高，欠压逻辑控制电路的输入端变高，此时，级联欠压检测电路的输出无论主芯片100的CDC端口欠压检测信号高低，均输出高电平。

以上仅是实施例仅用于说明本发明的效果，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims

1.一种应用于可串联锂电池组保护芯片的检测电路，其特征在于：包括级联过压检测电路和级联欠压检测电路；所述级联过压检测电路包括过压电流比较检测电路(101)、过压迟滞比较电路(102)和过压逻辑控制电路(103)；所述级联欠压检测电路包括欠压电流比较检测电路(201)、欠压迟滞比较电路(202)和欠压逻辑控制电路(203)；

所述过压电流比较检测电路(101)接收下一级芯片输出的过压检测信号，并与过压迟滞比较电路(102)相连接；所述过压逻辑控制电路(103)接收来自于过压迟滞比较电路(102)的输出信号，并输出本级的过压检测信号；

所述欠压电流比较检测电路(201)接收下一级芯片输出的欠压检测信号，并与欠压迟滞比较电路(202)相连接；所述欠压逻辑控制电路(203)接收来自于欠压迟滞比较电路(202)的输出信号，并输出本级的欠压检测信号；

所述过压电流比较检测电路(101)包括4个PMOS管PM1、PM2、PM3、PM4，8个NMOS管NM1、NM2、NM3、NM4、NM5、NM6、NM7、NM8，1个电阻R101和2个电流源I1、I2；所述PMOS管PM1的栅极连接至PM2的源极，PM1的漏极连接至PM2的栅极，形成自偏置电路；电阻R101的一端作为与外部连接端口，记作SOC，另一端连接至PM1的栅极；NMOS管NM1、NM2、NM3的栅极与漏极连接，并连接至电流源I1，NMOS管NM2的漏极与PMOS管PM2的漏极连接，NMOS管NM3的漏极连接至PMOS管PM1的漏极和PM2的栅极；

NM4的漏极与栅极连接，并与NM5的栅极和电流源I2连接，NM5的漏极连接PM3的漏极；

2.根据权利要求1所述的一种应用于可串联锂电池组保护芯片的检测电路，其特征在于：所述过压迟滞比较检测电路(102)包括4个PMOS管PM5、PM6、PM7、PM8，4个NMOS管NM9、NM10、NM11、NM12，所述PM6的栅极与过压电流比较检测电路中的PM4的栅极连接，PM6的漏极分别连接至PM5的漏极、PM7的源极，PM7的栅极与NM9的栅极相连接并连接过压电流比较检测电路中的NM7的漏极，PM7的漏极与NM9的漏极相连接，NM9的源极分别与NM10的漏极和NM11的漏极相连接，PM8的栅极与NM12的栅极连接并与NM9和PM7的源极相连接；PM5的源极、PM6的源极、PM8的源极分别连接至电源端V_DD，NM10的源极、NM11的源极分别连接至地端GND；PM7的衬底连接电源V_DD，PM9的衬底连接地端GND，PM8的漏极与NM12的漏极连接后与PM5的栅极、NM11的栅极连接，并连接至过压逻辑控制电路。

3.根据权利要求1所述的一种应用于可串联锂电池组保护芯片的检测电路，其特征在于：所述过压逻辑控制电路(103)包括2个PMOS管PM9、PM10，2个NMOS管NM13、NM14；PMOS管PM9的漏极与PM10的源极连接，PM10的栅极与NM13的栅极连接，并连接至过压迟滞比较检测电路的输出端；PM10的漏极、NM13的漏极和NM14的漏极相连接，并作为过压逻辑控制电路的输出端；PM9的源极连接电源端V_DD，NM13的源极、NM14的源极分别连接接地端GND；PM9的栅极、NM14的栅极相连接作为过压电流比较检测电路的输出端口。

4.根据权利要求1所述的一种应用于可串联锂电池组保护芯片的检测电路，其特征在于：欠压电流比较检测电路(201)的结构组成与所述过压电流比较检测电路(101)的结构组成相同。

5.根据权利要求1所述的一种应用于可串联锂电池组保护芯片的检测电路，其特征在于：欠压迟滞比较电路(202)的结构组成与所述过压迟滞比较电路(102)的结构组成相同。

6.根据权利要求1所述的一种应用于可串联锂电池组保护芯片的检测电路，其特征在于：所述欠压逻辑控制电路(203)包括3个PMOS管PM9d、PM10d、PM11d，3个NMOS管NM13d、NM14d、NM15d；所述PM9d的栅极与NM13d的栅极连接，并与欠压迟滞比较电路的输出端相连接；所述PM9d的漏极与NM13的漏极、PM10d的栅极、NM14d的栅极分别连接；PM10d的漏极、NM14d的漏极和PM11d的漏极相连接并作为欠压检测的逻辑控制电路的输出端；NM14d的源极与NM15d的漏极连接；PM9d的源极、PM10d的源极、PM11d的源极分别连接至电源端V_DD，NM13d的源极、NM15的源极分别连接至接地端GND；PM11d的栅极与NM15d的栅极连接，并作为欠压电流比较检测电路的输出端口。