CN104835888B - 用于倒装led芯片的外延片结构及其制作方法 - Google Patents
用于倒装led芯片的外延片结构及其制作方法 Download PDFInfo
- Publication number
- CN104835888B CN104835888B CN201510237280.2A CN201510237280A CN104835888B CN 104835888 B CN104835888 B CN 104835888B CN 201510237280 A CN201510237280 A CN 201510237280A CN 104835888 B CN104835888 B CN 104835888B
- Authority
- CN
- China
- Prior art keywords
- led chips
- flip led
- lattice matching
- matching layers
- epitaxial slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 230000000737 periodic effect Effects 0.000 claims abstract description 24
- 239000013078 crystal Substances 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 20
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 14
- 229910002601 GaN Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 9
- 229910052594 sapphire Inorganic materials 0.000 claims description 8
- 239000010980 sapphire Substances 0.000 claims description 8
- 229910017083 AlN Inorganic materials 0.000 claims description 7
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000149 argon plasma sintering Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000000170 cell membrane Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003319 supportive effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种用于倒装LED芯片的外延片结构及其制作方法，所述用于倒装LED芯片的外延片结构包括依次形成的支撑衬底、晶格匹配层、具有周期性排列的柱状结构的连通介质层、N型半导体层、有源层以及P型半导体层，所述具有周期性排列的柱状结构的连通介质层暴露出部分所述晶格匹配层，所述N型半导体层覆盖所述具有周期性排列的柱状结构的连通介质层以及所述晶格匹配层。本发明有利于提高倒装LED芯片的内量子效率和外量子效率。
Description
技术领域
本发明属于半导体光电芯片制造领域，特别涉及一种用于倒装LED芯片的外延片结构及其制作方法。
背景技术
GaN基LED自从20世纪90年代初商业化以来，经过二十几年的发展，其结构已趋于成熟和完善，已能够满足人们现阶段对灯具装饰的需求；但要完全取代传统光源进入照明领域，尤其是高端照明领域，发光亮度的提高却是LED行业科研工作者永无止境的追求。近年来，在提高LED发光亮度方面最活跃的技术无疑是图形化衬底技术，图形化衬底技术不仅通过减少晶格缺陷(或晶格适配)而提高了LED外延的晶体质量，从而大大提高了其内量子效率；而且通过增加界面(外延层与衬底的界面)处的散射或漫反射作用而提高了LED芯片光萃取效率(或者说提高了LED芯片的外量子效率)。自从2010年以来，无论是锥状结构的干法图形化衬底技术还是金字塔形状的湿法图形化衬底技术都得到了飞速的发展，其工艺已经非常成熟，并于2012年完全取代了平衬底，成为LED芯片的主流衬底，使LED的晶体结构和发光亮度都得到了革命性的提高；已经能够部分取代传统光源进入相关领域，例如显示领域、低端照明领域等。
为了应对LED高发光亮度的挑战，进入高端照明领域，LED行业的科研工作者提出了高压LED芯片、垂直LED芯片和倒装LED芯片等结构。
高压LED芯片结构一般是在外延层形成后，通过光刻刻蚀工艺形成隔离槽，再在隔离槽内填充绝缘材料，最后在各绝缘分离的外延层上制作电极并形成串联结构；虽然这种结构可以提高LED的发光亮度，但形成隔离槽、填充绝缘材料的工艺过程却大大增加了芯片的制造成本，不仅如此，在一定程度上还降低了LED芯片的可靠性，例如由于现有刻蚀均匀性达不到要求而导致的深槽刻蚀不干净，会最终导致漏电，降低LED芯片的抗击穿能力等。
垂直LED芯片结构虽然不需要刻蚀N区材料，在一定程度上降低了LED的一部分生产成本，且适于大电流的注入，可以进一步提高LED芯片的发光亮度，但是，和高压芯片一样，垂直结构的LED也需要形成隔离槽，这又大大提高了LED的生产成本，不仅如此，垂直结构的芯片还需要剥离掉生长衬底，这又再一次提高了LED芯片的生产成本，降低了LED芯片的良率和可靠性。
倒装LED芯片结构是将正装芯片倒装焊接于一导电导热性能良好的基板上，使得发热比较集中的发光外延层更接近于散热热尘，使大部分热量通过基板导出，而不是从散热不良的蓝宝石生长衬底导出，这在一定程度上缓解了LED芯片的散热问题，提高了LED芯片的可靠性；并且，在LED芯片面积确定的情况下，与其它结构的LED芯片相比，倒装结构的LED芯片的发光面积更大，所以在面对高端照明领域高发光亮度需求的挑战时更具优势；然而倒装LED芯片结构是在N面出光的，由于蓝宝石的折射率低于氮化镓的折射率，所以外延层射出来的光会在蓝宝石和衬底界面上发生反射，导致较多的光不能发射出来，尤其是目前应用于LED芯片结构中主流的图形化衬底又具有散射和漫反射作用，更容易导致较多的光不能发射出来，减少了出光效率；但是如果不采用图形化衬底技术，LED芯片的内量子效率就不能充分发挥。
发明内容
本发明针对上述问题提供一种用于倒装LED芯片的外延片结构及其制作方法，既能提高倒装LED芯片的晶体质量(即内量子效率)，又能减少从外延层射向衬底的光的反射，增加其透射，提高倒装LED芯片的出光效率(即外量子效率)。
为解决上述技术问题，本发明提供一种用于倒装LED芯片的外延片结构，包括依次形成的支撑衬底、晶格匹配层、具有周期性排列的柱状结构的连通介质层、N型半导体层、有源层以及P型半导体层，所述具有周期性排列的柱状结构的连通介质层暴露出部分所述晶格匹配层，所述N型半导体层覆盖所述具有周期性排列的柱状结构的连通介质层以及所述晶格匹配层，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同。
进一步的，所述的用于倒装LED芯片的外延片结构中，所述N型半导体层为掺硅的氮化镓薄膜，所述晶格匹配层为氮化镓薄膜或者氮化铝薄膜。所述支撑衬底为表面平坦的蓝宝石衬底。所述具有周期性排列的柱状结构的连通介质层为二氧化硅、氮化硅或氮氧化硅薄膜。
进一步的，所述的用于倒装LED芯片的外延片结构中，所述柱状结构是柱状空洞，通过所述柱状空洞暴露部分所述晶格匹配层。
进一步的，所述的用于倒装LED芯片的外延片结构中，所述柱状结构为圆柱形空洞、椭圆柱形空洞或多棱柱状空洞。更进一步的，所述柱状结构为六棱柱状空洞。
进一步的，所述的用于倒装LED芯片的外延片结构中，所述的用于倒装LED芯片的外延片结构中，所述柱状结构是柱状凸起，通过所述柱状凸起之间的空隙暴露部分所述晶格匹配层。
进一步的，所述的用于倒装LED芯片的外延片结构中，所述柱状结构为圆柱形凸起、椭圆柱形凸起或多棱柱状凸起。更进一步的，所述柱状结构为六棱柱状凸起。
本发明还提供一种用于倒装LED芯片的外延片结构制作方法，包括：
提供一支撑衬底；
在所述支撑衬底上形成晶格匹配层；
在所述晶格匹配层上形成具有周期性排列的柱状结构的连通介质层，所述具有周期性排列的柱状结构的连通介质层暴露部分所述晶格匹配层；
依次形成N型半导体层、有源层以及P型半导体层，所述N型半导体层覆盖所述具有周期性排列的柱状结构的连通介质层以及晶格匹配层，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同。
进一步的，所述的用于倒装LED芯片的外延片结构制作方法中，所述N型半导体层为掺硅的氮化镓薄膜，所述晶格匹配层为氮化镓薄膜或者氮化铝薄膜。所述支撑衬底为表面平坦的蓝宝石衬底。所述具有周期性排列的柱状结构的连通介质层为二氧化硅、氮化硅或氮氧化硅薄膜。
进一步的，所述的用于倒装LED芯片的外延片结构制作方法中，所述柱状结构是柱状空洞，通过所述柱状空洞暴露部分所述晶格匹配层。
进一步的，所述的用于倒装LED芯片的外延片结构制作方法中，所述柱状结构为圆柱形空洞、椭圆柱形空洞或多棱柱状空洞。更进一步的，所述柱状结构为六棱柱状空洞。
进一步的，所述的用于倒装LED芯片的外延片结构制作方法中，所述柱状结构是柱状凸起，通过所述柱状凸起之间的空隙暴露部分所述晶格匹配层。
进一步的，所述的用于倒装LED芯片的外延片结构制作方法中，所述柱状结构为圆柱形凸起、椭圆柱形凸起或多棱柱状凸起。更进一步的，所述柱状结构为六棱柱状凸起。
在本发明提供的用于倒装LED芯片的外延片结构中，位于晶格匹配层上的连通介质层具有周期性排列的柱状结构，由于连通介质层并非是平坦表面，有利于提高形成于连通介质层上的外延层的晶体质量，进而提高倒装LED芯片的内量子效率；并且，所述柱状结构的侧面垂直于支撑衬底的表面，不会发生光散射或漫反射，能够减少从外延层射向支撑衬底的光的反射，增加其透射，提高倒装LED芯片的出光效率，即提高倒装LED芯片的外量子效率；此外，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同，例如所述晶格匹配层选为氮化镓薄膜或者氮化铝薄膜，采用上述与N型半导体层的晶体结构相同的材料可以获得较佳的晶格匹配效果，减少位错缺陷，进一步提高倒装LED芯片的内量子效率。
附图说明
图1是本发明实施例一的用于倒装LED芯片的外延片结构的剖面图；
图2是本发明实施例一的连通介质层的俯视图；
图3是本发明实施例二的用于倒装LED芯片的外延片结构的剖面图；
图4是本发明实施例二的连通介质层的俯视图；
图5是本发明实施例三的连通介质层的俯视图；
图6是本发明实施例四的连通介质层的俯视图；
图7是本发明用于倒装LED芯片的外延片结构制作方法的流程图。
具体实施方式
以下结合附图和具体实施例对本发明提出的用于倒装LED芯片的外延片结构及其制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1是本发明实施例一的用于倒装LED芯片的外延片结构的剖面图，图2是本发明实施例一的连通介质层的俯视图；
如图1和图2所示，所述用于倒装LED芯片的外延片结构包括依次形成的支撑衬底10、晶格匹配层11、具有周期性排列的柱状结构12a的连通介质层12、N型半导体层13、有源层14以及P型半导体层15，所述晶格匹配层11形成于所述支撑衬底10上，所述连通介质层12形成于所述晶格匹配层11上并暴露出部分所述晶格匹配层11，所述N型半导体层13覆盖所述连通介质层12以及所述晶格匹配层11，所述晶格匹配层11的晶体结构与所述N型半导体层13的晶体结构相同。
本实施例中，所述柱状结构12a可以是柱状空洞，通过所述柱状空洞暴露所述晶格匹配层11。具体地说，所述柱状结构12a为圆柱形空洞。当然，由于所述支撑衬底10为圆形衬底，所述支撑衬底10边缘的柱状结构12a可以是不完整的圆柱形空洞，本发明对柱状结构12a的数量和排布方式不加限制，可根据实际布图情况相应的调整。
所述支撑衬底10为表面平坦的蓝宝石衬底。所述具有周期性排列的柱状结构的连通介质层12的材料为二氧化硅、氮化硅或氮氧化硅，上述材料均为LED制作工艺中经常采用的材料，成本较低。
所述N型半导体层13的材料例如为掺硅的氮化镓(GaN)。所述有源层14例如为InxGaN1-xN和InyGaN1-yN交替层叠而成的至少5个周期的周期性结构，其中，0≤x＜1，0≤y＜1，且x≠y。所述P型半导体层15的材料例如为掺镁的氮化镓(GaN)。所述晶格匹配层11为氮化镓薄膜或者氮化铝薄膜，因而所述晶格匹配层11采用上述两种与N型半导体层13晶体结构相同的材料可以获得较佳的晶格匹配效果，减少位错缺陷。
本实施例中，所述晶格匹配层11的厚度为0.1～2微米，优选为0.1～1微米，所述连通介质层12的厚度同样为0.1～2微米，优选为0.1～1微米。
如图7所示，本实施例还提供一种用于倒装LED芯片的外延片结构制作方法，包括：
S1：提供一支撑衬底10；
S2：在所述支撑衬底10上形成晶格匹配层11；
S3：在所述晶格匹配层11上形成具有周期性排列的柱状结构12a的连通介质层12，所述连通介质层12暴露出部分所述晶格匹配层11；
S4：依次形成N型半导体层13、有源层14以及P型半导体层15，所述N型半导体层13覆盖所述连通介质层12以及所述晶格匹配层11，所述晶格匹配层11的晶体结构与所述N型半导体层13的晶体结构相同。
本实施例中，可通过LPCVD工艺、MOCVD工艺或分子束外压技术在所述支撑衬底10上形成晶格匹配层11。可通过蒸发、溅射、喷涂或PECVD工艺在所述晶格匹配层11上形成介质膜，再通过光刻和蚀刻工艺去除预定区域上的介质膜，从而在晶格匹配层11上形成具有周期性排列的柱状结构12a的连通介质层12。可通过MOCVD工艺或分子束外压技术在上述结构上依次形成N型半导体层13、有源层14和P型半导体层15。
利用所述外延片结构用于制作倒装LED芯片时，支撑衬底10起支撑作用，晶格匹配层11能够更好地同倒装LED芯片的N型半导体层13进行晶格匹配，具有周期性排列的柱状结构的连通介质层12配合支撑衬底10上的晶格匹配层11能够更好地提高倒装LED芯片的晶体质量(即内量子效率)，且柱状结构12a的侧面垂直于支撑衬底10的表面，相对于传统图形化衬底上具有斜面的锥状或台状图形，不会发生光散射或漫反射，因此能够减少从外延层射向支撑衬底10的光的反射，增加其透射，提高倒装LED芯片的出光效率(即外量子效率)。
实施例二
图3是本发明实施例二的用于倒装LED芯片的外延片结构的剖面图，图4是本发明实施例二的连通介质层的俯视图。
如图3和图4所示，本实施例与实施例一的区别在于，柱状结构12a是柱状凸起，连通介质层12由周期性排列的柱状凸起组成，通过所述柱状凸起之间的空隙暴露所述晶格匹配层11。
更具体而言，所述柱状结构12a是圆柱形凸起。当然，由于所述支撑衬底10为圆形衬底，所述支撑衬底10边缘的柱状结构12a可以是不完整的圆柱形凸起，本发明对柱状结构12a的数量和排布方式不加限制，可根据实际布图情况相应的调整。
实施例三
本实施例与实施例一的区别在于，所述柱状结构12a是多棱柱形凸起。图5是本发明实施例三的连通介质层的俯视图。如图5所示，本实施例中所述柱状结构12a是六棱柱形凸起。
实施例四
本实施例与实施例一的区别在于，所述柱状结构12a是多棱柱形空洞。图6是本发明实施例四的连通介质层的俯视图。如图6所示，本实施例中所述柱状结构12a是六棱柱形空洞。经实验发现，所述柱状结构12a是六棱柱形空洞时，倒装LED芯片的发光效率尤为突出。
以上实施例以所述柱状结构分别为圆柱形凸起或圆柱形空洞、多棱柱形凸起或多棱柱形空洞为例介绍了本发明的用于倒装LED芯片的外延片结构，可以理解的是，所述柱状结构并不局限于上述形状，还可以是椭圆柱形凸起或椭圆柱形空洞，或者是其他多棱柱状的凸起或空洞，亦或是上述形状的组合。
综上所述，本发明的用于倒装LED芯片的外延片结构，位于晶格匹配层上的连通介质层具有周期性排列的柱状结构，即所述连通介质层并非是平坦表面，如此在所述连通介质层上形成外延层时可提高外延层的晶体质量，有利于提高倒装LED芯片的内量子效率；并且，所述柱状结构的侧面垂直于支撑衬底的表面，相对于传统图形化衬底上具有斜面的锥状或台状图形，不会发生光散射或漫反射，因此能够减少从外延层射向支撑衬底的光的反射，增加其透射，提高倒装LED芯片的出光效率，即提高倒装LED芯片的外量子效率；此外，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同，例如所述晶格匹配层选为氮化镓薄膜或者氮化铝薄膜，采用上述与N型半导体层的晶体结构相同的材料可以获得较佳的晶格匹配效果，减少位错缺陷，进一步提高倒装LED芯片的内量子效率。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。并且，上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (12)
1.一种用于倒装LED芯片的外延片结构，其特征在于，包括依次形成的支撑衬底、晶格匹配层、具有周期性排列的柱状结构的连通介质层、N型半导体层、有源层以及P型半导体层，所述具有周期性排列的柱状结构的连通介质层暴露出部分所述晶格匹配层，所述N型半导体层覆盖所述具有周期性排列的柱状结构的连通介质层以及所述晶格匹配层，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同；其中，所述柱状结构是柱状凸起，通过所述柱状凸起之间的空隙暴露部分所述晶格匹配层，以提高倒装LED芯片的晶体质量和出光效率。
2.如权利要求1所述的用于倒装LED芯片的外延片结构，其特征在于，所述N型半导体层为掺硅的氮化镓薄膜，所述晶格匹配层为氮化镓薄膜或者氮化铝薄膜。
3.如权利要求1所述的用于倒装LED芯片的外延片结构，其特征在于，所述具有周期性排列的柱状结构的连通介质层为二氧化硅、氮化硅或氮氧化硅薄膜。
4.如权利要求1所述的用于倒装LED芯片的外延片结构，其特征在于，所述支撑衬底为表面平坦的蓝宝石衬底。
5.如权利要求1所述的用于倒装LED芯片的外延片结构，其特征在于，所述柱状结构为圆柱形凸起、椭圆柱形凸起或多棱柱状凸起。
6.如权利要求5所述的用于倒装LED芯片的外延片结构，其特征在于，所述柱状结构为六棱柱状凸起。
7.一种用于倒装LED芯片的外延片结构制作方法，其特征在于，包括：
提供一支撑衬底；
在所述支撑衬底上形成晶格匹配层；
在所述晶格匹配层上形成具有周期性排列的柱状结构的连通介质层，所述具有周期性排列的柱状结构的连通介质层暴露部分所述晶格匹配层；其中，所述柱状结构是柱状凸起，通过所述柱状凸起之间的空隙暴露部分所述晶格匹配层，以提高倒装LED芯片的晶体质量和出光效率；
依次形成N型半导体层、有源层以及P型半导体层，所述N型半导体层覆盖所述具有周期性排列的柱状结构的连通介质层以及晶格匹配层，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同。
8.如权利要求7所述的用于倒装LED芯片的外延片结构制作方法，其特征在于，所述N型半导体层为掺硅的氮化镓薄膜，所述晶格匹配层为氮化镓薄膜或者氮化铝薄膜。
9.如权利要求7所述的用于倒装LED芯片的外延片结构制作方法，其特征在于，所述具有周期性排列的柱状结构的连通介质层为二氧化硅、氮化硅或氮氧化硅薄膜。
10.如权利要求7所述的用于倒装LED芯片的外延片结构制作方法，其特征在于，所述支撑衬底为表面平坦的蓝宝石衬底。
11.如权利要求7所述的用于倒装LED芯片的外延片结构制作方法，其特征在于，所述柱状结构为圆柱形凸起、椭圆柱形凸起或多棱柱状凸起。
12.如权利要求11所述的用于倒装LED芯片的外延片结构制作方法，其特征在于，所述柱状结构为六棱柱状凸起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510237280.2A CN104835888B (zh) | 2015-05-12 | 2015-05-12 | 用于倒装led芯片的外延片结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510237280.2A CN104835888B (zh) | 2015-05-12 | 2015-05-12 | 用于倒装led芯片的外延片结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104835888A CN104835888A (zh) | 2015-08-12 |
| CN104835888B true CN104835888B (zh) | 2018-05-04 |
Family
ID=53813637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510237280.2A Active CN104835888B (zh) | 2015-05-12 | 2015-05-12 | 用于倒装led芯片的外延片结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104835888B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493310B (zh) * | 2018-05-29 | 2020-04-14 | 华灿光电（浙江）有限公司 | 一种氮化镓基发光二极管外延片及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201411692A (zh) * | 2012-04-23 | 2014-03-16 | Nanocrystal Asia Inc | 以壓印方式製造選擇性成長遮罩之方法 |
| CN104183674A (zh) * | 2013-05-28 | 2014-12-03 | 奈米晶光电股份有限公司 | 半导体基板的制造方法 |
| CN204558514U (zh) * | 2015-05-12 | 2015-08-12 | 杭州士兰明芯科技有限公司 | 用于倒装led芯片的外延片结构 |
-
2015
- 2015-05-12 CN CN201510237280.2A patent/CN104835888B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104835888A (zh) | 2015-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5475833B2 (ja) | 垂直型発光素子 | |
| TWI515919B (zh) | 改良式多接點發光二極體 | |
| WO2012048506A1 (zh) | 发光二极管及其制造方法 | |
| CN104835891B (zh) | 倒装led芯片及其制作方法 | |
| WO2012058961A1 (zh) | 发光二极管及其制造方法 | |
| TW200929624A (en) | White light emitting diode chip and manufacturing method thereof | |
| CN106549087A (zh) | 一种高亮度led芯片的制备方法 | |
| CN104835890B (zh) | 用于倒装led芯片的衬底、外延片及其制作方法 | |
| CN104835888B (zh) | 用于倒装led芯片的外延片结构及其制作方法 | |
| US11876154B2 (en) | Light emitting diode device and method for manufacturing the same | |
| CN105206730B (zh) | 一种led衬底及其制作方法 | |
| US20120161100A1 (en) | Light emitting diode and making method thereof | |
| CN204558515U (zh) | 用于倒装led芯片的衬底 | |
| KR102474695B1 (ko) | 발광소자 | |
| CN204558513U (zh) | 倒装led芯片 | |
| CN103296046B (zh) | 一种led发光器件 | |
| CN204558514U (zh) | 用于倒装led芯片的外延片结构 | |
| TW201327902A (zh) | 發光二極體晶片及其製造方法 | |
| TWI420706B (zh) | 發光二極體及其製造方法 | |
| CN204696144U (zh) | 一种用于倒装led芯片的衬底 | |
| CN104882521B (zh) | 一种用于倒装led芯片的衬底及其制作方法 | |
| CN113990991A (zh) | 一种发光二极管及制作方法 | |
| KR100716648B1 (ko) | 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법 | |
| US20100197060A1 (en) | Method of Forming Laterally Distributed LEDs | |
| CN104835889A (zh) | 用于倒装led芯片的衬底及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |