CN104821716B

CN104821716B - 恒定导通时间控制器

Info

Publication number: CN104821716B
Application number: CN201410043588.9A
Authority: CN
Inventors: 徐献松; 邵超; 李立民
Original assignee: Dengfeng Microelectronics Co Ltd
Current assignee: Dengfeng Microelectronics Co Ltd
Priority date: 2014-01-30
Filing date: 2014-01-30
Publication date: 2017-07-04
Anticipated expiration: 2034-01-30
Also published as: CN104821716A; US20150214839A1; US9543833B2; TW201530283A; TWI489240B

Abstract

本发明提供了一种恒定导通时间控制器，封装于单一封装体内，用以控制一降压转换电路将一输入电压转换成一输出电压。恒定导通时间控制器包含一输入电压检测电路、一导通时间决定电路以及一驱动电路。输入电压检测电路接收一自举电压，以产生代表输入电压的一输入电压检测信号。导通时间决定电路接收输入电压检测信号，并根据输出电压及该输入电压检测信号产生一恒定导通时间信号。驱动电路根据恒定导通时间信号控制降压转换电路。

Description

恒定导通时间控制器

技术领域

本发明是关于一种恒定导通时间控制器，尤指一种根据自举电压决定恒定导通时间的恒定导通时间控制器。

背景技术

图1为传统的降压转换电路及恒定导通时间控制器的电路示意图。降压转换电路包含一上臂晶体管M1、一下臂晶体管M2、一电感L以及一电容C。上臂晶体管M1耦接于一输入电压Vin及一切换节点之间，而下臂晶体管M2耦接于切换节点及一接地电位之间。电感L以及电容C串联于切换节点及接地电位之间，用以将切换节点的一电压滤波成一输出电压Vout。降压转换电路的上臂晶体管M1及下臂晶体管M2根据恒定导通时间控制器的控制而进行切换，而上臂晶体管M1的占空比决定了输出电压Vout及输入电压Vin的比例。

恒定导通时间控制器包含比较器8和10、一SR锁存器9、一电容11、一晶体管12、一电阻13以及一驱动电路19。比较器8的一非倒相端及比较器10的一倒相端接收一参考电压Vref。比较器8的一倒相端接收输出电压Vout，于输出电压Vout低于参考电压Vref时，触发SR锁存器9的一设定端S，使SR锁存器9于一输出端Q产生一高电平信号。此时，驱动电路19导通上臂晶体管M1并关断下臂晶体管M2。SR锁存器9同时于一倒相输出端Q’产生一低电平信号，使晶体管12关断。电阻13一端连接输入电压Vin，另一端连接电容11，因此此时开始对电容11充电。当电容11的一电压上升至参考电压Vref时，比较器10输出高电平信号至SR锁存器9的一重设端R，使SR锁存器9于输出端Q输出一低电平信号，于倒相输出端Q’输出一高电平信号。此时，驱动电路19关断上臂晶体管M1并导通下臂晶体管M2。另外，晶体管12同时导通，使电容11的电压通过晶体管12放电而归零，以等待下次输出电压Vout再度低于参考电压Vref。借此，使降压转换电路于稳定状态时，输出电压Vout实质上等于参考电压Vref。

上述的电路架构，利用电阻13产生正比于输入电压Vin的一电流，以对电容11充电至等于输出电压Vout。因此，电容11于每一周期的充电时间长度正比于输出电压Vout与输入电压Vin的比例，即恒定导通时间正比于输出电压Vout与输入电压Vin的比例。

然而，恒定导通时间控制器必须额外增加一管脚连接至输入电压Vin，以取得输入电压Vin的信息，增加了恒定导通时间控制器的封装成本。

发明内容

鉴于现有技术中的恒定导通时间控制器，必须额外增加管脚以取得输入电压的信息，本发明利用检测一自举电压以取得输入电压的信息，达到节省封装体的管脚数及封装成本。

为达上述目的，本发明提供了一种恒定导通时间控制器，封装于单一封装体内，用以控制一降压转换电路将一输入电压转换成一输出电压。恒定导通时间控制器包含一输入电压检测电路、一导通时间决定电路以及一驱动电路。输入电压检测电路接收一自举电压，以产生代表输入电压的一输入电压检测信号。导通时间决定电路接收输入电压检测信号，并根据输出电压及该输入电压检测信号产生一恒定导通时间信号。驱动电路根据恒定导通时间信号控制降压转换电路。

以上的概述与接下来的详细说明皆为示范性质，是为了进一步说明本发明的申请专利范围。而有关本发明的其他目的与优点，将在后续的说明与附图加以阐述。

附图说明

图1为传统的降压转换电路及恒定导通时间控制器的电路示意图；

图2A为根据本发明的一第一较佳实施例的降压转换电路及恒定导通时间控制器的电路示意图；

图2B为根据本发明的一第二较佳实施例的降压转换电路及恒定导通时间控制器的电路示意图；

图3为根据本发明的一第一较佳实施例的恒定导通时间电路的电路示意图；

图4为根据本发明的一第二较佳实施例的恒定导通时间电路的电路示意图。

具体实施方式

请参见图2A，为根据本发明的一第一较佳实施例的降压转换电路及恒定导通时间控制器的电路示意图。降压转换电路包含一上臂晶体管M1、一下臂晶体管M2、一电感L以及一电容C。上臂晶体管M1耦接于一输入电压Vin及一切换节点之间，而下臂晶体管M2耦接于切换节点及一接地电位之间。电感L以及电容C串联于切换节点及接地电位之间，用以将切换节点的一电压滤波成一输出电压Vout。降压转换电路的上臂晶体管M1及下臂晶体管M2根据恒定导通时间控制器的控制而进行切换，而上臂晶体管M1的占空比决定了输出电压Vout及输入电压Vin的比例。

恒定导通时间控制器封装于单一封装体内，用以控制降压转换电路将输入电压Vin转换成输出电压Vout。恒定导通时间控制器包含一恒定导通时间电路100、一比较器108、一SR锁存器109以及一驱动电路119。比较器108的一非倒相端接收一参考电压Vr，一倒相端接收输出电压Vout或代表输出电压Vout的一输出电压检测信号。例如：以一分压器连接输出电压Vout，以分压产生输出电压检测信号。比较器108的一输出端耦接SR锁存器109的一设定端S，于输出电压Vout低于一预定输出电压值时，比较器108输出一高电平信号，使SR锁存器109于一输出端Q产生一高电平信号，于一倒相输出端Q’产生一低电平的一倒相信号Sq’。此时，驱动电路119输出高电平的一上臂控制信号Sug以导通上臂晶体管M1，以及低电平的一下臂控制信号Slg以关断下臂晶体管M2。在实际应用，SR锁存器109可以并入驱动电路119的中，或者视驱动电路119的电路设计而省略。

在本发明，上臂晶体管M1及下臂晶体管M2均为N型金属氧化物半导体场效晶体管，因此，为能确实控制上臂晶体管M1的导通，上臂控制信号Sug的一高电平时，必须高于输入电压Vin一阈电压以上。本发明利用一自举电路（bootstrap）BS，耦接一降压转换电路的一切换节点（即上臂晶体管M1及下臂晶体管M2的连接点）及一驱动电压VDD，以提供高于Vin输入电压的一自举电压Vbs，其中驱动电压VDD由一驱动电压源所产生，连接恒定导通时间控制器，以提供恒定导通时间控制器操作所需的电力。在实际应用上，驱动电压VDD可以是输入电压Vin，或不同于输入电压Vin的另一电压源。详细来说，自举电路BS包含串联的一二极管及一自举电容。二极管的一正端连接驱动电压VDD，而一负端连接自举电容。自举电容的另一端连接切换节点。于下臂晶体管M2导通时，驱动电压VDD经过二极管对自举电容充电。当上臂晶体管M2导通时，切换节点电位被拉至输入电压Vin，使自举电容可以提供Vin+VDD的电压至恒定导通时间控制器的驱动电路119。也就是说，自举电路BS配合上臂晶体管M1及下臂晶体管M2的导通与关断，周期性地提供高于输入电压Vin的自举电压Vbs。自举电路BS可以是外接的分立元件所构成，或者部分元件（例如：二极管）或全部内建于恒定导通时间控制器内。

恒定导通时间电路100耦接自举电路BS以接收自举电压Vbs，并藉由滤除驱动电压VDD而得到输入电压Vin的信息。恒定导通时间电路100同时接收输出电压Vout或代表输出电压Vout的一输出电压检测信号，以根据输入电压Vin及输出电压Vout的信息决定一恒定导通时间。以下的实施例将详细说明恒定导通时间电路的操作及原理。

恒定导通时间电路100耦接SR锁存器109的一重设端R，于上臂晶体管M1导通时开始计数恒定导通时间后发出一恒定导通时间信号Son至重设端R。此时，SR锁存器109于输出端Q输出一低电平信号，于倒相输出端Q’输出一高电平的倒相信号Sq’，使得驱动电路119关断上臂晶体管M1并导通下臂晶体管M2。

请参见图2B，为根据本发明的一第二较佳实施例的降压转换电路及恒定导通时间控制器的电路示意图。相较于图2A所示的实施例，本实施例是以上臂控制信号Sug取代自举电压Vbs。由于驱动电路119所产生的上臂控制信号Sug的高逻辑电平是与自举电压Vbs相同，因此本发明的恒定导通时间电路100亦可以改接收上臂控制信号Sug并滤得输入电压Vin的信息。其余电路的说明，可参见图2A的对应说明。

接着，请参见图3，为根据本发明的一第一较佳实施例的恒定导通时间电路的电路示意图。恒定导通时间电路包含一输入电压检测电路及一导通时间决定电路。输入电压检测电路包含一加法器202，根据一自举电压Vbs或一上臂控制信号Sug及一驱动电压VDD，将自举电压Vbs或上臂控制信号Sug减去驱动电压VDD后得到一输入电压Vin的信息并据此产生一输入电压检测信号Svin。导通时间决定电路包含一电压转电流转换电路204、一电容Con及一比较电路206。电压转电流转换电路204根据输入电压检测信号Svin产生一充电电流Ich对电容Con充电。比较电路206根据电容Con的一电压和输出电压Vout，于电容Con的电压上升至输出电压Vout时产生一恒定导通时间信号Son。电压转电流转换电路204同时接收SR锁存器109所产生的倒相信号Sq’，于倒相信号Sq’为高电平时，对电容Con放电归零。于倒相信号Sq’为低电平时，开始对电容Con充电，此时，导通时间决定电路开始计时至电容Con的电压到达输出电压Vout时，计时结束并产生恒定导通时间信号Son。当然，除了倒相信号Sq’外，SR锁存器109于输出端Q所输出的信号、上臂控制信号Sug及下臂控制信号Slg均可经适当处理而取代倒相信号Sq’，以控制电压转电流转换电路204对电容Con的充电及放电程序。

图4为根据本发明的一第二较佳实施例的恒定导通时间电路的电路示意图。恒定导通时间电路包含一输入电压检测电路及一导通时间决定电路，其中输入电压检测电路包含一第一电阻R1及一第二电阻R2、晶体管Q1和Q2，而导通时间决定电路包含一晶体管Q3、一镜射电路308、一电容Con及一比较电路CMP。

晶体管Q1为双载子晶体管，具有一第一集极、一第一基极以及一第一发射极。第一集极及第一基极耦接一驱动电压VDD，而第一发射极通过第一电阻R1耦接至一接地电位。因此，晶体管Q1的第一发射极与第一电阻R1的一连接点的一电位v1=VDD-Vbe1，其中Vbe1为晶体管Q1的一正向直流偏压。晶体管Q2为双载子晶体管，具有一第二集极、一第二基极以及一第二发射极。第二发射极通过第二电阻R2耦接至一自举电压Vbs或一上臂控制信号Sug，第二基极耦接晶体管Q1的第一发射极与第一电阻R1的连接点。因此，晶体管Q2的第二发射极与第二电阻R2的一连接点的一电位v2=v1+Vbe2=VDD-Vbe1+Vbe2，其中Vbe2为晶体管Q2的一正向直流偏压。在Vbe1=Vbe2时，v2=VDD。晶体管Q2于第二集极输出的一输入电压检测信号Svin与第二电阻R2流经的电流相同，为(Vbs-VDD)/R2，代表自举电压Vbs或上臂控制信号Sug减去驱动电压VDD的一电压差。当降压转换电路的下臂晶体管M2关断而上臂晶体管M1为导通时，自举电压Vbs或上臂控制信号Sug的电压电平为Vbs=Vin+VDD。因此，此时输入电压检测信号Svin=(Vin+VDD-VDD)/R2=Vin/R2，即正比于输入电压Vin。

镜射电路308的作用为电压转电流转换电路，将晶体管Q2于第二集极输出的输入电压检测信号Svin镜射，产生比例于输入电压Vin的一充电电流Ich。晶体管Q3与电容Con并联。晶体管Q3为N型金属氧化物半导体场效晶体管，一控制极接收SR锁存器109所产生的倒相信号Sq’，漏极耦接镜射电路308，而源极耦接一接地电位。当倒相信号Sq’为高电平时，即降压转换电路的下臂晶体管M2导通而上臂晶体管M1关断时，晶体管Q3导通使充电电流Ich经由晶体管Q3流至地，并使电容Con的一电压放电至零。而当倒相信号Sq’为低电平时，即降压转换电路的下臂晶体管M2关断而上臂晶体管M1导通时，晶体管Q3关断。此时，充电电流Ich开始对电容Con充电。

比较电路CMP的一非倒相端耦接电容Con，一倒相端接收一输出电压Vout（或代表输出电压Vout的一输出电压检测信号）。当电容con被充电电流Ich充电，使电容Con的电压上升至输出电压Vout时，比较电路CMP输出一高电平的恒定导通时间信号Son。使得驱动电路119原导通的降压转换电路的上臂晶体管M1转为关断。同时，倒相信号Sq’转为高电平，使得晶体管Q3导通，而重置电容Con的电压至零，以等待下一个周期。因此，电容Con的电压由零充电至等于输出电压Vout的时间正比于输出电压Vout，且反比于充电电流Ich，即反比于输入电压Vin。

另外，在图4的实施例中，可以增加一单触发电路于比较电路CMP的一输出端，由单触发电路产生恒定导通时间信号Son至SR锁存器109。

如上所述，本发明完全符合专利三要件：新颖性、创造性和实用性。本发明在上文中已以实施例揭示，然熟习本项技术者应理解的是，该实施例仅用于描绘本发明，而不应解读为限制本发明的范围。应注意的是，举凡与该实施例等效的变化与置换，均应设为涵盖于本发明的范畴内。因此，本发明的保护范围当以所附的权利要求书所界定的范围为准。

Claims

1.一种恒定导通时间控制器，其特征在于，封装于单一封装体内，用以控制一降压转换电路将一输入电压转换成一输出电压，该恒定导通时间控制器包含：

一输入电压检测电路，接收一自举电压，以产生代表该输入电压的一输入电压检测信号；

一导通时间决定电路，接收该输入电压检测信号，并根据该输出电压及该输入电压检测信号产生一恒定导通时间信号；以及

一驱动电路，根据该恒定导通时间信号控制该降压转换电路。

2.根据权利要求1所述的恒定导通时间控制器，其特征在于，该输入电压检测电路包含一加法器，根据该自举电压及一驱动电压产生该输入电压检测信号，其中该驱动电压是由一驱动电压源所产生，用以提供该恒定导通时间控制器操作所需的电力。

3.根据权利要求2所述的恒定导通时间控制器，其特征在于，该自举电压由一自举电路所提供，该自举电路耦接该降压转换电路的一切换节点及该驱动电压源，以提供该自举电压，该自举电压周期性高于该输入电压。

4.根据权利要求2所述的恒定导通时间控制器，其特征在于，该导通时间决定电路包含一电压转电流转换电路、一电容及一比较电路，该电压转电流转换电路根据该输入电压检测信号产生一充电电流对该电容充电，而该比较电路根据该电容的一电压及该输出电压以产生该恒定导通时间信号。

5.根据权利要求2所述的恒定导通时间控制器，其特征在于，该输入电压检测电路包含：

一第一双载子晶体管，具有一第一集极、一第一基极以及一第一发射极，该第一集极及该第一基极耦接该驱动电压，而该第一发射极通过一第一电阻耦接至一接地电位；以及

一第二双载子晶体管，具有一第二集极、一第二基极以及一第二发射极，该第二基极耦接该第一发射极与该第一电阻的一连接点，该第二发射极通过一第二电阻耦接至该自举电压，而该第二集极产生代表该自举电压减去该驱动电压的一电压差的该输入电压检测信号。

6.一种恒定导通时间控制器，其特征在于，封装于单一封装体内，用以控制一降压转换电路将一输入电压转换成一输出电压，该恒定导通时间控制器包含：

一输入电压检测电路，接收一上臂控制信号，以产生代表该输入电压的一输入电压检测信号；

一驱动电路，根据该恒定导通时间信号及一自举电压产生该上臂控制信号以控制该降压转换电路。

7.根据权利要求6所述的恒定导通时间控制器，其特征在于，该输入电压检测电路包含一加法器，根据该上臂控制信号及一驱动电压产生该输入电压检测信号，其中该驱动电压是由一驱动电压源所产生，用以提供该恒定导通时间控制器操作所需的电力。

8.根据权利要求7所述的恒定导通时间控制器，其特征在于，该自举电压由一自举电路所提供，该自举电路耦接该降压转换电路的一切换节点及该驱动电压源，以提供该自举电压，该自举电压周期性高于该输入电压。

9.根据权利要求7所述的恒定导通时间控制器，其特征在于，该导通时间决定电路包含一电压转电流转换电路、一电容及一比较电路，该电压转电流转换电路根据该输入电压检测信号产生一充电电流对该电容充电，而该比较电路根据该电容的一电压及该输出电压以产生该恒定导通时间信号。

10.根据权利要求7所述的恒定导通时间控制器，其特征在于，该输入电压检测电路包含：

一第二双载子晶体管，具有一第二集极、一第二基极以及一第二发射极，该第二基极耦接该第一发射极与该第一电阻的一连接点，该第二发射极通过一第二电阻耦接至该上臂控制信号，而该第二集极产生代表该上臂控制信号减去该驱动电压的一电压差的该输入电压检测信号。