CN104779282B - 沟槽式功率金属氧化物半导体场效晶体管与其制造方法 - Google Patents
沟槽式功率金属氧化物半导体场效晶体管与其制造方法 Download PDFInfo
- Publication number
- CN104779282B CN104779282B CN201410010625.6A CN201410010625A CN104779282B CN 104779282 B CN104779282 B CN 104779282B CN 201410010625 A CN201410010625 A CN 201410010625A CN 104779282 B CN104779282 B CN 104779282B
- Authority
- CN
- China
- Prior art keywords
- region
- groove
- epitaxial layer
- coating
- oxide skin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 238000000034 method Methods 0.000 title abstract description 15
- 239000011248 coating agent Substances 0.000 claims abstract description 65
- 238000000576 coating method Methods 0.000 claims abstract description 65
- 239000011159 matrix material Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 150000002927 oxygen compounds Chemical class 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 3
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 230000005684 electric field Effects 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000008859 change Effects 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 11
- 230000005669 field effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 239000004575 stone Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 206010020718 hyperplasia Diseases 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽式功率金属氧化物半导体场效晶体管与其制造方法，沟槽式功率金属氧化物半导体场效晶体管的磊晶层中形成有一内埋式的氧化物层，其位于基体区域的下方，用以改变纵向电场分布以提高晶体管的崩溃电压，借此得到较低的导通电阻。本发明的沟槽式功率金属氧化物半导体场效晶体管与其制造方法利用在磊晶层中形成一埋入式的氧化物层以改变纵向电场分布，借此提高元件的崩溃电压，所以可以突破硅限制，获得较低的导通电阻。
Description
技术领域
本发明涉及一种功率金属氧化物半导体(Metal Oxide Semiconductor)场效晶体管，尤其涉及一种具有低导通阻抗与高崩溃电压的沟槽式功率金属氧化物半导体场效晶体管与其制造方法。
背景技术
功率型金属氧化场效晶体管(PowerMetalOxideSemiconductorFieldTransistor，PowerMOSFET)是一种电压控制元件，主要有水平式与垂直式两种结构，其具有开关速度快、高频特性良好、输入阻抗高与驱动功率小等优点。功率型金属氧化场效晶体管被广泛地应用于电力装置的切换元件，例如是电源供应器、整流器或低压马达控制器等等。现今的功率金属氧化物半导体导体场效晶体管多采取垂直结构的设计，以提升元件密度。
功率型金属氧化场效晶体管的工作损失可分成切换损失(switching loss)及导通损失(conductingloss)两大类，其中在晶体管导通状态(ON)下的导通电阻Rds为影响工作损失的重要参数。导通电阻Rds愈小，晶体管的导通损失愈小，功率消耗愈低。功率型金属氧化场效晶体管的导通电阻Rds通常与漂移区的厚度相关，降低漂移区的厚度可以缩小导电电阻Rds，但是降低漂移区的厚度会导致崩溃电压降低而影响晶体管的耐压特性。
发明内容
本发明提供一种沟槽式功率型金属氧化场效晶体管与其制造方法，其利用降低表面电场(reducedsurfacefield，RESURF)技术在基体区域(bodyregion)下方设置氧化物层以增加崩溃电压，借此在相同的崩溃电压特性下获得较低的导通电阻。
本发明实施例提出一种沟槽式功率金属氧化物半导体场效晶体管，包括一基材、一磊晶层、一氧化物层、一沟道区域、一基体区域、一第二重掺杂区以及一沟槽栅极结构。基材具有一第一重掺杂区；磊晶层形成于基材上方，其中磊晶层中具有一漂移区；氧化物层形成于漂移区上方；沟道区域形成于氧化物层的一侧；基体区域形成于氧化物层与沟道区域上方，其中沟道区域连接基体区域与漂移区；第二重掺杂区形成于基体区域上方；第一沟槽栅极结构形成于第二重掺杂区与基体区域的侧边。其中，沟道区域位于沟槽栅极结构与氧化物层之间。
更好地，其中沟道区域的宽度小于该氧化物层的宽度。
更好地，其中沟道区域与漂移区为N型掺杂区，基体区域为P型掺杂区，第一重掺杂区与第二重掺杂区为N型掺杂区。
更好地，其中氧化物层、沟道区域、基体区域、第二重掺杂区与第一沟槽栅极结构形成于该磊晶层中，而第一沟槽栅极结构可延伸至漂移区之中。
本发明还提出一种沟槽式功率金属氧化物半导体场效晶体管的制造方法，包括下列步骤：提供一基板；形成一磊晶层于基板上方，并在磊晶层中形成一漂移区与一氧化物层，其中氧化物层位于漂移区上方；形成一沟槽栅极结构与一沟道区域于磊晶层中，其中沟道区域位于氧化物层与沟槽栅极结构之间；形成一基体区域于氧化物层与沟道区域上方，其中沟道区域连接基体区域与漂移区；以及形成一重掺杂区于基体区域上方。
更好地，在上述形成磊晶层的步骤中，包括下列步骤：形成一下磊晶层于基板上；形成一主氧化物层在一下磊晶层的上方；蚀刻主氧化层以形成多个区段，其中该些区段之一形成氧化物层；以及使下磊晶层向上成长增加厚度以覆盖氧化物层并形成磊晶层。
综上所述，本发明的沟槽式功率金属氧化物半导体场效晶体管与其制造方法利用在磊晶层中形成一埋入式的氧化物层以改变纵向电场分布，借此提高元件的崩溃电压，所以可以突破硅限制(siliconlimitation)，获得较低的导通电阻。
为了让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A～图1H为本发明沟槽式功率金属氧化物半导体场效晶体管的制造方法示意图；
图2为本发明沟槽式功率金属氧化物半导体场效晶体管的制造方法流程图；
图3为本发明沟槽式功率金属氧化物半导体场效晶体管的局部结构示意图。
【附图标记说明】
基板 110
下磊晶层 119
磊晶层 120
主氧化物层 130
氧化物层 131、132、133
沟槽式栅极结构 150、155
导电栅极 151
绝缘层 152
沟槽 153
第二重掺杂区 160
基体区域 170
第一沟道区域 181
第二沟道区域 182
流程图步骤 S210～S250
沟槽式功率金属氧化物半导体场效晶体管 300
漂移区 310
第一重掺杂区 320
具体实施方式
在下文中，将借由附图说明本发明的实施例来详细描述本发明，而附图中的相同参考数字可用以表示类似的元件。有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：(上)、(下)、(前)、(后)、(左)、(右)等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本专利。并且，在下列各实施例中，采用相同的标号来表示相同或近似的元件。
图1A～图1H为本发明沟槽式功率金属氧化物半导体场效晶体管的制造方法示意图。如图1A所示，首先，提供一基板110，然后于基板110上形成下磊晶层(epitaxiallayer)119，其中基板110例如为硅基板(silicon substrate)，其具有高掺杂浓度的第一重掺杂区以作为沟槽式功率金属氧化物半导体场效晶体管的漏极(drain)，下磊晶层119为低掺杂浓度，其可形成沟槽式功率金属氧化物半导体场效晶体管的漂移区。
举例来说，基板110可以局部或整个基板都是重掺杂区域以决定漏极的区域。本实施例以整个基板110为第一重掺杂区为例说明，但本实施例不限制于此。下磊晶层119与基板110的掺杂类型相同，但下磊晶层119的掺杂浓度小于基板110的掺杂浓度。以N型晶体管为例，基板110为高浓度的N型掺杂(N+)，而下磊晶层119则为低浓度的N型掺杂(N-)。反之，以PMOS为例，基板110为高浓度的P型掺杂(P+doping)，而下磊晶层119则为低浓度的P型掺杂(P-doping)。在沟槽式功率金属氧化物半导体场效晶体管中，漏极形成于基板110，而源极则形成于磊晶层的上表面，栅极则形成于磊晶层的沟槽中，其中磊晶层可以直接由下磊晶层119向上成长增加厚度后实现。
接着，参照图1B与图1C，直接以氧化方式，在下磊晶层119上方形成主氧化物层130，并且经由蚀刻形成多个区段以形成多个分隔的氧化物层131、132、133。图1C以三个区域为例说明，氧化物层132即由其中一个区域所构成，但在本实施例中，主氧化物层130可以依照需求蚀刻形成多个区段以同时在不同位置形成氧化物层。氧化物层131、132、133例如为二氧化硅(SiO2)。然后，如图1D所示，以选择性磊晶(selectiveepitaxialgrowth)制作过程，使下磊晶层119继续向上成长增加厚度以覆盖氧化物层131、132、133并形成磊晶层120，如图1E所示。氧化物层131、132、133会被增生后的磊晶层120覆盖而形成埋入式的氧化物层。接着如图1E所示，对选择性磊晶后所形成的磊晶层120进行表面平坦化制作过程，其方式例如是利用化学机械研磨法(ChemicalMechanicalPolishing/Planarization；CMP)，如图1F所示，但本实施例不限制表面平坦化制作过程的方式。
在本实施例中，如图1F所示，利用两道制作过程所形成的磊晶层120可视为单一的磊晶层120，其功能可作为沟槽式功率金属氧化物半导体场效晶体管的磊晶层使用。以选择性磊晶的方式增加下磊晶层119厚度的主要原因是为了使氧化物层131、132、133被埋入磊晶层120之中。在本发明另一实施例中，下磊晶层119可以直接成长至所需的高度以形成磊晶层120，然后蚀刻出多个凹槽，在其凹槽底部形成氧化物层131、132、133，接着在氧化物层131、132、133上方进行选择性磊晶制作过程以覆盖氧化物层131、132、133。因此，本实施例并不限制形成内埋式的氧化物层131、132、133的方式，也不限制以两段式形成磊晶层的制造方法，只要可以形成内埋式的氧化物层131、132、133即可。
由上述可知，图1B～图1F的步骤主要功能是在磊晶层120中形成氧化物层131、132、133，并使其位于漂移区的上方，而磊晶层120的上半部则可以用来形成功率晶体管的其余结构，如栅极结构、源极、基体区域等。
请参照图1G，接着，在磊晶层120中形成多个沟槽153，然后分别于沟槽153中形成沟槽式栅极结构150、155。沟槽式栅极结构150由绝缘层152与导电栅极151所构成，其绝缘层152位于沟槽153的内侧壁，用以隔离导电栅极151与磊晶层120。绝缘层152例如是二氧化硅，而导电栅极151例如是复晶硅栅极或是导电金属都可以。
沟槽式功率金属氧化物半导体场效晶体管具有多个沟槽式栅极结构150、155，其中氧化物层132位于沟槽式栅极结构150与沟槽式栅极结构155之间。氧化物层132与沟槽式栅极结构150之间的间隔形成第一沟道区域181，而氧化物层132与沟槽式栅极结构155之间的间隔形成第二信道区域182。上述两个沟道区域181、182形成于氧化物层132的两侧，作为源级与漏极之间的电流通道使用，其材质与磊晶层120相同。
请参照图1H，利用掺杂制作过程，在氧化物层132上方形成基体区域(bodyregion)170与第二重掺杂区160，基体区域170位于氧化物层132与第二重掺杂区160之间，其中第二重掺杂驱160可作为源极，基体区域170为晶体管的基底。基体区域170与第二重掺杂区160的主要差异在于掺杂浓度与掺杂的半导体型。以NMOS晶体管为例，第二重掺杂区160为N型掺杂，而基体区域170为P型掺杂(如P型井，P-well)。基体区域170的掺杂浓度小于第二重掺杂区160的掺杂浓度。
氧化物层132为一内埋式结构，其紧邻基体区域170的底部。更详细的说，氧化物层132位于基体区域170与磊晶层120的接面处以降低位于PN接面(PNjunction)的纵向电场强度，借此提高元件的崩溃电压。氧化物层132可以在基体区域170下方形成一降低表面场结构(RESURFstructure)，借以提高晶体管的崩溃电压。同理，氧化物层131、133各自位于对应的基体区域下方，借此改变其电场分布状态，形成使纵向电场强度降低的RESURF结构，利用RESURF技术提高沟槽式功率金属氧化物半导体场效晶体管的源极-漏极间的崩溃电压(Drain-Source BreakdownVoltage，BVdss)。借由氧化物层131、132、133所形成的降低表面电场结构，可以使本实施例的沟槽式功率金属氧化物半导体场效晶体管具有较高的源-漏极崩溃电压，以及在相同的崩溃电压特性下，获得相对较低的源-漏极导通电阻(Drain-SourceOn-stateResistance，Rdson，简称导通电阻)。
进一步说明，垂直式的功率晶体管可借由增加漂移区的厚度或降低基体区域170的掺杂浓度来提高崩溃电压，但是增加漂移区的厚度或降低基体区域170的掺杂浓度会使得功率晶体管的导通电阻提高，这会造成切换功率的损失。然而，借由氧化物层131、132、133的设置，可以使得功率晶体管在相同的磊晶层厚度与相同的掺杂浓度下，得到更高的源极-漏极崩溃电压，借此突破硅限制(siliconlimitation)。也就是说，在相同的崩溃电压要求下，本实施例的功率晶体管结构可以得到更低的导通电阻。上述实施例可以归纳出一种沟槽式功率金属氧化物半导体场效晶体管的制造方法，如图2所示，图2为本发明沟槽式功率金属氧化物半导体场效晶体管的制造方法流程图。如图2所示，制造方法包括下列步骤：首先，提供一基板(S210)；接着，形成一磊晶层于基板上，并在磊晶层形成漂移区与氧化物层，其中氧化物层位于漂移区上方(S220)；然后，形成一沟槽栅极结构与一沟道区域于磊晶层中，其中沟道区域位于氧化物层与沟槽栅极结构之间(S230)；接着，形成一基体区域于氧化物层与沟道区域上方，其中沟道区域连接基体区域与漂移区(S240)；然后，形成一重掺杂区于基体区域上方(S250)。
在本发明中，在上述S220中，其中形成磊晶层的步骤更包括下列步骤：形成一下磊晶层于基板上；形成一主氧化物层在一下磊晶层的上方；将主氧化层蚀刻成多个区段，其中该些区段的一形成氧化物层；以及使下磊晶层向上成长增加厚度以覆盖氧化物层并形成完整的磊晶层。上述方式为实现内埋式氧化物层的其中一种方式，本发明不限制于此。
值得注意的是，一个沟槽式功率金属氧化物半导体场效晶体管可以包括多个氧化物层，分别位于对应的基体区域与漂移区之间，这些氧化物层可以利用上述S220同时形成，或是多次进行S220分别形成。不同位置的。在S230中，可以同时形成多个沟槽栅极结构与多个对应的沟道区域，个别的沟道区域分别位于对应的沟槽栅极结构与氧化物层之间以作为电流路径使用。多个沟道区域则可以用来降低功率晶体管的导通电阻。
上述S210～S250可以依照制作过程需求调整先后顺序，例如S230与S240可以调换，本实施例并不限制上述S210～S250的顺序。上述S210～S250的实施细节详述于上述图1A～图1H与本发明其他实施例的说明中，在此不加赘述。
请参照图3，图3为本发明沟槽式功率金属氧化物半导体场效晶体管的局部结构示意图。基板110具有第一重掺杂区320，作为沟槽式功率金属氧化物半导体场效晶体管300的漏极。第一重掺杂区320可为基板110的局部或整个基板110，本实施例中以整个基板110为第一重掺杂区320为例说明。磊晶层120中具有第二重掺杂区160、基体区域170、氧化物层132、第一沟道区域181、第二沟道区域182与漂移区310。第二重掺杂区160作为沟槽式功率金属氧化物半导体场效晶体管300的源极，基体区域170位于第二重掺杂区160与氧化物层132之间。第一沟道区域181、第二沟道区域182与氧化物层132位于基体区域170与漂移区310之间，用以间隔基体区域170与漂移区310。第一沟道区域181与第二沟道区域182位于氧化物层132的两侧，连接基体区域170与漂移区310，用以提供两个电流路径以降低导通电阻。也就是说，基体区域170经由第一沟道区域181与第二沟道区域182连接至漂移区310并且可经由第一沟道区域181与第二沟道区域182导通电流。第一沟道区域181与第二沟道区域182的宽度会影响导通时的阻抗，其宽度可以依照需求设置，例如小于氧化物层132的宽度。
以N型功率晶体管为例，基板110为重掺杂浓度的N型掺杂区(即重掺杂区N+)以形成第一重掺杂区，第一沟道区域181与第二沟道区域182为低掺杂浓度的N型掺杂区(即轻掺杂区N-)。氧化物层132下方的磊晶层120为低掺杂浓度的N型掺杂区以形成漂移区310。漂移区310也可以利用离子布植的方式在氧化物层132下方形成局部的掺杂区域来形成。在本实施例中，氧化物层132下方的磊晶层120为低掺杂浓度的N型掺杂区以形成漂移区310。基体区域170为低掺杂浓度的P型掺杂区，而第二重掺杂区160则是高掺杂浓度的N型掺杂区以形成源极。沟槽栅极结构150、155形成于磊晶层120的沟槽中，其可依照设计需求向下延伸至漂移区310内。沟槽栅极结构150、155位于氧化物层132的两侧，而第一沟道区域181与第二沟道区域182则分别形成于沟槽栅极结构150、155与氧化物层132之间。
一般而言，在高掺杂浓度的半导体中，掺杂物和半导体原子的浓度比约是千分之一，而低掺杂浓度则可能会到十亿分之一的比例，其比例可依照不同的元件需求而定，本实施例并不受限。掺杂的方式例如是利用离子植入法(IonImplantation)与热扩散法(Diffusion)。
一个完整的沟槽式金属氧化物半导体场效功率晶体管是由多个如图3的结构单元所构成以增加通道的宽度与导通电流，图3位沟槽式金属氧化物半导体场效功率晶体管的局部结构。经由上述实施例的说明，本领域普通技术人员应当可以轻易推知其余结构实施细节，在此不加赘述。
综上所述，本发明的沟槽式功率金属氧化物半导体场效晶体管利用降低表面电场技术在于基体区域下方形成内埋式氧化物层以降低纵向电场强度。此一降低表面电场结构可提高晶体管的崩溃电压，所以可以突破硅限制，在相同的结构下得到更低的导通电阻特性。
虽然本发明的实施例已揭露如上，然而本发明并不受限于上述实施例，任何本领域普通技术人员，在不脱离本发明所揭露的范围内，当可作些许的更动与调整，因此本发明的保护范围应当以权利要求范围所界定的为准。
Claims (9)
1.一种沟槽式功率金属氧化物半导体场效晶体管，其特征在于，包括：
一基材，具有一第一重掺杂区；
一磊晶层，形成于该基材上方，其中该磊晶层中具有一漂移区；
一氧化物层，形成于该漂移区上方；
一沟道区域，形成于该氧化物层的一侧；
一基体区域，形成于该氧化物层与该沟道区域上方，其中该沟道区域连接该基体区域与该漂移区；
一第二重掺杂区，形成于该基体区域上方；以及
一沟槽栅极结构，形成于该第二重掺杂区与该基体区域的侧边；
其中，该沟道区域位于该沟槽栅极结构与该氧化物层之间。
2.如权利要求1所述的沟槽式功率金属氧化物半导体场效晶体管，其特征在于，该沟道区域的宽度小于该氧化物层的宽度。
3.如权利要求1所述的沟槽式功率金属氧化物半导体场效晶体管，其特征在于，该沟道区域与该漂移区为N型掺杂区，该基体区域为P型掺杂区，该第一重掺杂区与该第二重掺杂区为N型掺杂区。
4.如权利要求1所述的沟槽式功率金属氧化物半导体场效晶体管，其特征在于，该沟槽栅极结构延伸至该漂移区之中。
5.如权利要求1所述的沟槽式功率金属氧化物半导体场效晶体管，其特征在于，该氧化物层、该沟道区域、该基体区域、该第二重掺杂区与该沟槽栅极结构形成于该磊晶层中。
6.如权利要求1所述的沟槽式功率金属氧化物半导体场效晶体管，其特征在于，该沟槽栅极结构形成于该磊晶层的一沟槽内，该沟槽栅极结构包括：
一绝缘层，形成于该沟槽的内侧壁；以及
一导电栅极，形成于该沟槽内，且该绝缘层位于该导电栅极与该磊晶层之间。
7.一种沟槽式功率金属氧化物半导体场效晶体管的制作方法，其特征在于，包括：
提供一基板；
形成一磊晶层于该基板上方，并在该磊晶层中形成一漂移区与一氧化物层，其中该氧化物层位于该漂移区上方；
形成一沟槽栅极结构与一沟道区域于该磊晶层中，其中该沟道区域位于该氧化物层与该沟槽栅极结构之间；
形成一基体区域于该氧化物层与该沟道区域上方，其中该沟道区域连接该基体区域与该漂移区；以及
形成一重掺杂区于该基体区域上方。
8.如权利要求7所述的沟槽式功率金属氧化物半导体场效晶体管的制作方法，其特征在于，该沟道区域与该漂移区为N型掺杂区，该基体区域为P型掺杂区，该重掺杂区为N型掺杂区。
9.如权利要求7所述的沟槽式功率金属氧化物半导体场效晶体管的制作方法，其特征在于，在形成该磊晶层之步骤包括：
形成一下磊晶层于该基板上；
形成一主氧化物层在一下磊晶层的上方；
蚀刻该主氧化层以形成多个区段，其中该些区段之一形成该氧化物层；以及
使该下磊晶层向上成长增加厚度以覆盖该氧化物层并形成该磊晶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410010625.6A CN104779282B (zh) | 2014-01-10 | 2014-01-10 | 沟槽式功率金属氧化物半导体场效晶体管与其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410010625.6A CN104779282B (zh) | 2014-01-10 | 2014-01-10 | 沟槽式功率金属氧化物半导体场效晶体管与其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779282A CN104779282A (zh) | 2015-07-15 |
| CN104779282B true CN104779282B (zh) | 2018-01-09 |
Family
ID=53620649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410010625.6A Expired - Fee Related CN104779282B (zh) | 2014-01-10 | 2014-01-10 | 沟槽式功率金属氧化物半导体场效晶体管与其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779282B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0580213A1 (en) * | 1992-07-23 | 1994-01-26 | SILICONIX Incorporated | High voltage transistor having edge termination utilizing trench technology |
| US6177704B1 (en) * | 1997-09-26 | 2001-01-23 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device containing a lateral MOS transistor |
| CN101542741A (zh) * | 2007-09-28 | 2009-09-23 | 三洋电机株式会社 | 沟槽栅型晶体管及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4334395B2 (ja) * | 2004-03-31 | 2009-09-30 | 株式会社東芝 | 半導体装置 |
| JP2008140805A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 半導体装置 |
| EP2286455B1 (en) * | 2008-05-28 | 2019-04-10 | Nexperia B.V. | Trench gate semiconductor device and method of manufacturing thereof |
-
2014
- 2014-01-10 CN CN201410010625.6A patent/CN104779282B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0580213A1 (en) * | 1992-07-23 | 1994-01-26 | SILICONIX Incorporated | High voltage transistor having edge termination utilizing trench technology |
| US6177704B1 (en) * | 1997-09-26 | 2001-01-23 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device containing a lateral MOS transistor |
| CN101542741A (zh) * | 2007-09-28 | 2009-09-23 | 三洋电机株式会社 | 沟槽栅型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779282A (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| US9748378B2 (en) | Semiconductor device, integrated circuit and method of manufacturing a semiconductor device | |
| CN101536163B (zh) | 电荷平衡场效应晶体管 | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| CN104518010B (zh) | 集成电路和制造集成电路的方法 | |
| TWI804649B (zh) | 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法 | |
| US10490658B2 (en) | Power semiconductor device | |
| US9825148B2 (en) | Semiconductor device comprising an isolation trench | |
| JP2007512699A (ja) | トレンチ絶縁ゲート電界効果トランジスタ | |
| CN103855222A (zh) | 半导体器件和制造半导体器件的方法 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN104979401A (zh) | 半导体器件和集成电路 | |
| US9257517B2 (en) | Vertical DMOS-field effect transistor | |
| CN103443926B (zh) | 半导体器件及相关制造方法 | |
| US7829898B2 (en) | Power semiconductor device having raised channel and manufacturing method thereof | |
| JP5056147B2 (ja) | 半導体装置 | |
| TWI529943B (zh) | 溝槽式功率金氧半場效電晶體與其製造方法 | |
| CN101447432A (zh) | 双扩散场效应晶体管制造方法 | |
| CN116013960A (zh) | 一种沟槽型mosfet元胞结构及其制备方法 | |
| CN104779282B (zh) | 沟槽式功率金属氧化物半导体场效晶体管与其制造方法 | |
| US9450085B2 (en) | Semiconductor device and method for producing a semiconductor device | |
| CN100369264C (zh) | 三维多栅高压n型横向双扩散金属氧化物半导体管 | |
| CN105405889A (zh) | 一种具有全方位电流扩展路径的沟槽mosfet | |
| CN100369265C (zh) | 三维多栅高压p型横向双扩散金属氧化物半导体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180109 Termination date: 20210110 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |